一种射频频率校准电路的制作方法
【专利摘要】一种射频频率校准电路，与射频锁相环相连，包括定位单元、脉冲整形单元、处理器、可调晶振和信号缓冲器；该定位单元输出端与脉冲整形单元输入端相连以提供秒脉冲信号；该处理器的输入端连接脉冲整形单元输出端以将秒脉冲信号作为参考时钟，该处理器的另一输入端连接可调晶振一输出端以获取其实际输出频率并计算其目标频率，该处理器的输出端连接可调晶振的输入端以控制其目标输出频率；该可调晶振的另一输出端连接射频锁相环以作为其参考时钟。本实用新型的射频频率校准电路，可应用于射频系统中，极大地降低了系统对晶振的要求，降低了系统的成本，提高了系统的精度及稳定度。
【专利说明】
_种射频频率校准电路
技术领域
[0001 ]本实用新型涉及通信领域，特别是一种射频频率校准电路。
【背景技术】
[0002]射频频率源被广泛应用于电子、通信领域的射频系统中，目前公知的射频频率源由晶体振荡器与频率合成器构成。在射频锁相环电路中，对参考时钟的精度要求很高。然而，高稳定性、高精度的晶体振荡器极其昂贵，且其存在长期漂移以及累计误差，需要定期的校准。
【实用新型内容】
[0003]本实用新型的主要目的在于提出一种降低射频系统对晶体振荡器要求，降低成本，提高射频系统精度及稳定度的射频频率校准电路。
[0004]本实用新型采用如下技术方案:
[0005]—种射频频率校准电路，与射频锁相环相连，其特征在于:包括定位单元、脉冲整形单元、处理器、可调晶振和信号缓冲器;该定位单元输出端与脉冲整形单元输入端相连以提供秒脉冲信号;该处理器的输入端连接脉冲整形单元输出端以将秒脉冲信号作为参考时钟，该处理器的另一输入端连接可调晶振一输出端以获取其实际输出频率并计算其目标频率，该处理器的输出端连接可调晶振的输入端以控制其目标输出频率;该可调晶振的另一输出端连接射频锁相环以作为其参考时钟。
[000?]优选的，所述定位单元采用GPS单元或北斗定位单元。
[0007]优选的，所述处理器采用ARM处理器。
[0008]优选的，所述处理器设有计数器和DAC，该计数器与所述可调晶振的输出端相连，该DAC与可调晶振的输入端相连。
[0009]优选的，还包括有信号缓冲器，该信号缓冲器连接于所述处理器的另一输入端与所述可调晶振的一输出端之间。
[0010]优选的，所述可调晶振为压控可调晶振。
[0011]由上述对本实用新型的描述可知，与现有技术相比，本实用新型具有如下有益效果:
[0012]本实用新型的射频频率校准电路，可应用于射频系统中，极大地降低了系统对晶振的要求，降低了系统的成本，提高了系统的精度及稳定度。
【附图说明】
[0013]图1为本实用新型电路的组成图；
[0014]其中:1、定位单元，2、脉冲整形单元，3、ARM处理器，31、计数器，32、DAC，4、可调晶振，5、信号缓冲器，6、射频锁相环。
【具体实施方式】
[0015]以下通过【具体实施方式】对本实用新型作进一步的描述。
[0016]参照图1，一种射频频率校准电路，与射频锁相环6(PLL)相连，包括定位单元1、脉冲整形单元2、处理器、可调晶振4和信号缓冲器5。该定位单元I可采用GPS单元或北斗定位单元，其输出端与脉冲整形单元2输入端相连以提供秒脉冲信号(IPPS)，该脉冲整形单元2对该秒脉冲信号进行整形，以使其适合后级使用。
[0017]本实用新型的处理器采用ARM处理器3，其设有计数器31和DAC32，该DAC32为数字模拟转换器。该计数器31的一输入端连接脉冲整形单元2输出端，用于将秒脉冲信号作为计数器31的参考时钟，该计数器31的另一输入端连接可调晶振4 一输出端，通过对IPPS内的可调晶振4的输出频率进行计数记为N，处理器通过计数值N计算得到可调晶振4的实际输出频率fl，计算该实际输出频率f I与目标频率f0的差值，并根据可调晶振4的压控电压/频率调整范围曲线得到目标的DAC值。DAC32输出端连接可调晶振4的输入端，以输出可调晶振4的目标电压，使得可调晶振4的输出目标频率为fO。
[0018]本实用新型的可调晶振4采用压控可调晶振，其通过同频分路，一路连接射频锁相环6以作为其参考时钟，一路经信号缓冲器5调理后作为计数器31的输入。该信号缓冲器5还能起到对可调晶振4和后级电路进行隔离的作用。
[0019]上述仅为本实用新型的【具体实施方式】，但本实用新型的设计构思并不局限于此，凡利用此构思对本实用新型进行非实质性的改动，均应属于侵犯本实用新型保护范围的行为。
【主权项】
1.一种射频频率校准电路，与射频锁相环相连，其特征在于:包括定位单元、脉冲整形单元、处理器、可调晶振和信号缓冲器;该定位单元输出端与脉冲整形单元输入端相连以提供秒脉冲信号；该处理器的输入端连接脉冲整形单元输出端以将秒脉冲信号作为参考时钟，该处理器的另一输入端连接可调晶振一输出端以获取其实际输出频率并计算其目标频率，该处理器的输出端连接可调晶振的输入端以控制其目标输出频率;该可调晶振的另一输出端连接射频锁相环以作为其参考时钟。2.如权利要求1所述的一种射频频率校准电路，其特征在于:所述定位单元采用GPS单元或北斗定位单元。3.如权利要求1所述的一种射频频率校准电路，其特征在于:所述处理器采用ARM处理器。4.如权利要求1所述的一种射频频率校准电路，其特征在于:所述处理器设有计数器和DAC，该计数器与所述可调晶振的输出端相连，该DAC与可调晶振的输入端相连。5.如权利要求1所述的一种射频频率校准电路，其特征在于:还包括有信号缓冲器，该信号缓冲器连接于所述处理器的另一输入端与所述可调晶振的一输出端之间。6.如权利要求1所述的一种射频频率校准电路，其特征在于:所述可调晶振为压控可调晶振。
【文档编号】H03L7/18GK205666816SQ201620555519
【公开日】2016年10月26日
【申请日】2016年6月8日
【发明人】杨伟民
【申请人】福建先创电子有限公司