专利名称：用于降低图象延迟的改进的主动象素传感器软复位电路的制作方法
技术领域：
本发明涉及金属氧化物半导体(MOS)图象传感器，更具体地，涉及一种在互补式金属氧化物半导体(CMOS)图象传感器阵列中的用于主动象素传感器(APS)的复位电路。
集成电路技术在许多不同领域上造成革命，包括计算机、控制系统、通信和图象。目前有许多不同类型的半导体图象器件，包括电荷耦合器件、光电二极管阵列、电荷注入器件以及混合焦点平面阵列。一些传感器称为主动象素传感器(APS)。一个主动象素传感器在图象传感器技术中定义为在一个象素单位单元(pixel unit cell)中具有一个或多个主动晶体管。主动象素传感器技术的一些类型包括放大的MOS图象器件(AMI)、电荷调制器件(CMD))、电压电荷调制器件(VCMD)、基极存储的图象传感器(BASIS)、以及静态感应晶体管(SIT)。
一种采用CMOS光电二极管型主动象素传感器的现有技术见R.H.Nixon等人的《128×128 CMOS Photo-type Active Pixel Sensor With On-ChipTiming,Control And Signal Chain Electronics》,Proceedings of theSPLE-国际光学工程协会，第2415卷，1995年，第117-123页。其图2复制为本文的
图1。
图1是一个CMOS APS以及读取电路的示意图。象素单元25中，包含了一个光电二极管(PD)、一个源极跟随器输入晶体管SF1、一个行(row)选择晶体管ROW和一个复位晶体管RESET，该复位晶体管提供其栅极的适当的偏置以控制侧向浮散。漏极扩散区50耦合至电压源VDD。在各列(column)象素的底部，有一个列电路60，它由一个负载晶体管VLN1和两个贮存复位电平和信号电平的分支。每一个分支包括一个带取样开关(SHS或SHR)的取样和保持电容(CS或CR)，和一个带列选择开关(COL)的第二源极跟随器SF2。复位电平与信号电平分别被读出，以允许相关的双取样将1/f噪声和固定型噪声(但不是kTC噪声)在象素中抑制。一个双δ取样(DDS)电路在读取周期中缩短信号取样周期，以此减少列固定型噪声。这些读取电路60对于一个整列的象素都共同的。一个对于一个整行的象素是共同的读取电路70包括第二组源极跟随器(VLP)的负载晶体管(VLN2)，其后就是箝位电路CLAMP和输出源极跟随器SF3和SF4。
读取序列的定时如下。当某一行被选择后，该行中的各列的象素中出现的信号被取样(SHS)在保持电容CS上。接着，该行的所有象素被复位(RESET)。之后，复位电平被取样(SHR)在保持电容CR上。用于列电路的复位分支的输出电压的一个简化表达如下Vcol_R≌β{α[Vpdr-Vtpix]-Vtcolr}其中，α是象素源极跟随器的增益，β是列源极跟随器的增益，Vpdr是光电二极管复位后的电压，Vtpix是象素源极跟随器n-沟道晶体管的阈值电压，Vtcolr是列源极跟随器p-沟道晶体管的阈值电压。类似地，列电路的信号分支的输出信号为Vcol_S≌β{α[Vpds-Vtpix]-Vtcols}其中，Vpds是带信号电荷的光电二极管上的电压，Vtocls是列源极跟随器p-沟道晶体管的阈值电压。从实验中得知，Vtocls-Vtocls的峰-峰值变化典型地为10-20mV。除去此列-列固定型噪声FPN的源极是所期望的。JPL先前已发展了一种双δ取样(DDS)技术以消除列-列FPN。此方式代表一种改进的DDS电路类型。
每一列的顺序读取如下。首先选定某一列。在等于列选择周期的一半的一个调整时间之后，操作DDS以除去列固定型噪声。在此操作中，在任一侧采用一个DDS开关和两个列选择开关以将两个取样和保持电容CS和CR短路。在操作DDS之前，复位和信号列输出(Vcol_R和Vcol_S)包含其各自的信号值加上一个源极跟随器电压阈值分量。在CLAMP关断之后DDS开关立即启动。结果是一个差值电压被耦合到没有电压阈值分量的输出驱动器(VR_OU和VS_OUT)上。
此电路的一个问题是，主动象素单元25的装置在硬复位(hard reset)还是软复位(soft reset)之间进行设计选择时一直有一个相关的问题。在这些装置之间的选择决定了如何对复位信号RTS和漏极扩散区50的电压(以下被指定为VRST)进行控制。在图1所示的装置中，示出了一个软复位装置，其中漏极扩散区50上的电压VRST表示为VDD。这种典型的现有技术的装置中VRST=VDD=RST。一种软复位系统的定义就是其中信号(如图1中漏极扩散区50的VDD所示)大于复位电压RTS减去一个阈值电压VT。此软复位定义以等式表示为软复位VRTS＞RST-VT(1)其中阈值电压VT随传感器电位而改变。还有，一个软复位系统中的噪声的理论等式为软复位Noise=12KTC----(2)]]>相反地，一个硬复位系统的定义是其中VRST电平低于复位信号RST减去阈值电压VT。硬复位定义以等式表示为硬复位VRST＜RST-VT(3)硬复位系统中的噪声的理论等式为硬复位Noise=KTC----(4)]]>由硬复位与软复位的等式(1)与(3)可看出在硬复位与软复位之间会有一个临界电压VCR，它标志着一个软复位和一个硬复位之间的界限。此临界电压由以下等式定义临界电压VCR=RST-VT(5)硬复位方法的优点是快速且均匀，但理论上它要承受较软复位方法的约两倍的复位噪声(kTC noise)问题相反地，软复位具有较少的噪声，但会造成图象延迟，这是因为复位晶体管工作在亚阈值区域而不能完成复位的缘故。
本发明是提供一种能够克服上述和其它缺点的方法和装置。更具体地，本发明是提供通过一种用于主动象素传感器(APS)的改进的软复位电路而降低图象延迟的方法和装置。发明技术方案提供一种用于降低图象延迟的改进的主动象素传感器软复位电路。主动象素传感器电路包括一个用于输出一个传感器电位的传感器，和一个用于对该传感器进行复位的复位晶体管。一个缓冲晶体管对该传感器的输出进行缓冲，并且采用一个选择晶体管用于读取功能。该行选择晶体管耦合在缓冲晶体管和一个位线之间。该位线还耦合至一个负载晶体管。
根据本发明的一个方面，在软复位功能完成前和/或在其期间的一个下拉功能期间将传感器电位下拉至一个足够低的电平。如果是在软复位期间下拉传感器的电位，则使下拉时间小于软复位时间。低电平设置在0和临界电位之间，在软复位功能开始同时，复位晶体管在该临界电位被导通。在实际的软复位功能开始之前，下拉功能的定时应使传感器稳定在低电位。
根据本发明的另一个方面，传感器电平被一个下拉电路下拉。在一个实施例中，下拉电路可由一个NMOS晶体管和PMOS晶体管组成，耦合在一起为一个CMOS反向器。
根据本发明的再一个方面，传感器电位可被位线下拉。位线可再以若干种不同的方式被下拉。一种用于位线下拉的方式通过自然放电。一种增加位线下拉的速度的方式是增加负载晶体管上的偏置。一种增加负载晶体管上的偏置的方式是采用一种特殊的偏置电路以增加偏置。另一种增加负载晶体管上的偏置的方式是采用一个上拉晶体管，它可以是一个NMOS晶体管，也可以是一个PMOS晶体管。
可以预计，本文所公开的用于一种改进的主动象素传感器软复位电路的方法和装置是能够获得硬复位的优点，同时又保持软复位的低复位(kTC)噪声。其它的软复位实施方法的图象延迟问题也得到抑制。再有，可采用任何适用的技术，例如光电二极管、光闸道(photogate)、钉札二极管(pinneddiode)来实现主动象素传感器。
一个NMOS缓冲晶体管M2的漏极也耦合至电压线VRST，而该缓冲晶体管M2的棚极耦合至传感器S1的传感器电位SP1。在其它的实施例中，晶体管M2的漏可耦合至一个固定的电压例如VDD而不是电压线VRST。缓冲晶体管M2的源极耦合至一个NMOS行选择晶体管M3的漏极。行选择晶体管M3的栅极接收一个行选择控制信号RS，而行选择晶体管M3的源极耦合至一个位线BL1。一个NMOS负载晶体管M4耦合在位线BL1和地之间。负载晶体管M4的栅极接收一个偏置控制信号BIAS。
位线BL1也作为一个输入端耦合至一个读取电路310。读取电路310接收控制信号HDOB与HD1B，并且输出信号OUT1和OUT2。读取端电路310可以类似以于图1的读取电路70的方式操作，参照图6A和6F进行以下更详细的说明。
在本发明的一个第一实施例中，电压线VRST的电压受到一个下拉电路的控制，该电路包括一个CMOS反向器305。CMOS反向器电路305包括一个PMOS晶体管M5和一个NMOS晶体管M6。PMOS晶体管M5的棚极与NMOS晶体管M6的栅极耦合在一起，并接收一个下拉控制信号PLDN。PMOS晶体管M5的源极耦合至一个固定的电压电平VH。该固定电压的电平最好根据以下等式设置VH＞VDD-VT(6)PMOS晶体管M5的漏极与NMOS晶体管M6的漏极耦合在一起，并且还耦合至电压线VRST。NMOS晶体管M6的源极耦合至一个固定的电压电平VL。该固定电压的电平最好根据以下等式设置VL＜VDD-VT(7)
上述的CMOS反向器电路由于受到下拉控制信号PLDN的控制，所以能够调整电压线VRST的电压电平。在一个实施例中，所设置的电压VH可设置在VDD，而所设置的电压VL被设置为接地。参照图6的定时图将有更详细的说明，这些电平将允许信号线VRST在执行软复位功能之前被切换到地，然后在传感器电位SP1被拉至其低电平之后返回至VDD，它被定义为小于临界电压VCR。
在本发明的另一个实施例中，所设置的电压VH可设置在VDD，所设置的电压VL被设置为一个电压电平V1。电压电平V1可选择位高于地但低于临界电压VCR。在此实施例中，电压线VRST在执行软复位功能之前被切换至电压电平V1，然后在传感器电位SP1被拉至低电位(低于临界电压VCR)之后再回到VDD。
本发明的另一个实施例示于图3。除了NMOS晶体管M6被去掉之外，图3的电路与图2的电路相似。在本实施例中，传感器电位SP1在执行软复位功能之前被位线BL1拉低电平(低于临界电压VCR)。当各晶体管M1、M2与M3受到偏置而处于导通状态时，可建立从传感器电位SP1至位线BL1的一个信号通道，传感器电位SP1会被位线BL1下拉。因此，为了有效地下拉，复位信号RST和行选择信号RS应该接通。应当注意的是，电压线VRST是晶体管M1与M2之间的信号通道的一部分。还应当注意的是，此本实施例中，不需要附加的电路以下拉位线BL1的电压，因为本实施例是倚赖自然放电现象以下拉位线BL1的电压。然而，虽然本实施例的优点在于无须附加的电路，但自然放电技术慢于以下描述的一些其它的方案。
图4示出本发明的另一个实施例。图4的电路与图3的电路相似，加上了一个偏置电路320。如图4所示，偏置电路320产生用于负载晶体管M4的偏置信号BIAS。偏置电路320受到一个控制信号BCTL的控制。
在图4的实施例中，传感器电位SP1在执行软复位功能之前被位线BL1拉低(低于临界电压VCR)。位线BL1再通过偏置电路3201的操作被下拉，该偏置电路受到控制信号BCTL的控制以增加负载晶体管M4上的偏置信号BIAS。于是，偏置电路320被用于增加下拉位线BL1的速度，因而也增加电压线VRST的速度，相应的传感器电位SP1被拉至一个低电平。
图5示出本发明的另一个实施例。图5的电路与图3的电路相似，只是增加了一个上拉晶体管M7。如图5所示，上拉晶体管M7耦合在一个设置的电压例如VDD和用于负载晶体管M4的偏置信号BIAS之间。上拉晶体管M7的棚极接收控制信号PLDN。
在一个实施例中，上拉晶体管M7可以是一个NMOS晶体管，而在另一个实施例中，上拉晶体管M7可以是一个PMOS晶体管。当上拉晶体管M7是一个PMOS晶体管时，加在晶体管栅极上的控制信号PLDN的极性应反向。在任一种情况下，在执行软复位功能之前传感器电位SP1被位线BL1拉低(低于临界电压VCR)。位线BL1的电压被控制信号PLDN更快地下拉，该控制信号使上拉晶体管M7增加负载晶体管M4的偏置信号BIAS。
图6A至6F示出根据本发明的一个主动象素传感器电路的操作的一系列定时图。图6A示出复位信号RST，图6B示出下拉控制信号PLDN。如图6B所示，在时间T1下拉控制信号PLDN转为高电平。在时间T2复位信号RST转为高电平。信号以这种顺序转变是因为考虑到由比复位信号RST的转变稍早的控制信号PLDN控制开始下拉过程的好处。这种做法使传感器S1对复位过程有较好的准备。对于传感器电位振荡来说，这增加了过程的稳定性，因此使信号较快地稳定，并且由此改善复位时间。
还需要注意的是，如图6F所示，在时间T1当控制信号PLDN转变为高电平时，电压线VRST的电压以一个递减曲线下降。在时间T2可看到电压线VPST的电压处于一个低电平，在时间T3可看到电压线VPST的电压随着控制信号PLDN向低转变而快速地向上转变。
图6C与6D示出传感器电位SP1。图6D是为了示出信号范围的顶部的一个更详细的部分，因此在图6C提供信号顶部出现的转变的一个更详细的的说明。如图6C与6D所示，下拉控制信号PLDN在时间T1的向上转变造成传感器电位SP1趋于轻微地下降。在时间T2，当复位信号PST向上转变时，传感器电位SP1被急剧地下拉。在时间T3，当下拉控制信号向下转变时，传感器电位SP1被迅速地上拉。当复位信号向下转变时，传感器信号S1的向上转变跟随一个递增曲线直至时间T4，在图6D有最好的说明。在这一点，由于电荷注入使传感器电位SP1下跌一个小量，这种情况的出现是因为复位信号RST与传感器S1的电容偶合。
如图6E所示，在时间T5，控制信号HD08变低。并且直到时间T6向上返回之前保持低电平。控制信号HD08通过读取电路310执行一个读取功能。如前所述，此读取电路310可以类似于图1的读取电路70的方式操作。
从时间T7开始，又重复参照图1所述的相关双取样程序的循环。因此，如图6E所示，在时间T11控制信号HD1B转低，并保持低电平直到时间T2又转高。这使得进行作为相关双取样程序的一部分的第二次读取功能。
于是，如上所述，本发明装置提供一种作为复位功能的一部分的清除传感器S1的井中的电荷的改进的方法。通过在执行软复位功能之前下拉传感器电位，可降低图象延迟。如前所述，在用于软复位实施的现有技术的方式中，会因为复位晶体管工作在亚阈值区域而导致复位不完全，从而产生图象延迟。本发明对应此问题，通过在软复位之前下拉传感器电位使得复位执行得更完全。本方法与通常的硬复位实施相比产生较少的复位(kTC)噪声。
本发明的优选实施例已解释和说明如上，可以明白，在不脱离本发明的精神和范围的条件下可进行各种更改。例如，上述的传感器S1可以通过一个光电二极管、一个光闸道或一个钉札二极管来实现。此外，上述的传感器电路通常显示位NMOS结构，同样的普遍原理可等同地应用于PMOS或CMOS电路。而且，如一般所述，在复位功能之前将低电压电位置于复位电压线，也可以在复位功能期间将低电压电位置于复位电压线，虽然在这种情况下通常会使下拉时间小于复位时间。如这些例子所示，本领域的普通技术人员在阅读本说明书之后可以在不脱离所公开的广泛的概念的条件下进行各种等效的更改、改变、和替换。因此，所要求的专利保护的范围仅由后附的权利要求书所限制，而不受所述实施例的限制。
权利要求
1．一种主动象素传感器电路，包含一个传感器，用于产生一个传感器电位；一个下拉电路，用于实现一个下拉功能，在该下拉功能期间所述传感器电位被下拉至一个选定的临界电平；一个复位电压线，耦合至所述下拉电路；和一个复位晶体管，耦合在所述复位电压线和所述传感器之间，其中，在所述下拉功能期间，所述复位晶体管导通并且所述下拉电路操作以将所述传感器电位下拉至低于所述选定的临界电平，当所述传感器电位被复位至一个选定的电平时，在完成复位功能之前执行所述下拉功能。
2．如权利要求1所述的主动素传感器电路，其特征在于，所述传感器电路将一个第一低电压电平设置在所述复位电压线上，然后在所述传感器电位被下拉至低于所述选定的临界电压之后，将一个第二高电压电位设置在所述复位电压线上。
3．如权利要求2所述的主动象素传感器电路，其特征在于，当所述复位晶体管导通时，所述下拉电路将所述第一低电压电平设置在所述复位线上，并且使所述下拉功能短于所述复位晶体管导通的总时间。
4．如权利要求2所述的主动象素传感器电路，其特征在于，所述第一低电压电位约为地电平。
5．如权利要求2所述的主动象素传感器电路，其特征在于，所述第一低电压电位高于地电平但低于所述选定的临界电平。
6．如权利要求1所述的主动象素传感器电路，其特征在于，所述下拉电路包括一个PMOS晶体管。
7．如权利要求6所述的主动象素传感器电路，其特征在于，所述下拉电路还包括一个NMOS晶体管，所述下拉电路的所述NMOS晶体管和PMOS晶体管耦合在一起为一个CMOS反向器。
8．如权利要求1所述的主动象素传感器电路，其特征在于，所述下拉电路包括一个位线，其中所述位线在下拉功能中耦合至所述传感器以将所述传感器电位拉至低于所述选定的临界电平。
9．如权利要求8所述的主动象素传感器电路，其特征在于，它还包括一个耦合至所述位线的负载晶体管，和一个耦合至所述负载晶体管的偏置电路，用于产生所述负载晶体管上的偏置，其中在所述下拉功能期间通过所述偏置电路增加所述负载晶体管上的偏置而下拉所述位线上的电压电平。
10．如权利要求8所述的主动象素传感器电路，其特征在于，它还包括一个耦合至所述位线的负载晶体管，和一个耦合至所述负载晶体管的NMOS上拉晶体管，其中在通过所述NMOS上拉晶体管增加所述负载晶体管上的偏置的下拉功能期间下拉所述位线上的电压电平。
11．如权利要求8所述的主动象素传感器电路，其特征在于，它还包括一个耦合至所述位线的负载晶体管，和一个耦合至所述负载晶体管的PMOS上拉晶体管，其中在通过所述PMOS上拉晶体管增加所述负载晶体管上的偏置的下拉功能期间下拉所述位线上的电压电平。
12．如权利要求8所述的主动象素传感器电路，其特征在于，在通过自然放电的下拉功能期间下拉所述位线上的电压电平。
13．如权利要求1所述的主动象素传感器电路，其特征在于，所述传感器包括一个光电二极管、光闸道或者钉札二极管。
14．如权利要求1所述的主动象素传感器电路，其特征在于，所述选定的临界电平根据当所述复位功能开始时所述复位晶体管藉以导通的电位来确定。
15．如权利要求1所述的主动象素传感器电路，其特征在于，所述拉功能的定时是使得所述传感器在所述复位功能开始之前稳定在一个低于所述选定的临界电平的一个电平。
16．一种用于在一个主动象素传感器上实施软复位的方法，所述主动象素传感器包括一个产生一个传感器电位的传感器和一个耦合至所述传感器的复位晶体管，所述方法包括(a)根据当所述软复位功能开始时所述复位晶体管藉以导通的临界电位确定一个选定的临界电平；(b)在执行所述软复位功能之前，将所述传感器电位下拉至低于所述选定的临界电平；(c)执行所述软复位功能以将所述传感器电位复位至一个选定的复位电平。
17．如权利要求16所述的方法，其特征在于，在步骤(c)的所述软复位开始之前，在步骤(b)期间使所述传感器电位稳定在低于所述临界电平。
18．如权利要求16所述的方法，其特征在于，所述传感器电位被一个下拉电路下拉。
19．如权利要求18所述的方法，其特征在于，所述下拉电路包括一个NMOS晶体管和一个PMOS晶体管，它们耦合在一起形成一个CMOS反向器。
20．如权利要求16所述的方法，其特征在于，所述传感器通过多个晶体管耦合至一个位线，并且所述位线用于下拉所述传感器电位。
21．如权利要求20所述的方法，其特征在于，一个负载晶体管耦合至所述位线，并且通过增加所述负载晶体管上的偏置来下拉所述位线上的电压电位。
22．如权利要求21所述的方法，其特征在于，所述负载晶体管的栅极耦合至一个偏置电路，并且所述偏置电路用于增加所述负载晶体管上的偏置。
23．如权利要求21所述的方法，其特征在于，一个上拉晶体管耦合至所述负载晶体管的栅极，并且所述上拉晶体管用于增加所述负载晶体管上的偏置。
24．一种主动象素传感器电路，其中可执行一种软复位功能，所述主动象素传感器电路包括一个传感器，它输出一个传感器电位一个复位晶体管，它耦合至所述传感器；一个位线，它通过多个晶体管耦合至所述传感器，其中，在当执行一个软复位功能以复位所述传感器电位时之前，所述传感器电位被下拉至一个选定的临界电平。
25．如权利要求24所述的主动象素传感器电路，其特征在于，它还包括一个耦合至所述复位晶体管的复位电压线，当所述复位晶体管被偏置而处于一个导通状态时，在所述复位电压线和所述传感器之间存在一个信号通道。
26．如权利要求25所述的主动象素传感器电路，其特征在于，它还包括一个通过所述复位电压线耦合至所述复位晶体管的CMOS反向器电路，用于将所述传感器电位下拉至低于所述选定的临界电平。
27．如权利要求24所述的主动象素传感器电路，其特征在于，所述位线用于将所述传感器电位下拉至低于所述选定的临界电平。
28．如权利要求27所述的主动象素传感器电路，其特征在于，所述位线耦合至一个负载晶体管，通过增加所述负载晶体管上的偏置而下拉所述位线上的电压电位。
29．如权利要求28所述的主动象素传感器电路，其特征在于，它还包括一个耦合至所述负载晶体管的偏置电路，所述偏置电路用于增加所述负载晶体管上的偏置以下拉所述位线上的电压电平。
30．如权利要求28所述的主动象素传感器电路，其特征在于，它还包括一个耦合至所述负载晶体管的栅极的上拉晶体管，所述上拉晶体管用于增加所述负载晶体管上的偏置以下拉所述位线上的电压电平。
31．如权利要求24所述的主动象素传感器电路，其特征在于，所述选定的临界电平根据当所述复位功能开始时所述复位晶体管藉以导通的电位来确定。
全文摘要
一种改进的主动象素传感器电路软复位电路,用于在保持低复位kTC噪声的同时降低图象延迟。在软复位功能完成之前,电路将传感器电位下拉至一个足够低的电平。传感器电位被下拉达至的电平设置在0和临界电位之间,当软复位功能开始时,该临界电位使复位晶体管导通。下拉功能的定时是在软复位功能完成之前使传感器稳定在低电位。在一个实施例中,采用一个下拉电路下拉传感器电位,该电路可包括一个CMOS型反向器。在另一个实施例中,传感器电位被位线下拉。有两种方式,一种是通过自然放电使位线下拉,另一种增加负载晶体管上的偏置。这两种方式中使负载晶体管偏置增加的是一个偏置电路,或者采用一个上拉晶体管。这种主动象素传感器可通过任何适用的感测器技术来实现,例如光电二极管、光闸道或者是钉札二极管。
文档编号H04N3/15GK1308456SQ0013708
公开日2001年8月15日 申请日期2000年12月14日 优先权日1999年12月14日
发明者T·赵, X·何, Q·单, D·陈 申请人:全视技术有限公司