从设备的睡眠方式驱动的制作方法

专利名称：从设备的睡眠方式驱动的制作方法
技术领域：
本发明涉及数字系统领域，特别地，涉及使用基本和从属设备或者主和从设备配置的计算机系统。
经常使用并行处理来完成计算机系统内的各种同时的任务。专用设备，诸如数学协处理器，音频和视频协处理器等经常用于从主处理器卸载任务，以允许主处理器执行其它任务，而专用设备同时执行该卸载的任务。
一般卸载的任务是使用音频编码解码器对音频信息的编码和解码，所述音频编码解码器的代表例如有符合英特尔公司的“音频编码解码器97年版本2.1”性能说明的设备(参考文件1)。音频编码解码器的基本任务是从处理器接收数字编码的信息并给扬声器或头戴耳机提供相应的模拟音频信号，和接收来自传声器的模拟音频信息给处理系统提供数字编码的信息。
因为对多媒体能力的日益增加的需求，在计算机系统内使用多个编码解码器日益普遍。在参考的音频编码解码器97年版(AC’97)的性能说明中的多个编码解码器配置的结构类似于为用于多实例(multiple-instance)设备的其它配置。为减轻互连的后勤工作，配置多个编码解码器使彼此并行操作，如图1所示。图1表示一个AC’97数字控制器110和3个编码解码器121-123。为减轻对计算机系统的同步和控制需求，指定多个编码解码器中的一个121作为基本的、或者主编码解码器，而每一个其它的编码解码器122、123指定为从属或从编码解码器。通过与每一编码解码器的标识符位ID0和ID1关联的值实现每一编码解码器121-123的唯一标识；具有两个标识位允许唯一标识多到4个编码解码器。其它多设备系统可以使用较多或较少位来容纳较多或较少实例(instance)。在一个典型的AC’97配置结构中，通过连接在逻辑0总线140或逻辑1总线141的外部引线给这些编码解码器指定唯一标识符。如图1所示，基本编码解码器121的标识位ID0和ID1连接在逻辑0总线140，因此基本编码解码器121的标识或地址是“00”。以类似方式，编码解码器122和123的地址分别是“01”和“10”。正如在本技术领域中通常那样，标识位的极性可以反过来；这里介绍的特定值仅为说明起见。
图1的数字控制器110具有单一数据输出端口SDATA_OUT 132，其并行地与每一个编码解码器121-123通信。数字控制器使用每一编码解码器的前述唯一地址引导适当的信息或数据帧到适当的编码解码器。图2表示示例现有技术编码解码器(编码解码器121-123是其实例)，配置其在多编码解码器配置下操作。图2所示的是一个输入帧缓冲器210，它经由SDATA_OUT 132接收来自控制器110(图2中未示出)的每一帧数据。每一帧数据包括一个地址字段212和一个命令字段214，它们标识该帧指向的设备和该设备需要的行动。没有显示，每一帧通常还包括数据位和辅助位，诸如控制位、错误字段位，状态位等。
编码解码器120包括一个地址检测器220，它通过比较数据帧的地址字段212与指定给编码解码器120的特定实例的标识位ID0 200和ID1 201的逻辑值决定其是否是该数据帧的指定的接受者。如果地址字段212匹配标识位200、201，则确立片选信号(CS)221。当确立片选信号221时，命令处理器230处理命令214和为信号处理器240传送适当的命令和参数，以实现该命令214。如果未确立片选信号221，则命令处理器忽略命令214，信号处理器被释放以继续处理先前寻址到该编码解码器的任何剩余的命令，不被中断。以这种方式给每一编码解码器121-123提供时间来执行它们的基本信号处理功能，同时贡献很少的时间处理经由公共SDATA_OUT 132接收的无关的帧数据。
图2所示的有一个睡眠或降低功耗电路290。在接收到寻址到特定设备120的一个睡眠命令214时，把该设备120置于消耗最少功率的模式。使用现有技术中的普通技术，睡眠电路290包括保证设备120内的节点被置于一个低功耗状态所需要的控制逻辑，和如果需要的话，包括为存储为在设备120再次被唤醒到一个活动的高功耗模式之前需要保存的数据所需要的控制逻辑。通常，设备的降低功耗是一个多步骤过程；常规情况是，睡眠电路290包括时序设备，而时钟信号131为这些设备提供时钟信号和在需要时在设备120内的其它时序设备。
在一个典型的主从结构中，主设备经常负责对所有这些设备共同的任务。例如，一个典型的AC’97编码解码器的任务是为与控制器110的通信提供时钟信号BIT_CLK 131。在一个AC’97的多编码解码器结构中，基本编码解码器121被分派提供时钟信号131作为输出，每一从属编码解码器122-123必须接收该时钟信号作为输入。通常使用这一公共时钟信号来保证同步控制器和每一个主和从设备。
然而，因为主设备提供时钟信号，因此主设备的降低功耗停止了对每一从设备的时钟信号，这一停止可能对从设备的后继操作有不利的影响，特别是如果从设备包括必须周期刷新以保持其状态的动态存储器。时钟信号的停止也可能使节点处于可能的功率消耗状态，对降低功耗或睡眠模式的有效性有不利影响。
为在时钟信号停止后实现有控制的降低功耗，从设备必须知道时钟已经停止，因此必须采取适当的行动来保存任何需要的存储器内容和保证所有节点处于最小功耗状态下。图2表示一个时钟停止监测器260的常规使用来实现在BIT_CLK 131停止其转换后有控制的降低功耗。可以在时钟停止检测器260中使用诸如“单”(one-shot)定时电路的模拟电路来检测在一个预定的时间期间后时钟信号131的不存在。另一可选的方案是经常提供一个辅助时钟发生器250来产生辅助时钟信号231，其使用数字电路用来检测时钟信号131的不存在。通常，辅助时钟发生器250是一个需要外部晶体的晶体驱动电路，从而增加系统的成本和复杂性。因为设备的降低功耗通常是一个时序过程，因此也使用辅助时钟信号231在检测到公共时钟信号131停止后提供时钟信号以实现该顺序的降低功耗过程。
本发明的一个目的是通过消除一般用于检测公共时钟信号停止的模拟电路减少可配置为从设备的电路的成本。本发明的另一个目的是通过消除对为检测公共时钟信号的停止而产生辅助时钟信号的需要而减少可配制为从设备的电路的成本。本发明的再一个目的是通过消除对为在公共时钟信号停止后使用而产生辅助时钟信号的需要来减少可配制为从设备的电路的成本。本发明的再一个目的是改进这些设备的可靠性和强壮性。本发明的再一个目的是提供一个适合用于多编码解码器配置中的一个AC’97兼容编码解码器，其比常规AC’97兼容编码解码器更容易制造和测试。
通过提供预期时钟信号停止从而消除需要特意检测时钟信号的停止的设备而实现这些目的和其它目的。在预期时钟信号停止时，使用在停止前的剩余时钟信号作为为实现从设备有控制地降低功耗所需要的信号。通过消除对模拟时钟停止检测器的需要，可以避免与模拟电路关联的工艺容差限制，改善该设计的可靠性和强壮性，简化了所需要的测试，从而减少设备的成本。以类似方式，消除辅助时钟发生器减少系统成本和设备的复杂性，改善了系统和设备的总可靠性和可测试性。根据本发明，通过监视设备之间可以预计影响时钟信号产生的命令的通信实现时钟信号停止的预期。
通过实例，参考附图详细解释本发明，附图中图1表示一个示例现有技术主从设备配置。
图2表示一个具有时钟停止检测器的示例现有技术从设备。
图3表示根据本发明的一个具有时钟停止预期器的示例从设备。
本发明基于对下述事实的观察，即通过观察或“窥视”影响时钟信号的产生的命令，可以预期时钟信号可控制的停止。
图3表示一个AC’97兼容的编码解码器320的示例方框图，其适合用于图1所示的示例多个编码解码器配置中。在图3中，具有和图1和图2相同参考数字的部件执行上面参考这些


的同样的功能。这里提供的多编码解码器应用的例子作为为典型主从配置的范例，以便于易于理解。虽然本发明使用一个多AC’97编码解码器例子介绍，但是在本技术领域中具有正常技能的人承认这里介绍的原理可应用于相似配置的主从设备。还要注意，术语“主”和“从”在这里在一般意义上使用主设备是提供时钟信号的设备，而从设备是从主设备接收时钟信号的设备。
在图3的示例编码解码器320中，使用时钟停止预期器360来检测任何可以预计导致时钟信号131停止的命令。在符合AC’97的基本编码解码器的例子中，例如，设定被寻址的编码解码器的“降低功耗寄存器”的“PR4”位(寄存器’26H的位12)的命令需要该被寻址的编码解码器关断在控制器110和被寻址设备之间的“音频编码解码器连接”(AC连接)并关断其外部时钟。相似地，对于符合AC’97的基本调制解调器编码解码器，设定“各种调制解调器AFE状态和控制寄存器”的“MLNK”位(寄存器’56H的位12)也是关断AC连接的命令。在符合AC’97的编码解码器的例子中，BIT_CLK 131时钟信号在基本编码解码器从控制器110接收到任何关断AC连接的命令时将由基本编码解码器保持为低。其它的设备配置将具有相似的引起时钟信号停止的有限命令和地址集。设计示例时钟停止预期器360以检测向基本编码解码器寻址的那些时钟停止命令。该时钟停止预期器360从输入帧缓冲器210接收地址212和命令214。时钟停止预期器360包括一个地址检测器370和一个睡眠命令检测器380。配置地址检测器370检测可以接收停止时钟的命令的一个或多个设备的地址。在本例中，AC’97性能说明定义基本编码解码器的地址为“00”，而每一个从属编码解码器为非零组合。仅当地址212输入是00时NOR门375确立基本选择信号371，相应于AC’97的性能说明。
当确立基本选择信号371、指示基本编码解码器正被寻址时使能睡眠命令检测器380，和当命令214是前述导致时钟停止的一个命令时确立一个预期时钟停止信号381。睡眠电路390类似于图2的睡眠电路，除了在响应明确寻址到设备320的睡眠命令外，睡眠电路390还响应预期的时钟停止信号381而将设备320置于降低功耗睡眠方式。也就是说，例如，根据本发明的原理，当地址212指示基本编码解码器地址为00，而命令212指示前述“PR4”位或“MLNK”位设定为逻辑值1时，睡眠电路390提供需要的控制信号把设备320置于睡眠模式。因为设备320检测置主编码解码器为睡眠模式的命令的通信，同时主编码解码器能够监测该命令，因此，设备320将有和主编码解码器实现有控制地降低功耗操作同样数量的时间。也就是说，例如，如果基本编码解码器在接收到睡眠模式命令后需要3个时钟周期保持其编程的设定并将其节点设定为低功耗状态的话，则从属编码解码器320将具有同样这3个周期保持其编程的设定并将其节点设定为低功耗状态，所述3个时钟周期由BIT_CLK 131时钟信号继续提供，直到主设备进入睡眠模式。以这种方式，当基本编码解码器停止产生BIT_CLK 131时钟信号时，从属编码解码器320将处于其睡眠模式，不需要辅助时钟信号实现另外的时序行动。
预期时钟信号131的停止的另一个有意义的优点是，在降低该编码解码器的功耗的同时给该编码解码器提供时间和时钟信号，以便能中断产生电路。例如，电话线上的振铃可以产生一个中断，需要编码解码器320从其睡眠模式状态恢复活动状态。通过编码解码器驱动SDATA_IN 131为高给AC’97数字控制器110发中断信号。因此，编码解码器320内允许中断产生发生的电路必须在编码解码器320被降低功耗时被使能。预期时钟信号131停止的另一方面是通常需要编码解码器320丢弃剩余的到来的帧，例如其内检测有停止时钟的命令的帧，并准备在AC’97数字控制器110发布一个热复位134和编码解码器320恢复活动的高功耗模式的正常运行后接收一个全新的帧。
注意，因为BIT_CLK 131时钟信号的停止是通过时钟停止预期器360预期的，因此既不需要模拟定时电路也不需要辅助时钟来检测实际时钟停止。通过消除对模拟时钟停止检测器的需要，可以避免与模拟电路关联的工艺容差限制，改善该设计的可靠性和健壮性，简化了所需要的测试，从而减低设备的成本。以类似方式，辅助时钟发生器的消除减少了设备的复杂性，改善总的设备和系统的成本、可靠性和可测试性。
上面仅说明了本发明的原理。可以理解，熟悉本技术领域的人能够设计各种装置，其虽然未在这里明确说明，但是能体现本发明的原理，因此在本发明的精神和范围之内。例如，时钟停止命令作为已知的导致时钟信号停止的命令提供。在一些系统中，某些命令可以产生时钟信号有条件的停止。也就是说，时钟的停止可能依赖于不包含在由睡眠命令检测器380监视的命令214内的其它因素或参数。在这些系统中，可以配置设备320在检测到有条件的停止命令时进入睡眠模式，然后当在预期的停止时间后时钟信号发生时退出睡眠模式。以类似方式，已经说明时钟停止命令在同一信号线SDATA_OUT 131上作为导向设备320的命令发生。对于熟悉本技术领域的人，显然可以适当修改对时钟停止预期器360的输入以提供任何其它信号线，其可以包含影响设备320的时钟信号产生的命令或信号。
可以使用硬件、软件或它们的组合实现设备320。例如，信号处理器240可作为电子电路实现，而命令处理器230和睡眠命令检测器380可以用工作在嵌入的处理器内的固件程序或用工作在单独的处理系统内的程序实现。示例的设备结构和功能的划分在附图中仅为说明的目的介绍。例如，睡眠命令检测器380可以在命令处理器230内实现，因为命令处理器230通常包含用于检测明确寻址到从属设备320的睡眠命令的睡眠命令检测器。类似地，可以把睡眠电路390的功能分布在设备320上。以类似方式，与每一功能块关联的任务通常依赖于所使用的技术。例如，CMOS设备在任一种逻辑状态下都消耗最少的功率，因此睡眠电路390不需要控制设备320的CMOS实现内的节点达到低功率状态，而可以仅提供一个控制信号以设定设备320的输出管脚为在低功率模式下的性能说明中所述的随便什么状态。这些安排以及其它安排对熟悉本技术领域的人是显然的，它们在下述权利要求的打算的范围之内。
参考文献1．音频编码解码器’97，版本2.1,1998年5月22日，因特尔公司。版权1998因特尔公司，5200 N.E.Elam Yong Parkway,Hillsboro,OR 97124-6497。
权利要求
1．一种适合用作从设备(122)的处理设备(320)，所述从设备配置为使用由主设备(121)产生的时钟信号(131)工作，该处理设备(320)包括一个信号处理器(240)，其配置为依赖时钟信号(131)工作，所述信号处理器(240)具有活动模式和睡眠模式，一个时钟停止预期器(360)，其配置为监视对主设备(121)的输入，以在时钟信号(131)停止前提供一个预期信号(381)，一个睡眠电路(390)，可操作连接时钟停止预期器(360)和信号处理器(240)，其配置为依赖预期信号(381)置信号处理器(240)进入睡眠模式。
2．权利要求1的处理设备(320)，其中，对主设备(121)的输入(132)由一个基本设备地址标识，时钟停止预期器(360)包括一个基本地址检测器(370)，其配置为当在对主设备(121)的输入(132)上检测到该基本设备地址时确立一个基本选择信号(371)，和一个睡眠命令检测器(380)，其配置为依赖于在对主设备(121)的输入(132)上的基本选择信号(371)和时钟停止命令提供预期信号(381)。
3．权利要求2的处理设备(320)，其中，对处理设备(320)的输入(132)由一个与基本设备地址不同的从属设备地址标识，处理设备(320)另外包括一个从属地址检测器(220)，其配置为当在对处理设备(320)的输入(132)上检测到该从属设备地址时确立一个片选信号(221)，和一个命令处理器(230)，其配置为依赖于在对处理设备(320)的输入(132)上的片选信号(221)和时钟停止命令置信号处理器(240)进入睡眠模式。
4．权利要求3的处理设备(320)，其中，对处理设备(320)的输入包括对主设备(121)的输入(132)。
5．一个编码解码器(320)，包括一个输入帧缓冲器(210)，用于存储包括一个地址字段(212)和一个命令字段(214)的一个输入帧，一个信号处理器(240)，其具有一个活动模式和一个睡眠模式，一个第一地址检测器(370)，其在地址字段(212)包含一个第一地址时确立一个基本选择信号(371)，一个第二地址检测器(220)，其在地址字段(212)包含一个第二地址时确立一个片选信号(221)，一个睡眠控制器(390)，其在命令字段(214)包含一个睡眠命令和在基本选择信号(371)和片选信号(221)中至少有一个被确立时置信号处理器(240)进入睡眠模式。
6．权利要求5的编码解码器(320)，另外包括一个睡眠命令检测器(380)，其在命令字段(214)包含睡眠命令时通知睡眠控制器(390)。
7．权利要求5的编码解码器(320)，其中，信号处理器(240)依赖于时钟信号(131)工作，所述时钟信号由具有相应于第一地址的一个设备地址的基本设备(121)提供。
8．权利要求5的编码解码器(320)，其中，编码解码器(320)是一个符合AC’97的编码解码器。
9．一个系统，包括多个编码解码器(121-123)，每一个编码解码器具有一个关联的编码解码器地址，所述多个编码解码器(121-123)包括一个基本编码解码器(121)和至少一个从属编码解码器(320)，一个数字控制器(110)，其向多个编码解码器(121-123)传送帧，每一帧包括一个地址字段(212)和一个命令字段(214)，其中至少一个从属编码解码器(320)包括一个输入帧缓冲器(210)，用于存储从数字控制器(110)传送的每一帧，一个信号处理器(240)，其具有一个活动模式和一个睡眠模式，一个第一地址检测器(370)，其在地址字段(212)包含一个第一地址时确立一个基本选择信号(371)，一个第二地址检测器(220)，其在地址字段(212)包含一个第二地址时确立一个片选信号(221)，一个睡眠控制器(390)，其在命令字段(214)包含一个睡眠命令和在基本选择信号(371)和片选信号(221)中至少有一个被确立时置信号处理器(240)进入睡眠模式。
10．权利要求9的系统，其中，至少一个从属编码解码器(320)另外包括一个睡眠命令检测器(380)，其在命令字段(214)包含睡眠命令时通知睡眠控制器(390)。
11．权利要求9的系统，其中，信号处理器(240)依赖于时钟信号(131)工作，所述时钟信号由具有相应于第一地址的一个设备地址的基本设备提供。
12．权利要求11的系统，其中，基本设备是基本编码解码器(121)。
13．权利要求9的系统，其中，所述系统是一个符合AC’97的系统。
14．权利要求9的系统，另外包括一个计算设备，它通过传送音频信息到数字控制器(110)卸载对音频信息的处理，用于由多个编码解码器(121-123)处理。
全文摘要
在一个由时钟信号的停止实现睡眠模式激活的主从结构中,通过预期该时钟信号的停止避免需要模拟设备或辅助时钟检测时钟信号的停止。在预期时钟信号停止时,使用在停止前的剩余时钟信号作为为实现从设备有控制地降低功耗所需要的信号。通过消除对模拟时钟停止检测器的需要,可以避免与模拟电路关联的工艺容差限制,改善设计的可靠性和强壮性,简化了所需要的测试,从而减少设备的成本。以类似方式,消除辅助时钟发生器减少设备和系统的成本和复杂性,改善设备和系统的总可靠性和可测试性。根据本发明,通过监视设备之间可以预计影响时钟信号产生的命令的通信实现时钟信号停止的预期。
文档编号H04L29/00GK1302397SQ00800702
公开日2001年7月4日 申请日期2000年4月14日 优先权日1999年4月28日
发明者D·达塔, R·H·詹森, C·王, D·塔基塞 申请人:皇家菲利浦电子有限公司