专利名称：图象传感器的错位象素图案子采样的制作方法
背景技术：
1.发明领域本发明涉及固态成象装置，更具体地，涉及这种成象装置的一种有源象素传感器子采样结构。
2.相关技术的描述过去的电子摄象机使用电荷耦合器件(CCD)成象器以使光图象转换成相应的电信号。一个典型的CCD成象器包括一个光象点矩阵(阵列)，该光象点矩阵能够收集形成电荷包的自由电子，而该电荷包直接正比于入射到光象点上的光子辐射。因而，当一幅图象聚焦于阵列的表面上时，位于阵列中每个光象点上的电荷包对应于整个图象各自的画面元素即象素。产生的光象点电荷包以并行的方式传送到一个CCD移位寄存器中，在这里电荷包作为CCD图象的输出信号串行地传送出去。CCD成象器的输出信号是一串电信号，该信号的振幅代表单个图象帧的图象上的每一象素的光强。这个过程可以连续重复地产生输出信号，该输出信号对应于每秒几个图象帧。因此，所产生的输出信号的每一帧中包含有在每个光象点上检测到的光强信息。
典型的CCD成象器的缺点在于，它们需要通过距离大约1-2厘米的半导体材料来完成近乎完美的电荷传送。因此，这种CCD成象器需要一个相当大的功率，很难制造出大尺寸的阵列，很难集成于互补金属氧化物半导体(CMOS)芯片上。其困难在于，标准的CCD过程与CMOS过程不兼容，而成象器所需要的成象器信号处理电子装置在CMOS里制作得很好。
因此，在摄象设备中，相对于CCD成象器而言，作为选择，有源象素传感器(APS)已经变得日益普遍。APS在阵列中的每一个象素光象点上使用一个或多个片上晶体管(见美国专利No.5,471,515和欧洲专利申请公告957,630)。位于光象点上的晶体管用于缓冲光象点产生的电荷包所对应的光信号，并驱动一条输出信号线，避免CCD成象器必须将数据串行移出的缺点。然而，典型的APS阵列仍然是每一帧(代表阵列上图象数据的一行)产生一个输出信号，其中包含有代表每个光象点上检测到的光强信息。
图象传感器象素阵列典型地采用子采样，使得最后的图象尺寸和宽高比可以缩放，增加能获得最大分辨率的帧速率，或二者兼得。CCD成光象列的一个缺点是它们只有非常有限的能力在水平方向实施子采样，并且它们通过水平子采样增加帧速率的能力是不存在或极端有限的。CMOS图象传感器有随机访问单个象素的能力，这意味着通过增加子采样比率来增加标称帧速率的目标是可能的。
然而，当子采样比率增加时，由于信息的损失，最后的图象质量往往会降低。降低的程度是与光学系统的分辨率及图象传感器象素有关的个别图象特征量度和角度校准的一个函数，它也是所采用的样本空间频率的函数，该空间频率取决于子采样比率和所选择的子采样图案。
因为CCD成象阵列在水平方向不支持象素的真随机访问，所以从水平子采样来获得帧速率最大限度地增加是不可能的。在图象处理流程中，水平图象缩放一般地靠后完成。任何增加帧速率的需求必须通过垂直子采样来满足，这会导致不同的水平和垂直比率以及图象伪影。
CMOS图象传感器可以具有相同的水平和垂直子采样比率，并且能够通过子采样做到帧速率的增加。然而，CMOS传感器进行子采样，典型地说，是采用矩形格栅子采样图案，在每一行上采样相同的列。均匀矩形格栅的缺点是样本的空间频率没有做到最大化并且当聚焦于诸如文本的精细的倾斜垂直线时，所得到的图案特别容易降低质量。
于是，可以看到，现代的子采样技术是将影响到图象传感器的图象空间分辨率和成象的时间限制施予图象传感器，从而阻碍了这些传感器在许多应用中的使用。
因此，提供具有在改善图象空间分辨率的同时可快速成象的改进的图象传感器子采样技术，是一个尚未解决的需求。
发明概述这里描述了一种传感器象素子采样技术，它在提供快速成象的同时具有改善的图象空间分辨率的图象。在一种错位子采样模式中，成象阵列的采样图案逐行左右移动，以增加图象的水平采样频率。错位子采样减少了可分辨的特征量度并减少了角度校准灵敏度。结果，在所需的图象质量和检出时间阈值以内可以记录到的图象、范围和特征量度增加了。
在一个实施例中，错位子采样是通过对于被采样的每一行采样相同数量的象素来实现的，在采样时图案不移动，并且以相同的速率完成。值得指出的是，使图案错位的方案可以启用或不启用，例如，通过设定一个可编程寄存器比特可做到这点。
错位子采样技术可以应用于单色成光象列。另一种情况，错位子采样可以应用于彩色成光象列，例如，采用Bayer图案阵列。
附图简述结合图示，通过下面的详细描述，本发明很容易理解，其中，相似的标号表示具有相似结构的单元，并且，这里
图1表示一种有源象素传感器成象装置的结构，根据本发明，该装置结合了错位象素子采样电路；图2表示了图1所示的有源象素传感器成象装置的细节；图3A和图3B分别表示了图1所示的成象装置错位和非错位2∶1子采样图案的细节；图4A和图4B分别表示了图1所示的成象装置错位和非错位4∶1子采样图案的细节；图5A和图5B表示了图1所示的成象装置另外的错位子采样图案的细节；以及图6表示一个成象系统，根据本发明的一个实施例，该系统有错位子采样能力。
发明详述下面，参考图1-6讨论本发明的实施例。本技术领域的熟练人员很容易明白，这里给出的关于这些图的详尽描述是以解释为目的的，因为本发明不限于这些实施例。
图1的方块图包括一个用于优选实施例的有源象素传感器阵列180，以及用于控制和读出形成于阵列上的图象的相关电路。阵列180由有源象素传感器阵点(APS)10的行和列构成。图1中，本发明的优选实施例采用了错位图案象素子采样技术，以便当通过有选择地对有源象素传感器阵列180的APS阵点10进行子采样而产生图象信号170时，可提供具有改善的图象空间分辨率的快速成象。在这个示范性的图示中，显示了传感器阵点的4行4列。然而，本技术领域的熟练人员很容易明白，行数和列数可以是任何大小的，且仍然符合本发明范围。
依赖于所选择的子采样图案或采样图案，时序控制器100选择性地控制行解码器110、列放大器130和逻辑控制器140，以对象素传感器阵列180的APS阵点10的一些或全部进行采样。时序控制器100产生行控制信号160，用于选择阵列180的一个特定的行以便检出。时序控制器100还产生列控制信号170用于选择阵列180中的已选定行内的象素10以便检出。当一行中选定的象素10正在读出时，有关的列放大器130被驱动到一个电平上，该电平正比于投射至选定的行之该列中所选定象素上的入射光量。入射光在一个曝光周期内积分以对环境照明情况进行调整。在列读出期间，选定的列放大器130的输出被顺序地选中，提供出模拟图象信号118。模数转换器170将模拟图象信号118转换成数字图象信号170。典型地，所有的列放大器130都是相同的采样保持放大器，使用相同的控制信号、偏置电压和参考电压。每一个列放大器中的放大单元可以是简单的两个晶体管放大器，或是复杂些的配置，以能够在较高频率从而允许较快的读出速率下提供具有低功耗的高增益。
典型地，列放大器的工作分三个阶段阶段1)选中阵列中的一行，将来自选中行上诸象素的图象信号采样和存储，而选中的行是与连接至该列放大器的公共列线相连接的；阶段2)对选中的象素的复位状态采样和存储，并且将其从已存储的采样图象信号中减去；阶段3)使选中的列放大器130的输出线给出输出，以形成图象数据供集成电路上的其它系统的电路进一步处理。
图2表示一种类型的有源象素传感器(APS)阵点10，该图表示了成光象列中的一个象素。这个阵点完成光信号到电信号的转换。有源象素传感器阵列是APS阵点10以行和列形成的一个矩阵(见图1)。这些APS阵点10制作在半导体基底20上，一种示例的类型是如图2所示的P+基底。在基底上形成一个光子陷井24，它设计成能够防止由非光子产生的电荷泄漏到基底20中去。图2中，在P+基底20的顶部形成一个薄的P-外延层，16(epi)以进一步减小这种泄漏。如图2所示的光子陷井24由N+材料构成，以形成一个扩散结。本技术领域的普通技术人员很容易明白，其它可能的有源象素单元或者甚至无源象素单元的实施也是可能的，不影响本发明的范围。
连接触点26将光子陷井24连接至用于对投射到光子陷阱24上的光源22进行控制和转换的其它电路上。光子陷阱24(扩散结)是一个反偏二极管(通常所说的光电二极管)，它包含一个可以存储电荷28的寄生电容，于是产生了一个电位。这个存储的电荷28由电源46(Vdd)通过复位开关40供给，当该开关被激励时向光子陷阱24填充电荷28。复位开关40断开以后，光源22投射到光子陷阱24上带来光源22的光能，从而在光子陷阱24和下面的基底20上形成许多电子-空穴对。电子-空穴对的数目是接收到的光源22的之光能强度的函数。光子陷阱24中形成的空穴转而扩散到与基底20形成的结中，而在这里，在光子陷阱24和基底20间偏置结上电场作用下，空穴被扫到基底20中。相似地，基底20内形成的电子扩散到光子陷阱24和基底20间所形成的结中，它们被扫到光子陷阱24内，并被收集到连接触点26中。于是，光子陷阱24内每增加一个光电子，连接触点26处的电压就相应地减少。
一般地，为了保持填充系数(光子陷阱24的面积与APS阵点10的面积之比，即光子陷阱24面积/APS阵点10面积)尽可能大，复位开关40、缓冲器32以及行选择开关34优选地采用NMOS FET器件制作。这个事实要求每个晶体管的栅极至少比晶体管的源极高出的一个门限，以使晶体管导通。于是，光子陷阱24将被充电所达到的最大电位将比出现在复位开关40栅极上的、典型值是电源电压46，Vdd的电位低一个栅极门限(它的大小取决于所用的IC工艺，典型地是0.8V到1.2V)。同样地，电压跟随器型缓冲器32将使它的源极比其栅极上的信号低一个栅极门限。因此，公共列线38上得到的最大信号是比电源电压46(Vdd)小两个栅极门限电压。并且，当没有光源22投射到光子陷阱上时，才呈现该最大信号。当光源22照射光子陷阱时，呈现在公共列线38上的信号电平将以与光源22的强度成比例的比率减少，当光源22达到最大光强时信号电平为地电位。
如上面所提到的，图1的时序控制器100通过与行解码器110相连的行控制信号160，用以选定读出阵列的哪一行和哪一列。时序控制器100还为一组列放大器130产生定时信号。另外，时序控制器或者顺序地选择每一列作为输出，或者可以编程，例如，取决于所需要的分辨率，当寄存器105设定输入一种子采样模式时，以不同的时间间隔输出各列信号。一个对半分辨率图象(相对于由行和列的数目决定的最大分辨率)进行子采样的实例可以是，每隔一行选一行和每隔一列选一列。
根据本发明，时序控制器100可以设定成错位子采样模式。水平子采样错位的基本想法是在交替的行上向右然后向左移动水平子采样图案，以改善样本的空间分布。与不支持水平错位子采样的传感器相比较，在相同的帧速率、输出相同数目的象素时，错位子采样模式允许采用高一些的采样频率。它也可以应用于任何空间抽取比的采样。
错位子采样增加了采样的象素的空间分布，而对于给定的光学系统和象素，可减少特征量度，而该特征量度可以在足够高频率上采样以得到高质量再现。由错位子采样得到的空间分布还可将角度校准灵敏度减少到小特征值。当实施上面的做法时仍然可实现象素的随机采样，且可得到最大化的帧速率。
以前，在CCD图象传感器中做过非错位子采样。然而，CCD传感器只有非常有限的水平子采样能力，并且使图案错位时在时间上有代价。本发明的范围仍然可设想包括CCD传感器的错位子采样。这是因为，尽管它花费的时间要比CCD传感器的非错位子采样长，但采用错位子采样时所得到的象素空间分布能增加小物体的分辨率以及将角度校准灵敏度减少到小特征值。
虽然，错位子采样可以方便地应用于单色图象传感器，但它也可以用于彩色图象传感器。图光象列传感器一般用于固体摄象机，而彩色图象传感器众所周知地包括一个二维传感单元阵列，该二维传感单元阵列上有滤色波器矩阵图案，例如，红、绿和蓝滤色器(例如，图2中的滤色器12)。对应于不同彩色的各传感单元输出在阵列的输出端被分离开，并且供给各自的彩色通道。
通过本技术领域中一种为众人所知的叫做“去马赛克”的方法，每一个通道的象素值可以在每个传感器象点处被估计出来。例如，在具有绿滤色器的传感器象点处的红通道值，可以通过最靠近的具有红滤色器的传感器象点处的红通道值的平均化而估计出来。更复杂的去马赛克方案是众所周知的，也是可以采用的。例如，如果在一个象素的相邻检测到一个边缘，当一个相邻的同一彩色通道的有色象点位于边缘处被估计象素的另一恻时，则它可以从估计计算中排除开。
一般地，为了使传感器上每一个彩色通道所检知的每种彩色辐射给出合适的空间采样，阵列中相邻的传感单元上有不同的滤色器。每一行中相邻的传感单元可以形成和安排成用于检知各波长的辐射，它们对应于多种彩色通道中不同的一些彩色通道。例如，每一行包含三个系列传感单元，用于分别检知红、绿和蓝波长光。三个系列的单元可以如此间插地分布，即每行包括红(R)、绿(G)，和蓝(B)传感单元的交替图案，例如RGBRGBRG…。另一种方法，例如，每一行仅包含两个系列的传感单元。每一行中的两个系列传感单元可以如此安排，使每个第三单元检知的彩色辐射不同于每个第一和第二单元，例如BBRBBRBBR…。任何一行内包含的传感单元的间插分布系列，其中，可以有这样的传感单元，它们用于读出至少一种彩色光，它与另外一行中间插分布系列的传感单元检知的彩色光不相同。例如，第一行可以包含两个系列的单元用于检知红和蓝色光，而第二行可以包含两个系列的单元用于检知红和绿色光。
在这种类型的彩色图光象列传感器的一个实施例中，滤色器的矩阵图案如美国专利3,971,065中所描述的Bayer矩阵图案。Bayer矩阵示意性地显示在图1的象素传感器阵列180中。尽管错位子采样将在Bayer图案的情况下进行讨论，但是需要明白，这个图案是以举例为目的的，而且可以采用其它的图案而不背离本发明的范围。在Bayer矩阵中，阵列的每一行有两个系列的象素。每种系列的所有象素有相同的滤色器，每种系列中象素的滤色器或者是红(R)、绿(G)，或者是蓝(B)。在每一行中两个系列的象素如此间插以形成交替的两色图案例如GRGRGR…等。第一和每一个随后的奇数行具有象素彩色图案GRGRGR…等。第二和每一个随后的偶数行具有象素图案BGBGBG…等等。
对于彩色图象重建，图1所示的Bayer矩阵象素阵列图案有许多好的特性。众所周知，人眼对亮度比色度更敏感，而绿象素携带了大部分亮度信息。通过利用错位子采样模式将采样图案逐行地左右移动，图象亮度的水平采样频率增加了，于是，减小了可以分辨的特征量度并且减小了角度校准灵敏度。结果，在需要的图象质量阈值内可以记录到的图象范围和特征量度增加了。在一个实施例中，错位子采样是通过对被采样的每一行采样相同数量的象素来实现的，在采样时图案不移动，并且以相同的速率完成采样。值得指出的是，图案错位的方案可以通过例如图1中的寄存器105内的一个可编程寄存器比特，使之启用或者不启用。
图3A和3B分别显示了图1所示成象装置的错位和非错位的2∶1子采样图案的细节。在图3A的实施例中，象素传感器阵列180的象素传感器10以错位子采样的模式读出，这里无阴影的传感器被读出而有阴影的传感器不被读出。顶部、中间和底部的行形成了一“G-R”行集合，它们的读出子集为G和相邻的R传感器(形成Bayer图案的上一半)。对每一个G-R行，每一个读出的G-R传感器系列形成了一个读出子集，它与另外一个读出的G-R传感器系列之间由不被读出的一个G-R传感器系列分隔开。(在2∶1错位子采样模式中)。
与G-R行交隔的行是一“B-G”行集合，它们的读出子集为B和相邻G的传感器(形成Bayer图案的下一半)。对每一B-G行，每一个读出的B-G传感器系列形成一个读出子集，它与另外一个读出的B-G传感器系列之间由不被读出的B-G传感器系列分隔开(在2∶1错位子采样模式中)。
子采样图案的错位是这样的，对于一对相邻的行，在同一列内G-R读出子集中有象素读出时，便不会在B-G读出子集中有象素读出。于是，例如，顶行最左列的G传感器被读出，但是，正位于其下一行最左列的B传感器不被读出。
图3B显示了非错位2∶1子采样图案的细节，它可以在非错位子采样模式下采样。在图3A中，阵列180无阴影的传感器10被读出而有阴影的传感器10不被读出。然而，不象图3A，在图3B中传感器的读出是不错位的。没有错位的子采样图案是这样的，对于一对相邻的行，在同一列内G-R读出子集中有象素读出时，在B-G读出子集中有相应的象素读出。于是，例如，顶行最左列的G传感器被读出，而正位于其下面的一行最左列的B传感器也被读出。
图4A和4B分别显示了图1所示的成象装置的错位和非错位4∶1子采样图案的细节。在图4A所示的实施例中，象素传感器阵列180的象素传感器10在错位模式下读出，这里，无阴影传感器被读出的而有阴影的传感器不被读出。顶部、中间和底部的行形成了一“G-R”行集合，它们的读出子集为G和相邻的R传感器(形成Bayer图案上一半)。对每一个G-R行，每一个读出的G-R传感器系列形成了一个读出子集，它与另一个读出的G-R传感器系列由不被读出的三个G-R传感器系列集合分隔开。(在4∶1错位子采样模式中)。
与G-R行交隔的行是一“B-G”行集合，它们读出的子集为B和相邻G传感器(形成Bayer图案的下一半)。对每一个B-G行，每一个读出的B-G传感器系列形成了一个读出子集，它与另一个读出的B-G传感器系列之间由不被读出的三个B-G传感器系列集合分隔开。(在4∶1错位子采样模式中)。
如图3A的情形，图4A所示的子采样图案的错位是这样的，对于一对相邻的行，在同一列内G-R读出子集中有象素读出时，便不会在B-G读出子集中有象素读出。于是，例如，顶行最左列的G传感器被读出，但是，正位于其下面的一行最左列的B传感器不被读出。然而，与图3A的情形不同，由于较高的子采样速率，在图4A中有的传感器列整个地不被读出。
图4B显示了非错位4∶1子采样图案的细节，它可以在非错位子采样模式下采样。如图4A所示那样，阵列180内无阴影的传感器10被读出而有阴影的传感器10不被读出。然而，不象图4A，在图4B中传感器的读出是不错位的。在没有错位的情况下，子采样图案是这样的，对于一对相邻的行，在同一列的G-R读出子集中有象素读出时，在B-G读出子集中有相应的象素读出。于是，例如，顶行最左列的G传感器被读出，而正位于其下面的一行最左列的B传感器也被读出。
图5A和5B显示了图1所示的成象装置上另外的错位子采样图案的细节。图5A所示的实施例中，象素传感器阵列180的象素传感器10以错位子采样模式读出，这里，无阴影的传感器被读出而有阴影的传感器不被读出。顶行以及与顶行相隔一行的两行形成一“G-R”行集合，它们的读出子集为G和不相邻的R传感器(形成Bayer图案的上一半)。
对于每一个G-R行，读出的每一个G-R传感器的集合形成了一个读出子集，其中，每一个读出的G传感器与其相应地读出的R传感器之间由不被读出的一对相邻的R和G传感器分隔开。因此，每一个读出的G-R传感器集合，与另一个读出G-R传感器的集合之间，由不被读出的一对相邻的G和R传感器分隔开(在此错位子采样模式下)。
与G-R行交隔的行是一有读出子集的“B-G”行集合，其中，每一个读出的B传感器与其相应地读出的G传感器之间由不被读出的一对相邻的G和B传感器分隔开。每一个读出的B-G传感器集合(形成Bayer图案的下一半)，与另一个读出的B-G传感器集合之间由不被读出的一对相邻的B-G传感器分隔开(在此错位子采样模式下)。
如图3A和图4A的情形一样，图5A所示的子采样图案的错位是这样的，对于一对相邻的行，在同一列内，G-R读出子集中有象素读出时，便不会在B-G读出子集中有象素读出。于是，例如，顶行最左列的G传感器被读出，但是，正位于其下面的一行最左列的B传感器不被读出。
在如图5B所示的实施例中，象素传感器阵列180的象素传感器10在错位子采样模式下读出，这里，无阴影的传感器被读出而有阴影的传感器不被读出。顶行以及与顶行相隔一行的两行形成一“G-R”行集合，一半的G-R行有读出子集G和相邻的R传感器(形成Bayer图案的上一半)。另一半G-R行没有任何读出的传感器。对于有读出传感器的每一个G-R行，每一个读出的G-R传感器系列形成了一个读出子集，它与另一个读出的G-R传感器系列之间由不被读出的三个G-R传感器系列集合分隔开(在此错位子采样模式下)。
与G-R行交隔的行是一“B-G”行集合。一半的B-G行有读出子集B和相邻的G传感器(形成Bayer图案下一半)。另一半B-G行没有任何读出的传感器。对有读出传感器的每一个B-G行，每一个读出的B-G传感器系列形成一个读出子集，它与另外一个读出的B-G传感器系列之间由不被读出的三个B-G传感器系列集合分隔开(在此错位子采样模式下)。
如图3A、4A和5A的情形那样，图5B所示的子采样图案的错位是这样的，对于一对相邻的行，在同一列内，G-R读出子集中有象素读出时，便不会在B-G读出子集中有象素读出。于是，例如，顶行最左列的G传感器被读出，但是，正位于其下面的一行最左列的B传感器不被读出。然而，与图3A的情形不同，由于较高的子采样速率，在图5B中有的传感器列整个地不被读出。另外，在图5B中，由于较高的子采样速率，有的传感器行也整个地不被读出。
图6是结合图1的图光象列传感器(图6中参考号为12)构成的一种固态摄象机系统70的示意图。该摄象机系统包括一个摄象头50，其中包括透镜54和图象阵列传感器12。在主阵列输出端读出的象素输出信号流馈给模拟-数字转换器，在这里象素输出从模拟转换到数字信号。数字信号170随后馈送到信号处理单元68，该单元可以配置成和/或编程把象素输出流分离成视频信号V-RGB的红、绿和蓝彩色通道(R-CH，G-CH，B-CH)。视频信号V-RGB从处理单元68输出到视频显示单元60和/或与处理单元68连接的记录装置62。(处理单元还优选地对红、绿和蓝通道信号进行内插以使视频信号V-RGB在输出到显示单元60和/或记录装置64之前形成同步、并行的彩色通道信号。)在图6所示的实施例中，处理单元68提供在第二块集成电路上，该集成电路还在摄象机系统70的图象处理单元或模块66中同时提供出显示单元60和/或记录装置64，以配合摄象头50的应用。模/数转换器结合在摄象头22的电路中(如果需要，该模数转换器可以集成到图象传感器集成电路中)。第二块集成电路还可以包括摄象机系统中的去马赛克、彩色平衡控制电路和/曝光控制电路。
可以设想，摄象头50不总是要与图6的摄象机系统中所示的图象处理单元68一起使用的。例如，摄象头50中的图象传感器12的图象数据输出可直接馈向一个记录装置，输出信号流在那里可以记录到一种记录介质上(例如计算机硬盘，或软盘)。在以后的时间里，通过将记录的数据读入一个合适的编程处理器，记录的图象数据(按其输出信号流形式)可以分离成各个彩色通道，以形成一个视频信号和/或图象。
在另一个实施例(未示出)中，模/数转换器被装在图象处理单元68内，而不是在摄象头50里。类似地，在另外一个可能的实施例(未示出)中，模/数转换以及由处理单元68完成的一些或全部信号处理可以在摄象头50内实现。例如，可以使处理电路象集成电路式图象阵列传感器一样制作在同一个电路芯片上来做到。于是，电路芯片上的处理电路可以安排成使传感器来的图象输出的数据按数字形式格式化，并将格式化的数据转换成标准的视频形式，然后能直接输入到视频显示单元和/或记录装置上，或者存储到外部的存储器中以便将来使用。另一种方法，芯片上的处理电路可以安排成将传感器来的图象数据输出转换成一种特定的数据格式，格式化的数据然后从摄象头50输出到另外的外部信号处理电路中，该处理电路被编程，或安排成对格式化数据进行解释，从中产生出标准的视频信号(例如按以三个通道R、G、B的形式)，以便象以前一样地供使用。
另外值得一提的是，本发明适合于多光谱传感器，其中将一些象素处理得能检知不可见辐射，例如，红外辐射。于是，所述的多个通道中至少一个可以用于红外或其它不可见辐射，从而传感单元的某一些由此可以个别用于检知红外或其它不可见辐射。
在一个实施例中，传感单元阵列显示出包括滤色器的矩阵图案，该矩阵图案对应于不同的辐射波长，以便能在实质上激励相应的传感单元，使得对应于所述多个通道中各别的通道，可在特定的波长上或者在特定的波长段内检知它们的辐射。另一种方法，各个传感单元上可以有对不同辐射波长作出响应的检知表面。
从文字描述可知，本发明的许多特征和优点是显而易见的，因而在所附的权利要求中将包罗本发明的所有这些特征和优点。此外，由于对本技术领域内的普通技术人员而言很容易作出无数的修改和变更，所以本发明并不仅限于图例的和描述的那些确切结构和运用。因此，如果落入本发明的范围，所有合适的修改及等效行为都将被诉诸为是落入本发明的范围内。
权利要求
1.一种成象装置，包括一个象素传感器阵列，诸象素传感器安排成行和列；一个可实现错位子采样模式的时序控制器，当置于错位子采样模式时，时序控制器能够读出象素传感器的子样本，从而读出第一和第二象素传感器读出子集，第一读出子集来自第一集合行，第二读出子集来自第二集合行；第一和第二集合行是交隔的，并且这样错位地读出象素即对于一对相邻的行，在同一列内，第一读出子集中有象素读出时，使不会在第二读出子集中有象素读出。
2.如权利要求1中的成象装置，其中，时序控制器采用随机访问寻址和读出每个被读的象素传感器。
3.如权利要求1中的成象装置，其中，象素传感器对应于多个彩色通道。
4.如权利要求3中的成象装置，其中，第一读出子集对应于多个彩色通道中的第一彩色通道子集，第二读出子集对应于多个彩色通道中的第二彩色通道子集。
5.如权利要求4中的成象装置，其中，第一彩色通道子集是红和绿的，而第二彩色通道子集是绿和蓝的。
6.如权利要求1中的成象装置，其中，第三集合行与第一和第二集合行交隔，又其中，当处于错位模式时没有象素从第三集合行读出。
7.如权利要求1中的成象装置，其中，从第二集合行中有第三读出子集，以及时序控制器有非错位子采样模式，当置于非错位子采样模式时，时序控制器使得象素传感器被读出，这里，在读出象素不错位的情况下这样地读出第一和第三象素传感器的读出子集，即对于一对相邻的行，在同一列第一读出子集中有象素读出时，在第三读出子集中也有象素读出。
8.如权利要求1中的成象装置，其中，时序控制器有非子采样模式，当置于非子采样模式时，时序控制器使得所有象素传感器被读出。
9.如权利要求1中的成象装置，包括一个信号处理器，用以处理来自被读出象素传感器的信号。
10.如权利要求9中的成象装置，包括一个显示器，以显示基于被读出象素传感器来的信号的图象。
11.如权利要求9中的成象装置，包括一个记录装置，以记录基于被读传感器来的信号的图象。
12.一种成象方法，包括将时序控制器置于错位子采样模式，时序控制器用于象素传感器阵列，象素传感器安排成行和列；当置于错位子采样模式时，时序控制器使得象素传感器的子样本被读出，这里，读出第一和第二象素传感器读出子集，第一读出子集来自第一集合行；第二读出子集来自第二集合行；第一和第二集合行是交隔的，并且这样地错位读出象素，即对于一对相邻的行，在同一列内，第一读出子集中有象素读出时，便不会在第二读出子集中有象素读出。
13.如权利要求12中的成象方法，其中，时序控制器采用随机访问寻址和读出每个被读出的象素传感器。
14.如权利要求12中的成象方法，其中，象素传感器对应于多个彩色通道。
15.如权利要求14中的成象方法，其中，第一读出子集对应于多个彩色通道中的第一彩色通道子集，第二读出子集对应于多个彩色通道中的第二彩色通道子集。
16.如权利要求15中的成象方法，其中，第一彩色通道子集是红和绿的而第二彩色通道子集是绿和蓝的。
17.如权利要求12中的成象方法，其中，第三集合行与第一和第二集合行交隔，又其中，当处于错位模式时没有象素从第三集合行读出。
18.如权利要求12中的成象方法，其中，从第二集合行中有第三读出子集，以及时序控制器有非错位子采样模式，当置于非错位子采样模式时，时序控制器使得象素传感器被读出，这里，在读出象素不错位的情况下这样地读出第一和第三象素传感器的读出子集，即对于一对相邻的行，在同一列内第一读出子集中有象素读出时在第三读出子集中也有象素读出。
19.如权利要求12中的成象方法，其中，时序控制器有非子采样模式，当置于非子采样模式时，时序控制器使得所有象素传感器被读出。
全文摘要
描述了一种图象传感器子采样技术,该技术可提供快速成象的同时具有改善的图象空间分辨率。在错位子采样模式中,成象阵列的采样图案逐行地左右移动,以增加图象的水平采样频率。错位子采样减小了可被分辨的特征量度而且也减小了角度校准灵敏度。结果,可以记录到的、在需要的图象质量和检出时间阈值内的图象范围和特征量度增加了。一个实施例中,错位子采样是通过对被采样的每一行采样相同数量的象素来实现的,在采样时图案不移动,并且以相同的速率完成采样。值得注意的是,使图案错位的方案通过设定一个可编程寄存器的比特可以启用或不启用。错位子采样技术可以应用于单色成光象列。另一种情况,错位子采样可以应用于彩色成象阵列,例如,具有Bayer图案的阵列。
文档编号H04N3/15GK1342020SQ0112309
公开日2002年3月27日 申请日期2001年7月24日 优先权日2000年7月24日
发明者D·B·梅多斯 申请人:安捷伦科技有限公司