专利名称：数字残留边带发送系统的制作方法
技术领域：
本发明涉及一种数字发送系统，更为具体地说，涉及一种残留边带(vestigial sideband，VSB)调制发送系统，它包含一个TCM(Trellis-CodedModulation，格栅编码调制)编码器和一个附加的1/2比率卷积编码器，当连接到所述系统中的TCM编码器时，这一卷积编码器有着极佳的状态转换性能。
背景技术：
TCM编码的8-VSB调制发送系统已经在1995年被选定为美国数字地面电视广播的标准，涉及该系统的实际广播也已经在1998年下半年开始。
通常，数字通信系统执行纠错处理过程，以校正在通信信道产生的差错。由于纠错编码处理过程产生了加入到信息比特的附加冗余比特，因此这种纠错编码处理使得发送数据的总量增加了。因此，当使用一种等同调制技术时，通常所需的带宽也增加了。格栅编码调制(TCM)复合了多级的调制和编码，以获得编码增益，而不增加带宽。也可以通过应用格栅编码调制(TCM)技术获得改善的信噪比。
图1A和1B图解了一种用在典型的ATSC 8-VSB系统中的典型的TCM编码器和相应的由TCM编码器使用的集合划分(set partitions)。参照图1A，经过格栅编码调制后，一个输入的比特d0被输出为c1和c0，接着一个子集在(-7，1)，(-5，3)，(-3，5)和(-1，7)中被选定。此后，一个输入比特d1在选定的子集中选择一个信号。换句话说，当D1和D0被输入时，八个信号(-7，-5，-3，-1，1，3，5，7)中的一个被TCM编码器所产生的c2、c1和c0选定。d1和d0分别被称之为未编码比特和已编码比特。
图1B图解了在ATSC 8-VSB系统中使用的TCM编码器所使用的集合划分。八个信号等级被分为四个子集，每个包括两个信号等级。每个子集分配两个信号，使得每个子集中的信号等级如图1B所示尽可能彼此远离。
发明内容
因此，本发明的目的是提供一种VSB发送系统和一种用于在VSB发送系统中对输入信号进行编码的方法，能够从实质上消除一个或更多的由于相关技术的局限性和缺陷所带来的问题。
本发明的一个目的就是提供一种VSB发送系统，它即使在一个比较低的信噪比下也能可靠地发送数据，也能够在将一个1/2比率卷积编码器用作系统中的附加纠错编码器连接到TCM编码器时，表现出最优的状态转换性能。
本发明的另一个目的是提供一种在VSB调制发送系统中对输入信号进行编码的方法，使得数据发送器在一个较低的信噪比下获得更为可靠的数据发送，并使之有1/2卷积编码器的最优状态转换性能，1/2卷积编码器被连接到TCM编码器中，用于校正系统中的差错。
本发明的附加的优点、目的和特性的一部分将会在以下的描述中变得更为明了，对于那些本领域有着常规技能的人来说，一部分将在检验以下的说明的过程中，或在应用本发明中变得更为明了。本发明的目的和其它的优点可通过这样一种具体结构来获得和达到，这种具体结构具体描述在本说明书和权利要求书以及附图中。
为了达到这些目的和其它的优点，按照本发明的目的，就象本文所体现和概括描述的，提供了一种残留边带调制(VSB)发送系统，该系统包括一个卷积编码器，用于对输入信号进行编码；一个格栅编码调制(TCM)编码器，用于对卷积编码的输入信号进行编码；以及一个信号变换器(mapper)，用于变换格栅编码的输入信号，以生成相应的输出信号。
按照本发明的另一个方面，提供了一种残留边带调制(VSB)发送系统，该系统包括一个1/2比率卷积编码器，用于对输入信号进行编码，以生成第一和第二输出信号；一个2/3比率格栅编码调制(TCM)编码器，用于对所述第一和第二输出信号进行编码，以生成第三、第四和第五输出信号；和一个信号变换器，用于变换所述第三、第四和第五输出信号。
在本发明的这一方案中，有三种不同类型的1/2比率卷积编码器可被使用。第一种类型包括多个乘法器，每个第i个乘法器以常数ki乘以所述输入信号，从而生成第i个乘法器值；多个存储器，第一存储器存储所述先前的第二输出值作为第一存储器值，并且，每个第i+1个存储器存储通过将存储在第i个存储器中的第i个存储器值与所述第i个乘法器值相加而获得的第i+1个存储器值；多个加法器，每个第i个加法器对所述第i个存储器值和所述第i个乘法器值进行相加，其中i＝1，2，3，…，n，并且，存储在第n+1个存储器中的第n+1个存储器值就是所述第二输出信号。
第二种类型的1/2比率卷积编码器包括一个第一存储器，用于存储所述第一输入信号作为第一存储器值；一个第二存储器，用于存储所述第一存储器值作为第二存储器值；一个第一加法器，用于将所述输入信号和所述第二存储器值相加，以生成所述第一输出信号；一个第二加法器，用于将所述输入信号和所述第一和第二存储器值相加，以生成所述第二输出值。
最后，第三种1/2比率卷积编码器包括一个第一存储器，用于存储所述先前的第二输出值作为第一存储器值；一个加法器，用于将所述输入信号和所述第一存储器值相加；一个第二存储器，用于存储来自所述加法器的结果，作为第二存储器值，所述第二存储器值就是所述第二输出信号。
按照本发明的另一个方面，提供了一种在残留边带调制(VSB)发送系统中对输入信号进行编码的方法，该方法包括步骤由卷积编码器对所述输入信号进行编码；由TCM编码器对经过所述卷积编码的输入信号进行编码；通过变换所述格式编码的输入信号而生成最终输出信号。
按照本发明的另一个方面，提供了一种在残留边带调制(VSB)发送系统中对输入信号进行编码的方法，该方法包括下列步骤通过使用1/2比率卷积编码器对所述输入信号进行编码，生成第一和第二输出信号；通过使用2/3比率TCM编码器对所述第一和第二输出信号进行编码，生成第三、第四和第五输出信号；通过变换所述第三、第四和第五输出信号，生成最终的输出信号。
在上面描述的本发明的最后一个方面中，所述第二输出信号可以用三种不同类型的方法来生成。第一种生成所述第二输出信号的方法包括下列步骤用常数ki乘以所述输入信号，以生成第i个乘法器值，其中i＝1，2，3…n；存储所述先前的第二输出值作为第一存储器值；以及，存储通过将第i个存储器值和所述第i个乘法器值相加而获得的第i+1个存储器值，其中i＝1，2，3…n，并且，其中所述第二输出信号就是第n+1个存储器值。
第二种生成所述第二输出信号的方法包括下列步骤存储所述输入信号作为第一存储器值；存储所述第一存储器值作为第二存储器值；通过将所述输入信号和所述第二存储器值相加而生成所述第一输出信号；通过将所述输入信号和所述第一和第二存储器值相加而生成第二输出信号。
最后，第三种生成所述第二输出信号的方法包括下列步骤存储所述先前的第二输出值作为第一存储器值；将所述输入信号和所述第一存储器值相加；存储相加步骤的结果值作为第二存储器值；将该第二存储器值作为所述第二输出信号输出。
很容易理解，对本发明此前的一般说明和此后的详细说明都是示范性和说明性的，其目的是为权利要求书所要求保护的发明提供进一步的说明。
图7B图示了从图5B所示的1/2比率卷积编码器生成的一组输出信号的欧几里德距离；和图8图示了当图5A和图5B所示的1/2比率卷积编码器被使用时，ATSC8-VSB发送系统的性能。
具体实施例方式
下面将参照本发明的优选实施例详细描述本发明，其实例在附图中示出。
图2图示了一种按照本发明的VSB发送系统，在其中一个纠错编码器被连接到2/3比率TCM编码器。通过附加一个附加的纠错编码器到VSB系统中的2/3比率TCM编码器，就有可能即使在比传统的ATSC TCM编码的8-VSB系统更低的信噪比下也获得可靠的数据发送。在本发明中，一个1/2比率卷积编码器被用作附加的纠错编码器。另外，一个位于纠错编码器和2/3比率TCM编码器之间的多路复用器将从每个纠错编码器和ATSC编码器接收到的数据分类，并输入各个数据到TCM编码器。附加的经过纠错的数据将会被ATSC接收器当做错误并被忽略掉。
图3A和3B图示了一种用作图2所示的附加纠错编码器的1/2比率编码器。按照图3A，一个输入比特u在1/2比率编码器中被处理，以生成两个输出比特d1和d0，这些比特被输入到2/3比率TCM编码器。在图3B中，每个2/3和1/3比率编码器被连接到一个2/3比率TCM编码器。由于未编码的比特u1的比特错误率低于已编码的比特u0的比特错误率，具有较高码率的编码器被用于u1，另一个编码器被用于u0。这将补偿输入比特u0和u1之间的差异。另外，2/3和1/3比率编码器可以被看作是1/2比率编码器，因为它有三个输入比特和6个输出比特。因此，具有不同码率组合的编码器能够减少整个系统的比特错误率。结果，附加的编码器可以分别是1/2比率编码器和如图3A和3B所示的2/3比率编码器和1/3比率编码器的复合这两者中的一种。通过增加附加的编码器，系统的性能可以得到增强，这一点将在本部分的后面展示。考虑到TCM编码器的信号变换，纠错编码器必须设计成当连接到TCM编码器时，它有最优的状态转换性能。
图4图示了按照本发明的连接到VSB发送系统中的2/3比率TCM编码器中的第一种类型的1/2比率卷积编码器。1/2比率卷积编码器接收一个输入比特u，并通过旁路u生成第一输出比特d1。第二个输出比特d0是第N+1个存储器值mi+1。1/2比率卷积编码器包括N个乘法器、N个加法器、及N+1个存储器。第一个存储器m1存储先前的第二输出值，第一个乘法器g1以第一个常数k1乘以输入比特u，并且，第一个加法器对g1和m1的输出进行相加。类似地，每个第i+1个存储器mi+1存储第i个加法器的输出，第i个乘法器gi以第i个常数ki乘以输入比特u，并且，第i个加法器相加对gi和mi的输出进行相加(其中，i＝2，3，…，N)。最后，第n+1个存储器mi+1存储第N个加法器的输出。接着，在mi+1中存储的值被输出作为第二输出比特(电流)。另外，该第二输出比特(电流)被反馈到第一个存储器m1，以用来计算下一个第二输出值。N可以大于或等于2，可以按人们设计系统的意图而定。如图4所示，1/2比率卷积编码器接收u并输出d0和d1。然后，d0和d1变为TCM编码器的输出比特c1和c0。因此，当d1d0＝00时，c2c1＝00，并且相应的8VSB符号按照c0的值变为7(c2c1c0＝000)或-5(c2c1c0＝001)。c0等于存储在第二存储器s1中的值，并且是通过相加s0和d0获得的，其中s0是存储在第一存储器中的值。对于d1d0＝01，10，11来说，8VSB符号分别为(-3，-1)，(1，3)和(5，7)。
图5A图示了一个按照本发明的用在VSB系统中的非系统化1/2比率卷积编码器及其相应的状态转换图表。这种类型的编码器经常被使用，因为它具有长空隙(long free-distance)特性。在图5A所示的状态转换图表中，从t＝k的状态Sk变换到t＝k+1的状态Sk+1表示为一个分支，在每一分支上面指示的值对应于这一分支的输出。当将具有0平均数和方差σ2的信号z发送使之通过一个AWGN信道时，接收信号r的概率使用下面的等式来获得 其中z代表一个分支输出。分支尺度(branch metric)是当分支输出z被从编码器中送出时接收r的概率度量。它是r和z之间的欧几里德距离，并且可以利用以下的等式获得分支尺度∝Log(p(r/z))＝|r-z|2[等式2]对应于包含S0，S1，S2…，Sk的路径的尺度可以通过以下等式计算 路径尺度是包含在路径中的各分支的分支尺度的累积值，代表这一路径的概率。
如图5A中的状态转换图表所示，从每一Sk分出两个分支，两个分支被合并到每一个Sk+1。一个对卷积码解码的维特比(viterbi)解码器首先计算合并到每一状态的两条路径的路径尺度，并选择具有较低路径尺度的路径。用这一技术选定的路径尺度代表从初始状态(t＝0)到每个Sk的路径的最低的路径尺度。
当在合并为一个状态的两条路径中选择一条路径时，随着两条路径之间的路径尺度之间的差异变大，路径选择的可能性会提高。由于路径尺度代表的是包含在一条路径中的各分支的尺度的总和，因此期望在分支尺度之间有最大的差异，以使编码器的性能最大化。
图5A所示的1/2比率卷积编码器包括第一存储器，用以存储输入比特u作为第一存储器值s0；第二存储器，用以存储s0作为第二存储器值s1；第一加法器，用来相加u和s1；及第二加法器，用来相加u、s0和s1。来自第一和第二加法器的输出成为第一输出比特d1和第二输出比特d0。
图5B图示了一种用在VSB发射系统中的系统化卷积编码器及其相应的状态转换图表。第一输出比特d1是通过旁路输入比特u生成的，第二输出比特d0是通过相加和延迟u生成的。系统化1/2比率卷积编码器包括第一存储器，用来存储先前的第二输出比特值作为第一存储器值s0；加法器，用来相加输入比特u和s0；第二存储器，用来存储加法器的输出作为第二存储器值s1，并输出s1作为第二输出比特d0。
按照图5A，从t＝k状态分出或并入t＝k+1状态的分支输出的组合是(00，11)或(01，10)。按照格栅编码调制的基本法则，在组合的分支尺度之间的差异越大，编码器的性能越好。分支尺度之间的更大的差异意味着相应的欧几里德距离更大。(00，11)的欧几里德距离比(01，10)的欧几里德距离大。当输出01或10时，差错常在路径选择过程中发生。因此，最好是有着(00，10)和(01，11)的分支输出组合，以使分支尺度之间的差异更大些。这种情况示于图5B中。因此，图5B的卷积编码器具有比图5A的卷积编码器更好的编码性能。
图6图示了一种根据本发明的VSB发送系统的VSB接收系统。
图7A和图7B图示了分别对应于由图5A和图5B所示的编码器生成的输出组合的欧几里德距离。如这两幅图所示的，(00，10)和(01，11)的欧几里德距离比(01，10)的欧几里德距离大得多。因此，图5B的卷积编码器在被连接到VSB发送系统的2/3比率TCM编码器时，有着更好的性能。
图8图示了当图5A和图5B所示的每一个卷积编码器被应用在系统中时，ATSC 8-VSB发送系统的性能。对一个1e-3的比特错误率来说，当在VSB系统中使用图5A和图5B所示的卷积编码器作为附加的纠错编码器时，信噪比可减少2dB到4dB。因此，比特错误率可以通过使用1/2比率卷积编码器作为TCM编码器的外部编码器来减少，而且图5B所示的编码器有着更好的比特错误率减少特性。
总之，按照本发明，在VSB发送系统中，数据可以通过将一个1/2比率卷积编码器连接到TCM编码器而在一个较低的信噪比下被发送。
上述实施例只用来作为示例，它们不构成对本发明的限制。本发明介绍的技术很容易用于其它类型的设备。我们对本发明的描述尽可能做到直观易理解，并非对权利要求的范围进行限制。各种可供选择的方案、修改及变化对本领域技术人员来说，是显而易见的。
权利要求
1.一种残留边带(VSB)调制发送系统，包括一个卷积编码器，用于对输入信号进行编码；一个格栅编码调制(TCM)编码器，用于对所述卷积编码的输入信号进行编码；及一个信号变换器，用于变换所述格栅编码的输入信号，以生成相应的输出信号。
2.一种残留边带(VSB)调制发送系统，包括一个1/2比率卷积编码器，用于对输入信号进行编码，以生成第一和第二输出信号；一个2/3比率格栅编码调制(TCM)编码器，用于对所述第一和第二输出信号进行编码，以生成第三、第四和第五输出信号；和一个信号变换器，用于变换所述第三、第四和第五输出信号。
3.如权利要求2所述的残留边带(VSB)调制发送系统，其中，所述第一输出是通过旁路所述输入信号而生成的，所述第二输出信号是基于所述输入信号和先前通过所述1/2比率卷积编码器生成的先前的第二输出值而生成的。
4.如权利要求3所述的残留边带(VSB)调制发送系统，其中，所述1/2比率卷积编码器包括多个乘法器，每个第i个乘法器以常数ki乘以所述输入信号，从而生成第i个乘法器值；多个存储器，第一存储器存储所述先前的第二输出值作为第一存储器值，并且，每个第i+1个存储器存储通过将存储在第i个存储器中的第i个存储器值与所述第i个乘法器值相加而获得的第i+1个存储器值；多个加法器，每个第i个加法器对所述第i个存储器值和所述第i个乘法器值进行相加，其中i＝1，2，3，…，n，并且，存储在第n+1个存储器中的第n+1个存储器值就是所述第二输出信号。
5.如权利要求2所述的残留边带(VSB)调制发送系统，其中，所述1/2比率卷积编码器包括一个第一存储器，用于存储所述第一输入信号作为第一存储器值；一个第二存储器，用于存储所述第一存储器值作为第二存储器值；一个第一加法器，用于将所述输入信号和所述第二存储器值相加，以生成所述第一输出信号；一个第二加法器，用于将所述输入信号和所述第一和第二存储器值相加，以生成所述第二输出值。
6.如权利要求3所述的残留边带(VSB)调制发送系统，其中所述1/2比率卷积编码器包括一个第一存储器，用于存储所述先前的第二输出值作为第一存储器值；一个加法器，用于将所述输入信号和所述第一存储器值相加；一个第二存储器，用于存储来自所述加法器的结果，作为第二存储器值，所述第二存储器值就是所述第二输出信号。
7.一种用于在残留边带(VSB)调制发送系统中对输入信号进行编码的方法，该系统具有一个卷积编码器和一个格栅编码调制(TCM)编码器，所述方法包括以下步骤由所述卷积编码器对所述输入信号进行编码；由所述TCM编码器对经过所述卷积编码的输入信号进行编码；通过变换所述格式编码的输入信号而生成最终输出信号。
8.一种用于在残留边带(VSB)调制发送系统中对输入信号进行编码的方法，该系统具有一个1/2比率卷积编码器和一个2/3比率格栅编码调制编码器，所述方法包括以下步骤通过使用所述1/2比率卷积编码器对所述输入信号进行编码，生成第一和第二输出信号；通过使用所述2/3比率TCM编码器对所述第一和第二输出信号进行编码，生成第三、第四和第五输出信号；通过变换所述第三、第四和第五输出信号，生成最终的输出信号。
9.如权利要求8所述的方法，其中，所述第一输出是通过旁路所述输入信号而生成的，所述第二输出信号是基于所述输入信号和先前通过所述1/2比率卷积编码器生成的先前的第二输出值而生成的。
10.如权利要求9所述的方法，其中所述第二输出信号是通过以下步骤生成的用常数ki乘以所述输入信号，以生成第i个乘法器值，其中i＝1，2，3…n；存储所述先前的第二输出值作为第一存储器值；和存储通过将第i个存储器值和所述第i个乘法器值相加而获得的第i+1个存储器值，其中i＝1，2，3…n，并且，其中所述第二输出信号就是所获得的第n+1个存储器值。
11.如权利要求8所述的方法，其中所述第一和第二输出信号是通过以下步骤生成的存储所述输入信号作为第一存储器值；存储所述第一存储器值作为第二存储器值；通过将所述输入信号和所述第二存储器值相加而生成所述第一输出信号；和通过将所述输入信号和所述第一和第二存储器值相加而生成第二输出信号。
12.如权利要求9所述的方法，其中所述第二输出信号是通过以下步骤生成的存储所述先前的第二输出值作为第一存储器值；将所述输入信号和所述第一存储器值相加；和通过从所述相加步骤获得一个结果生成所述第二输出信号。
全文摘要
公开了一种残留边带(VSB)调制发送系统和一种用于在本系统中对输入信号进行编码的方法。按照本发明,所述VSB发送系统包括:一个卷积编码器,用于对输入信号进行编码;一个格栅编码调制(TCM)编码器,用于对所述卷积编码的输入信号进行编码;及一个信号变换器,用于变换所述格栅编码的输入信号,以生成相应的输出信号。本发明采用了几种不同类型的卷积编码器,试验的结果表明了包含每种编码器的VSB系统的性能,它表明,当在一个VSB系统中使用卷积码编码器作为纠错编码器时,即使在比较低的输入信号与噪声的比率下也可以获得可靠的数据发送。
文档编号H04L27/02GK1349335SQ0113796
公开日2002年5月15日 申请日期2001年10月2日 优先权日2000年10月2日
发明者崔仁焕, 具永谋, 姜景远, 郭国渊 申请人:Lg电子株式会社