专利名称：时分复用可编程复接装置的制作方法
技术领域：
本发明是一种用于多路数据信号复接的装置，尤其是用于提升系统数据传输速率的时分复用可编程复接装置。
(二)技术背景目前，时分复用系统通过对多路数据信号进行复接而获得一路高速信号，达到提升系统数据传输速率的目的。国际传输标准-同步数字体系(SDH)中，数据速率分为STM-1，STM-4，STM-16，STM-64的等级。各数据传输速率等级之间的提升是通过将4路数据进行复接实现。美国的同步光网络标准(SONET)定义的数据传输等级OC-3，OC-12，OC-48，OC-192的速率分别和STM-1、STM-4、STM-16、STM-64相一致，且也是通过4路数据到1路的复接实现传输速率的提升。但数据传输速率从等级OC-1到等级OC-3的变换是通过将3路数据复接到1路来实现的。在千兆以太网及万兆以太网系统中，经过8B/10B编码的10路数据需要进行复接产生1路高速信号，因此可以通过先将两组5路信号复接，再进行2路信号复接来实现。综上所述，在时分复用系统中需要2路、3路、4路或5路到1路的复接及其组合。但在至今为止的系统中，以上复接功能不能由相同的复接方法和装置实现，而要针对不同的复接模式，采用不同的复接方法和装置。这增加了系统设计及实现的复杂度，同时不利于大规模集成。
(三)技术内容技术问题本发明提供一种扩展性好的用于提升系统数据传输速率的时分复用可编程复接装置，它能够根据对编程端的设置，实现N路数据至1路数据的复接，N取值为2、3、4或5。
技术方案一种用于提升系统数据传输速率的时分复用可编程复接装置，包括5级串联复接单元和可编程分频器，可编程分频器的时钟输出端连接于5级串联复接单元的数据采样控制端，该可编程分频器是分频比为N且分频时钟的占空比为1∶(N-1)，N为2、3、4或5的可编程分频器，在可编程分频器上设有第1编程控制端和第2编程控制端，可编程分频器的时钟输入端与5级串联复接单元的时钟输入端相连接。
有益效果①本发明利用可编程分频器实现可选择的5∶1、4∶1、3∶1、2∶1的多模式复接。本发明的两位编程输入端根据不同的应用背景，可设置为11、10、01、00四种状态，由其控制的时钟分频器发生状态跳转，产生出四种占空比为1∶(N-1)即1∶4、1∶3、1∶2、1∶1的N分频时钟(N取2，3，4或5)控制数据采样时间和数据移位时间的比例，由此通过编程设置实现了5∶1、4∶1、3∶1、2∶1的四种不同的复接模式。N路数据信号(N为2、3、4或5)通过5级串联复接单元输入到可编程复接器，且工作在同步状态，并由占空比为1∶1的移位时钟和由该时钟编程分频得到的占空比为1∶(N-1)的时钟控制N路数据采样和时钟同步。在分频时钟的高电平状态，通过数据选择器对数据进行采样，继而在分频时钟低电平状态，采样得到的数据通过移位时钟在5级串联复接单元中同步移位生成高速复接数据。②本发明能够提高扩展的灵活性。以本发明为基本单元，采用级联的方式扩展复接模式，就可以实现除了大于6的质数及该质数整数倍复接模式之外的多路复接，从而实现灵活运用。③由于本发明扩展时的同一级可编程复接器的编程端设置相同，同时扩展时的闲置数据输入端无需进行特殊处理，从而使本发明易于扩展。所以本发明具有良好的扩展性能。
图1是本发明的框图。
图2是本发明的第一实施例的电路图。
图3是本发明的第二实施例的电路图。
图4是本发明的第三实施例的电路图。
(五)实施方案实施例1本发明是一种用于提升系统数据传输速率的时分复用可编程复接装置，包括5级串联复接单元1和可编程分频器2，可编程分频器2的时钟输出端27连接于5级串联复接单元1的数据采样控制端，该可编程分频器2是分频比为N且分频时钟的占空比为1∶(N-1)，N为2、3、4或5的可编程分频器，在可编程分频器2上设有第1编程控制端25和第2编程控制端26，可编程分频器2的时钟输入端与5级串联复接单元1的时钟输入端相连接；可编程分频器2由第1寄存器21、第2寄存器22、第3寄存器23、第1与非门221、第2与非门222、前级与门231、后级与门232及异或门241组成，第1寄存器21、第2寄存器22及第3寄存器23的时钟输入端相连接并作为可编程分频器2的时钟输入端，第1与非门221的输入端之一为第1编程控制端25，第2与非门222的输入端之一为第2编程控制端26，第1及第2与非门221、222的输出端分别连接于前级与门231的两个输入端，前级与门231的输出端连接于第1寄存器21的数据输入端，第1寄存器21的数据输出端连接于异或门241的一个输入端和后级与门232的一个输入端且连接于第2与非门222的另一个输入端，异或门241的输出端连接于第2寄存器22的数据输入端，第2寄存器22的数据输出端连接于后级与门232的另一个输入端并反馈至异或门241的另一个输入端，后级与门232的输出端连接于第3寄存器23的数据输入端，第3寄存器23的数据输出端作为可编程分频器2的时钟输出端27，且该输出端连接于第1与非门221的另一输入端；上述5级串联复接单元1由4个同步寄存器111、112、113和114及4个数据选择器121、122、123和124组成，4个同步寄存器和4个数据选择器构成串行结构，位于最前一级的同步寄存器的输入端及4个数据选择器各自的另一个输入端作为5级串联复接单元1的5路数据输入端，4个数据选择器的数据选择控制端相连作为5级串联复接单元1的数据采样控制端，4个同步寄存器的时钟输入端相连作为5级串联复接单元1的时钟输入端。
实施例2本发明是一种用于提升系统数据传输速率的时分复用可编程复接装置，包括5级串联复接单元1和可编程分频器2，可编程分频器2的时钟输出端27连接于5级串联复接单元1的数据采样控制端，该可编程分频器2是分频比为N且分频时钟的占空比为1∶(N-1)，N为2、3、4或5的可编程分频器，在可编程分频器2上设有第1编程控制端25和第2编程控制端26，可编程分频器2的时钟输入端与5级串联复接单元1的时钟输入端相连接；可编程分频器2由第1寄存器21、第2寄存器22、第3寄存器23、第1与门321、第2与门322、前级或非门331、3个非门351、352和353、异或门341和后级或非门332组成，第1寄存器21、第2寄存器22及第3寄存器23的时钟输入端相连并作为可编程分频器2的时钟输入端，第1与门321的一个输入端及第2与门322的一个输入端分别作为第1编程控制端25和第2编程控制端26，第1与门321的输出端和第2与门322的输出端分别连接于前级或非门331的两个输入端，前级或非门331的输出端连接于第1寄存器21的数据输入端，第1寄存器21的数据输出端反馈至第2与门322的另一个输入端，同时连接于非门351的输入端和另一非门352的输入端，非门351的输出端连接于异或门341的一个输入端，另一非门352的输出端连接于后级或非门332的一个输入端，异或门341的输出端连接于第2寄存器22的数据输入端，第2寄存器22的数据输出信号经第三非门353后分别连接于后级或非门332的另一输入端和反馈至异或门341的另一输入端，或非门332的输出端连接于第3寄存器23的数据输入端，第3寄存器23的数据输出端作为可编程分频器2的时钟输出端27，且该输出信号反馈至第1与门321的另一输入端；上述5级串联复接单元1由4个同步寄存器111、112、113和114及4个数据选择器121、122、123和124组成，4个同步寄存器和4个数据选择器构成串行结构，位于最前一级的同步寄存器的输入端及4个数据选择器各自的另一个输入端作为5级串联复接单元1的5路数据输入端，4个数据选择器的数据选择控制端相连作为5级串联复接单元1的数据采样控制端，4个同步寄存器的时钟输入端相连作为5级串联复接单元1的时钟输入端。
实施例3本发明是一种用于提升系统数据传输速率的时分复用可编程复接装置，包括5级串联复接单元1和可编程分频器2，可编程分频器2的时钟输出端27连接于5级串联复接单元1的数据采样控制端，该可编程分频器2是分频比为N且分频时钟的占空比为1∶(N-1)，N为2、3、4或5的可编程分频器，在可编程分频器2上设有第1编程控制端25和第2编程控制端26，可编程分频器2的时钟输入端与5级串联复接单元1的时钟输入端相连接；可编程分频器2由第1寄存器21、第2寄存器22、第3寄存器23、第1与门421、第2与门422、或非门431、异或门441和第3与门423组成，第1寄存器21、第2寄存器22及第3寄存器23的时钟输入端相连接并作为可编程分频器2的时钟输入端，第1与门421的一个输入端和第2与门422的一个输入端分别作为第1编程端25和第2编程端26，第1与门421的输出信号和第2与门422的输出信号连接于或非门431的两个输入端，或非门431的输出端连接于第1寄存器21的数据输入端，第1寄存器21的数据输出端连接于异或门441的一个输入端且反馈至第2与门422的另一个输入端，同时还连接于第3与门423的一个输入端，异或门441的输出端连接于第2寄存器22的数据输入端，第2寄存器22的数据输出端连接于第3与门423的另一个输入端且反馈至异或门441的另一个输入端，第3与门423的输出端连接于第3寄存器23的数据输入端，第3寄存器23的数据输出信号反馈至第1与门421的另一个输入端且该输出信号作为可编程分频器2的时钟输出信号；上述5级串联复接单元1由4个同步寄存器111、112、113和114及4个数据选择器121、122、123和124组成，4个同步寄存器和4个数据选择器构成串行结构，位于最前一级的同步寄存器的输入端及4个数据选择器各自的另一个输入端作为5级串联复接单元1的5路数据输入端，4个数据选择器的数据选择控制端相连作为5级串联复接单元1的数据采样控制端，4个同步寄存器的时钟输入端相连作为5级串联复接单元1的时钟输入端。
上述可编程分频器的本质是通过有限状态机来实现可编程分频功能的。本发明可以由集成电路制造工艺实现。
权利要求
1.一种用于提升系统数据传输速率的时分复用可编程复接装置，包括5级串联复接单元(1)和可编程分频器(2)，其特征在于可编程分频器(2)的时钟输出端(27)连接于5级串联复接单元(1)的数据采样控制端，该可编程分频器(2)是分频比为N且分频时钟的占空比为1∶(N-1)，N为2、3、4或5的可编程分频器，在可编程分频器(2)上设有第1编程控制端(25)和第2编程控制端(26)，可编程分频器(2)的时钟输入端与5级串联复接单元(1)的时钟输入端相连接。
2.根据权利要求1所述的时分复用可编程复接装置，其特征在于可编程分频器(2)由第1寄存器(21)、第2寄存器(22)、第3寄存器(23)、第1与非门(221)、第2与非门(222)、前级与门(231)、后级与门(232)及异或门(241)组成，第1寄存器(21)、第2寄存器(22)及第3寄存器(23)的时钟输入端相连接并作为可编程分频器(2)的时钟输入端，第1与非门(221)的输入端之一为第1编程控制端(25)，第2与非门(222)的输入端之一为第2编程控制端(26)，第1及第2与非门(221、222)的输出端分别连接于前级与门(231)的两个输入端，前级与门(231)的输出端连接于第1寄存器(21)的数据输入端，第1寄存器(21)的数据输出端连接于异或门(241)的一个输入端和后级与门(232)的一个输入端且连接于第2与非门(222)的另一个输入端，异或门(241)的输出端连接于第2寄存器(22)的数据输入端，第2寄存器(22)的数据输出端连接于后级与门(232)的另一个输入端并反馈至异或门(241)的另一个输入端，后级与门(232)的输出端连接于第3寄存器(23)的数据输入端，第3寄存器(23)的数据输出端作为可编程分频器(2)的时钟输出端(27)，且该输出端连接于第1与非门(221)的另一输入端。
3.根据权利要求1所述的时分复用可编程复接装置，其特征在于可编程分频器(2)由第1寄存器(21)、第2寄存器(22)、第3寄存器(23)、第1与门(321)、第2与门(322)、前级或非门(331)、3个非门(351、352和353)、异或门(341)和后级或非门(332)组成，第1寄存器(21)、第2寄存器(22)及第3寄存器(23)的时钟输入端相连并作为可编程分频器(2)的时钟输入端，第1与门(321)的一个输入端及第2与门(322)的一个输入端分别作为第1编程控制端(25)和第2编程控制端(26)，第1与门(321)的输出端和第2与门(322)的输出端分别连接于前级或非门(331)的两个输入端，前级或非门(331)的输出端连接于第1寄存器(21)的数据输入端，第1寄存器(21)的数据输出端反馈至第2与门(322)的另一个输入端，同时连接于非门(351)的输入端和另一非门(352)的输入端，非门(351)的输出端连接于异或门(341)的一个输入端，另一非门(352)的输出端连接于后级或非门(332)的一个输入端，异或门(341)的输出端连接于第2寄存器(22)的数据输入端，第2寄存器(22)的数据输出信号经第三非门(353)后分别连接于后级或非门(332)的另一输入端和反馈至异或门(341)的另一输入端，或非门(332)的输出端连接于第3寄存器(23)的数据输入端，第3寄存器(23)的数据输出端作为可编程分频器(2)的时钟输出端(27)，且该输出信号反馈至第1与门(321)的另一输入端。
4.根据权利要求1所述的时分复用可编程复接装置，其特征在于可编程分频器(2)由第1寄存器(21)、第2寄存器(22)、第3寄存器(23)、第1与门(421)、第2与门(422)、或非门(431)、异或门(441)和第3与门(423)组成，第1寄存器(21)、第2寄存器(22)及第3寄存器(23)的时钟输入端相连接并作为可编程分频器(2)的时钟输入端，第1与门(421)的一个输入端和第2与门(422)的一个输入端分别作为第1编程端(25)和第2编程端(26)，第1与门(421)的输出信号和第2与门(422)的输出信号连接于或非门(431)的两个输入端，或非门(431)的输出端连接于第1寄存器(21)的数据输入端，第1寄存器(21)的数据输出端连接于异或门(441)的一个输入端且反馈至第2与门(422)的另一个输入端，同时还连接于第3与门(423)的一个输入端，异或门(441)的输出端连接于第2寄存器(22)的数据输入端，第2寄存器(22)的数据输出端连接于第3与门(423)的另一个输入端且反馈至异或门(441)的另一个输入端，第3与门(423)的输出端连接于第3寄存器(23)的数据输入端，第3寄存器(23)的数据输出信号反馈至第1与门(421)的另一个输入端且该输出信号作为可编程分频器(2)的时钟输出信号。
全文摘要
本发明公开了一种用于提升系统数据传输速率的时分复用可编程复接装置，包括5级串联复接单元和可编程分频器，可编程分频器的时钟输出端连接于5级串联复接单元的数据采样控制端，该可编程分频器是分频比为N且分频时钟的占空比为1∶(N－1)，N为2、3、4或5的可编程分频器，在可编程分频器上设有第1编程控制端和第2编程控制端，可编程分频器的时钟输入端与5级串联复接单元的时钟输入端相连接。本发明具有结构简单，使用器件少，实现灵活，组合方便，用途广泛等优点，通过级联可实现除大于6的质数及该质数整倍数复级模式之外的所有复接模式。
文档编号H04J3/02GK1481093SQ0213821
公开日2004年3月10日 申请日期2002年9月3日 优先权日2002年9月3日
发明者王志功, 赵文虎 申请人:东南大学