专利名称：游戏视频处理盒的制作方法
技术领域：
本实用新型为一种游戏机的视频信号处理设备，它与具有VGA接口的电视机或者显示器连接后，提供视频信号数字化处理，提升帧率、隔行/逐行扫描转换、滤波降噪、图像增强等功能，提高画质，输出VGA格式图像信号，可在高质量的电视机和显示设备上观看节目。
背景技术：
目前，国际上与现有的普通电视机配套的普通游戏机输出的视频信号一般是标准电视信号(PAL制或NTSC制)，几乎都是隔行扫描，场频为50/60Hz。众所周知，普通场频的隔行扫描电视信号存在一些影响画面质量的因素，产生诸如高速动态图像拖尾、场闪烁、行间闪烁、爬行、边缘锯齿化等现象，致使画面质量不理想，特别是在近距离观看的情况下，难以令人满意。另外，普通游戏机不具备VGA输出接口，只能与电视机连接而不能与高质量的电脑显示器连接，使得动感游戏节目的视觉效果不理想。
实用新型技术内容游戏视频处理盒，包括输入接口、视频解码电路、数字视频处理电路、单片机控制电路、存储器电路、屏幕字符显示电路、字符叠加单元、VGA输出接口。视频解码电路分别与输入接口中的VIDOE输入接口、S-VIDOE输入接口以及数字视频处理电路、单片机控制电路相连接。数字视频处理电路分别与所述的输入接口中的VGA输入接口、视频解码电路、存储器电路、单片机控制电路、屏幕字符显示电路、字符叠加电路、VGA输出接口相连接。单片机控制电路分别与视频解码电路、数字视频处理电路、屏幕字符显示电路相连接。字符叠加电路分别与数字视频处理电路、屏幕字符显示电路、VGA输出接口相连接。
本实用新型的数字视频处理电路采用西安交通大学开元集团自行研制的高集成度单片式数字处理电视芯片VPP860。VPP860芯片应用了先进的视频处理算法和编码技术，具有制式识别、帧率提升、隔行/逐行扫描转换、视频降噪、运动补偿、边缘增强、清晰度改善、多画面显示，以及色度瞬态特性改善等功能。
本实用新型可对输入的视频信号进行帧率提升，使PAL制视频信号的帧率从50Hz的提升到75Hz，使NTSC制视频信号的帧率从60Hz提升到90Hz。帧率提升后，高速动态图像的闪烁情况大大改善。
本实用新型将输入的隔行扫描视频信号转换成逐行扫描信号。此功能使图像的场间闪烁、行间闪烁、爬行、边缘锯齿效应大为改观。
本实用新型将输入的信号转换成VGA格式的图像信号。此功能使用户可在高画质的电脑显示器或高质量的具有VGA接口的逐行扫描电视机上玩游戏节目的同时，观赏到清晰的游戏场景。
本实用新型对输入的视频信号进行滤波降噪、边缘增强、改善色度瞬态特性等处理，使图像轮廓清晰、画面干净、色彩鲜艳，增强画质。
本实用新型的VPP860芯片为单片式结构，采用I2C总线控制方式，直接输出标准格式的数字信号，大大简化了产品结构，降低了生产成本，提高了产品可靠性。
图1为本实用新型的电原理方框图；图2为本实用新型的视频解码电路电原理图；图3为本实用新型的数字视频处理电路电原理图；图4为本实用新型的存储器电路电原理图；图5为本实用新型的单片机控制电路电原理图；图6为本实用新型的屏幕字符显示电路电原理图；图7为本实用新型的字符叠加电路电原理图；图8为本实用新型的视频输入、输出接口电原理图。
具体实施方式
图1为本实用新型具体实施方式
的电原理方框图，包括VIDOE输入接口1、S-VIDOE输入接口2、VGA输入接口3、视频解码电路4、数字视频处理电路5、单片机控制电路6、存储器电路7、屏幕字符显示电路8、字符叠加电路9、VGA输出接口10。视频解码电路4分别与VIDOE输入接口1、S-VIDOE输入接口2、数字视频处理电路5、单片机控制电路6相连接。数字视频处理电路5分别与VGA输入接口3、视频解码电路4、单片机控制电路6、存储器电路7、屏幕字符显示电路8、字符叠加电路9、VGA输出接口10相连接。单片机控制电路6分别与视频解码电路4、数字视频处理电路5、屏幕字符显示电路8相连接。字符叠加电路9分别与数字视频处理电路5、屏幕字符显示电路8、VGA输出接口10相连接。
图2为视频解码电路4的电原理图，视频解码电路可采用SAA7114芯片或TW99芯片。本实施例采用SAA7114专用芯片，其连接关系如下图2中的SAA7114芯片11的输入视频数据线Al12通过图8中的匹配电阻R11与VIDOE输入接口1的A端相连。图2中的SAA7114芯片11的输入视频数据线Al22、Al21通过图8中的匹配电阻R8、R9分别与S-VIDOE输入接口2的A端相连，Al11通过匹配电阻R11与S-VIDOE输入接口2中的B端相连。图2中的SAA7114芯片11的视频输出数据线HPD0、HPD1、HPD2、HPD3、HPD4、HPD、HPD6、HPD7、IPD0、IPD1、IPD2、IPD3、IPD4、IPD、IPD6、IPD7、IGPH、IGPV与图3中的数字视频处理电路5中的VPP860芯片12的视频输入数据线CIN0、CIN1、CIN2、CIN3、CIN4、CIN5、CIN6、CIN7、YIN0、YIN1、YIN2、YIN3、YIN4、YIN5、YIN6、YIN7、IGPH、IGPV对应相连；图2中的SAA7114芯片11的控制数据线RTS0、ICLK、IDQ与图3中的数字视频处理电路5中的VPP860芯片12的控制数据线ODD、ICLK、IDQ对应相连。图2中的SAA7114芯片11的控制数据线CE、SCL、SDA与图5中的单片机控制电路6的PIC16C55芯片14的控制数据线RB4、RA1、RA0对应相连。图2中的SAA7114芯片11的XTALO、XTALI与晶振Y2两端相连，C35、C36是晶振Y2的匹配电容，晶振Y2为SAA7114芯片11提供工作频率。图2中的SAA7114芯片11的VDD接电源VCC3.3，SAA7114芯片11的VSS接地，去耦电容C串接在VDD和VSS之间。
图3，为数字视频处理电路5的电原理图，数字视频处理电路5采用VPP860专用芯片12，其连接关系如下图3中的VPP860专用芯片12的VGA视频输入数据线VGARIN、VGAGIN、VGABIN通过图8中75Ω匹配电阻分别与图8中的VGA输入接口3的A、B、C端相连，图3中的VPP860专用芯片12的视频输入数据线VGAHIN、VGAVIN直接与图8中VGA输入接口3的M、N端对应相连。图3中的VPP860专用芯片12的视频输入数据总线CIN0、CIN1、CIN2、CIN3、CIN4、CIN5、CIN6、CIN7、YIN0、YIN1、YIN2、YIN3、YIN4、YIN5、YIN6、YIN7、IGPH、IGPV与图2中的SAA7114芯片11的视频输出数据线HPD0、HPD1、HPD2、HPD3、HPD4、HPD、HPD6、HPD7、IPD0、IPD1、IPD2、IPD3、IPD4、IPD、IPD6、IPD7、IGPH、IGPV对应相连；图3中的VPP860专用芯片12的控制数据线ODD、ICLK、IDQ与图2中的SAA7114芯片11的控制线对应相连；图3中的VPP860专用芯片12的RSTN端与图2中的SAA7114芯片11的复位线CE及图5中的PIC16C55芯片14的RB4端相连。图3中的VPP860专用芯片12的存储数据总线DQ0、DQ1、DQ2、DQ3、DQ4、DQ5、DQ6、DQ7、DQ8、DQ9、DQ10、DQ11、DQ12、DQ13、DQ14、DQ15、DQ16、DQ17、DQ18、DQ19、DQ20、DQ21、DQ22、DQ23、DQ24、DQ25、DQ26、DQ27、DQ28、DQ29、DQ30、DQ31与图4中存储器电路7的KM4132G512Q芯片13的存储数据总线对应相连；图3中的VPP860专用芯片12的存储地址总线ADDR0、ADDR1、ADDR2、ADDR3、ADDR4、ADDR5、ADDR6、ADDR7、ADDR8、ADDR9、ADDR10与图4中存储器电路7的KM41326512Q芯片13的存储地址总线对应相连；图3中的VPP860专用芯片12的存储控制线RAMCLK、WEN、CASN、RASN、DQM与图4中存储器电路7的KM4132G512Q芯片13的控制数据线CLK、WE、CAS、RAS、DQM对应相连。图3中的VPP860专用芯片12的控制数据线SDATA、SCL与图5中计算机控制电路6的PIC16C55芯片14的控制数据线对应相连。图3中的VPP860专用芯片12的视频输出同步信号线HSYNCO、VSYNCO与图8中的VGA输出接口10的M、N端对应相连，并同时与图6中的屏幕字符显示电路8的MTV030芯片15的HFLB、VFLB端对应相连。图3中的VPP860专用芯片12的输出视频数据线ROUT、GOUT、BOUT与图7中的字符叠加电路9的VPR_OUT、VPG_OUT、VPB_OUT端对应相连。图3中的VPP860专用芯片12的XOT、XIN两端与晶振Y3两端相连，C66、C67是晶振Y3的匹配电容，晶振Y3为VPP860提供工作频率。图3中的VPP860专用芯片12的PVDD接电源VCC3.3，PVSS接地。
图4为存储器电路7的电原理图，存储器采用KM4132G512Q芯片13，其连接关系如下图4中的KM4132G512Q芯片13的存储数据总线DQ0、DQ1、DQ2、DQ3、DQ4、DQ5、DQ6、DQ7、DQ8、DQ9、DQ10、DQ11、DQ12、DQ13、DQ14、DQ15、DQ16、DQ17、DQ18、DQ19、DQ20、DQ21、DQ22、DQ23、DQ24、DQ25、DQ26、DQ27、DQ28、DQ29、DQ30、DQ31与图3中的VPP860芯片12的存储数据总线DQ0、DQ1、DQ2、DQ3、DQ4、DQ5、DQ6、DQ7、DQ8、DQ9、DQ10、DQ11、DQ12、DQ13、DQ14、DQ15、DQ16、DQ17、DQ18、DQ19、DQ20、DQ21、DQ22、DQ23、DQ24、DQ25、DQ26、DQ27、DQ28、DQ29、DQ30、DQ31对应相连；图4中的KM4132G512Q芯片13的存储地址总线A0、A1、A2、A3、A4、A5、A6、A7、A8、A9、A10与图3中的VPP860芯片12的存储地址总线ADDR0、ADDR1、ADDR2、ADDR3、ADDR4、ADDR5、ADDR6、ADDR7、ADDR8、ADDR9、ADDR10对应相连；图4中的KM4132G512Q芯片13的存储控制线CLK、WE、CAS、RAS与图3中的VPP860芯片12的控制线RAMCLK、WEN、CASN、RASN对应相连；图4中的KM4132G512Q芯片13的存储控制线DQM0、DQM1、DQM2、DQM3短接后与图3中的VPP860芯片12的控制线DQM相连。图4中的KM4132G512Q芯片13的VDD接电源VCC3.3，VSS接地。
图5为单片机控制电路6的电原理图，具体实施中采用PIC16C55芯片14，其连接关系如下图5中的PIC16C55芯片14的RA2、RA3分别与图3中的VPP860芯片12的SCL、SDATA对应相连。图5中的PIC16C55芯片14的RA1、RA0、RB4分别与图2中的SAA7114芯片11的SCL、SDA、CE对应相连，同时图5中的PIC16C55芯片14的RA1、RA0又与图6中的屏幕字符显示电路8的MTV030芯片15的SDA、DCK对应相连。图5中的PIC16C55芯片14的VDD接电源VCC3.3，VSS接地。
图6为屏幕字符显示电路8的电原理图，具体实施中采用MTV030芯片15，其连接关系如下图6中的MTV030芯片15的SDA、DCK与图5的PIC16C55芯片14的RA1、RA0对应相连。图6中的MTV030芯片15的HFLB、VFLB分别与图3中的VPP860芯片12的HSYNCO、VSYNCO对应相连。图6中的MTV030芯片15的ROUT、GOUT、BOUT、FBKG分别与图7中的字符叠加电路9的R_OSD、G_OSD、B_OSD、OSD_SW对应相连。图6中的MTV030芯片15的VDD和VDDA接5V电源VCC，VSS和VSSA接地。
图7为字符叠加电路9的电原理图。具体连接关系如下图7中的字符叠加电路9的OSD_SW、R_OSD、G_OSD、B_OSD分别与图6中的MTV030芯片15的FBKG、ROUT、GOUT、BOUT对应相连。图7中的字符叠加电路9的VPR_OUT、VPG_OUT、VPB_OUT端分别与图3中的VPP860芯片12的ROUT、GOUT、BOUT端对应相连。图7中的字符叠加电路9的R_OUT、G_OUT、B_OUT输出端与图8中的VGA输出接口10的A、B、C端对应相连；图7中的字符叠加电路9的VDD接5伏电源VCC，VSS接地。
图8为视频输入、输出接口的电原理图，具体连接关系如下图8中的VIDEO输入接口1的A端通过匹配电阻R11与图2中的VPP860芯片12的Al12相连。图8中的VIDEO输入接口1的B端接地。图8中的S-VIDEO输入接口2的A端通过匹配电阻R8、R9分别与图2中的SAA7114芯片11的Al22、Al21相连。图8中的S-VIDEO输入接口2的B端通过匹配电阻R11分别与SAA7114芯片11的Al11相连。图8中的S-VIDEO输入接口2的C，D，E，F，G端接地。图8中的VGA输入接口3的A、B、C端通过匹配电阻75Ω分别与图3中的VPP860芯片12的VGARIN、VGAGIN、VGABIN相连；图8中的VGA输入接口3的M、N端分别与图3中的VPP860芯片12的VGAHIN、VGAVIN对应相连。图8中的VGA输入接口3的E，F，G，H，J端接地。图8中的VGA输出接口10的A，B，C端通过匹配电阻75Ω分别与图7中的字符叠加电路9的R_OUT、G_OUT、B_OUT相连。图8中的VGA输出接口10的M、N端分别与图3中的VPP860芯片12的HSYNCO、VSYNCO对应相连。图8中的VGA输出接口10的E，F，G，H，J端接地。
工作原理简述将本实用新型通过视频输入接口1，2，3与游戏机接口对应相连，通过VGA输出接口10与显示器相连。本实用新型的控制程序写入单片机控制电路6中。系统的工作由单片机通过I2C总线控制，完成系统初始化、控制菜单操作字符显示、响应按键、进行输入切换及制式自动判断设置等功能。
开机接通电源，系统进行初始化。游戏机播放的模拟视频节目通过视频输入接口1或2，传输到视频解码电路4；视频解码电路4在单片机控制电路6的控制下对输入的视频信号进行制式检测，并解码，将模拟信号转换成16位YUV格式的数字视频信号，再传输给数字视频处理电路5；游戏机播放的VGA格式的视频信号经过VGA输入接口3，直接输入数字视频处理电路5。
数字视频处理电路5对输入的信号进行处理，实现帧率提升、隔行/逐行扫描变换、制式转换、虑波去噪、画质增强等处理，输出VGA格式的视频信号；输出信号中的三位RGB输送到字符叠加电路9，二位同步信号同时输送到VGA输出接口10和屏幕字符显示电路8。存储存电路7为数字视频处理路电路5提供工作数据的存储空间。
屏幕字符显示电路8在单片机控制电路6的控制下，产生菜单操作指示字符信号，输出到字符叠加电路9；同步信号采用数字视频处理电路5输出的同步信号。
字符叠加电路9将从数字视频处理电路5和屏幕字符显示电路8送来的信号进行叠加，将合成后的信号输出到VGA输出接口10。
权利要求1.游戏视频处理盒，包括输入接口、视频解码电路、数字视频处理电路、单片机控制电路、存储器电路、屏幕字符显示电路、字符叠加单元、VGA输出接口，其特征在于所述的视频解码电路(4)分别与视频输入接口中的VIDOE输入接口(1)、S-VIDOE输入接口(2)以及数字视频处理电路(5)、单片机控制电路(6)相连接；所述的数字视频处理电路(5)分别与所述的视频输入接口中的VGA输入接口(3)、视频解码电路(4)、存储器电路(7)、单片机控制电路(6)、屏幕字符显示电路(8)、字符叠加电路(9)、VGA输出接口(10)相连接；单片机控制电路(6)分别与视频解码电路(4)、数字视频处理电路(5)、屏幕字符显示电路(8)相连接；字符叠加电路(9)分别与数字视频处理电路(5)、屏幕字符显示电路(8)、VGA输出接口(10)相连接。
2.根据权利要求1所述的游戏视频处理盒，其特征在于所述的视频解码电路(4)采用视频解码专用芯片SAA7114，它通过输入视频数据线与VIDOE输入接口(1)相连；通过输入视频数据线与S-VIDOE输入接口(2)相连；通过视频输出数据线和控制数据线与数字视频处理电路(5)相连；通过控制数据线与单片机控制电路(6)相连。
3.根据权利要求1所述的游戏视频处理盒，其特征在于所述的视频解码电路(4)采用视频解码专用芯片TW99，它通过输入视频数据线与VIDOE输入接口(1)相连；通过输入视频数据线与S-VIDOE输入接口(2)相连；通过视频输出数据线和控制数据线与数字视频处理电路(5)相连；通过控制数据线与单片机控制电路(6)相连。
4.根据权利要求1所述的游戏视频处理盒，其特征在于所述的数字视频处理电路(5)采用专用的数字处理电视芯片VPP860，它通过VGA视频输入数据线与VGA输入接口(3)相连；通过视频输入数据线和控制数据线与视频解码电路(4)相连；通过存储数据线、存储地址和存储控制线与存储器电路(7)相连；通过控制数据线与单片机控制电路(6)相连；通过同步信号线同时与屏幕字符显示电路(8)和VGA输出接口(10)相连；通过视频输出数据线与字符叠加电路(9)相连；通过控制线与视频解码电路(4)相连；通过控制线与单片机控制电路(6)相连。
5.根据权利要求1所述的游戏视频处理盒，其特征在于所述的存储器电路(7)采用存储器芯片KM4132G512Q，它通过存储数据总线、存储地址总线和存储控制线与数字视频处理电路(5)相连。
6.根据权利要求1所述的游戏视频处理盒，其特征在于所述的单片机控制电路(6)采用单片机芯片PIC16C55，它通过控制线与数字视频处理电路(5)相连；通过控制线与视频解码电路(4)相连；通过控制线与屏幕字符显示电路(8)相连。
7.根据权利要求1所述的游戏视频处理盒，其特征在于所述的屏幕字符显示电路(8)采用单片机芯片MTV030，通过控制线与单片机控制电路(6)相连；通过同步信号线与数字视频处理电路(5)相连；通过数据线与字符叠加电路(9)相连。
专利摘要一种用于游戏机的视频信号处理设备，包括由总线控制的VIDOE、S－VIDOE、VGA输入接口、视频解码电路、数字视频处理电路、单片机控制电路、存储器电路、字符叠加电路、视频输出端口。本实用新型对游戏机输出的视频信号进行数字化处理，提供接口变换、帧率提升、图像增强、隔行/逐行扫描转换，输出VGA格式图像信号，可使用电脑显示器或高质量显示设备观看节目，大大改善动感游戏节目的观感效果。
文档编号H04N7/01GK2566560SQ0226219
公开日2003年8月13日 申请日期2002年9月11日 优先权日2002年9月11日
发明者李根乾, 张光烈, 邢显国, 艾霞, 张乃毅 申请人:西安交大数码技术有限责任公司