专利名称：并行数据处理装置及包含这种装置的照相机系统的制作方法
技术领域：
本发明涉及并行数据处理装置。
本发明还涉及包含这种并行数据处理装置的照相机系统。
用于并行数据处理的装置是众所周知的。将这类装置构成为集成电路也是众所周知的。它们被称作数字信号处理器(DSP)。DSP应用的一个领域是处理及更新由固态图像传感器得到的图像数据的领域。
在这些应用中，将DSP结合在照相机系统中，照相机系统配置了光学装置，用于在固态图像传感器上创建光图像，所述固态图像传感器将光图像转换为模拟电信号；转换器，用于将模拟电信号转换为数字形式的图像数据；并且所述DSP对数据进行进一步处理，其中改善了通过这些数据在例如监视器上产生的图像质量。
上述照相机系统用于例如CCTV(闭路电视)系统、webcam、电视会议系统、DSC(数字静态照相机)以及用于例如电视演播室的专业记录系统。
上述固态图像传感器主要包括由光敏元件行(图像线)及列所组成传感器矩阵。在这种结构，入射光图像被分为若干像素。入射光图像由光敏元件按像素转换为电信号(像素信号)。因此，组合的所有像素信号包括完整光图像的信息。为了进行进一步处理，像素信号被转换为数字数据。因此，组合的所有数据也包括完整光图像的信息，只不过是数字形式的。
固态图像传感器通常以电荷耦合装置CCD IC技术或者互补金属氧化物半导体CMOS IC技术来实现。在这两种情况下，像素信号均由电荷包组成。为了提取颜色信息，为传感器矩阵中独立的光敏元件配置了例如交替模式的红、绿及蓝滤色器。
在通常的读取方法中，将来自光敏元件的像素信号在传感器矩阵中逐行(或按图像线)转换为数据。常见的方法是对数据进行进一步处理之前临时将这些数据存储在行存储器中。这种行存储器或数据缓冲器具有用于来自至少一条图像线的数据空间。
在将图像数据转换为适合显示的格式之前，一般需要对该图像数据进行处理，例如组合来自不同像素的颜色信息。在为此目的所需的装置中，按像素使用相关数据以及传感器矩阵中的周围像素的数据。在这种情况下，对来自不同像素的数据执行多次相同的操作。因此，同时借助于并行数据处理装置、如DSP来执行这些相同的操作是显然的。实际上，本应用领域普遍认可的优点在于与其它数据处理装置相比，DSP在处理相同数据量时需要较少时间，并且消耗较少的电功率。
DSP包括多个处理器和一个存储器或数据缓冲器，用于临时存储待处理的数据或者用于临时存储已处理数据，或者用于临时存储上述两种数据。DSP的处理器和数据缓冲器具有数据端口，用于输入和输出数据。
DSP设计中的一个重要问题是集成电路上处理器相对于另一处理器以及相对于数据缓冲器的定位。相互定位对不同处理器的数据端口之间的连接布线以及处理器的数据端口和数据缓冲器的数据端口之间的连接具有重大影响。因处理数据的并行性，需要多个连接。因此，这些连接占用了硅上集成电路所需的大部分表面区域。
本发明的一个目的是提供一种用于并行数据处理的装置，其中，处理器相对于其它处理器以及相对于数据缓冲器的定位方式产生最小表面积。
为此，并行数据处理装置的特征在于该装置包括布置为行和列的至少一个处理器矩阵，其中，行是交错的，并且各处理器具有至少一个数据端口，处理器之一的至少一个数据端口通过基本为直线的连接连接到至少一个其它处理器至少一个数据端口。
基本直线连接被认为是表示一种直的并可以具有一些扭结或弯头的连接。
处理器的交错是指处理器的每行在行方向相对于前一行处理器进行移动。各行的移动发生在同一方向。
通过以下方式布置处理器，可以建立从一个处理器的数据端口到另一处理器的数据端口的基本直线连接。基本直线连接是最短可能连接，它也占用最小表面积。它能够极大地节省所需表面积。
根据本发明的装置具有另一优点连接不仅基本为直线，而且还彼此尽可能靠近放置，从而能够进一步节省所需表面积。
除了选择较小表面积的集成电路，另一种选择可以是例如通过更多独立处理器的更强大功能操作来改善装置的功能操作。它提供了在同一个表面积上实现更先进图像处理算法的可能性。
本发明还适用于印刷电路板PCB，其中，处理器被布置为PCB上独立的集成电路，并且连接由PCB上的金属轨线构成。
装置的一个实施例包括数据缓冲器，它具有另外的数据端口，其中，处理器的至少一个数据端口通过基本为直线的连接连接到数据缓冲器的至少一个所述另外的数据端口。本实施例的优点在于同样通过在处理器的数据端口和数据缓冲器的所述另外的数据端口之间建立基本直线连接来实现所需表面积的进一步节省。
根据本发明的装置的一个实施例的特征在于至少一个处理器的数据端口包括至少一个主数据端口和至少一个辅助数据端口，至少一个辅助数据端口通过基本为直线的连接连接到另一处理器的主数据端口。本实施例的优点在于当通过辅助数据端口为至少一个处理器提供了与另一处理器通过主数据端口所提供的相同数据时，只需要一个连接来将多个数据端口彼此连接并将多个数据端口连接到数据缓冲器的至少一个所述另外的数据端口。
根据本发明的装置的一个实施例的特征在于至少一个处理器的主数据端口包括至少一个主输入数据端口，用于从数据缓冲器接收数据，辅助数据端口包括至少一个辅助输入数据端口，用于从数据缓冲器接收数据，以及数数据端口包括至少一个输出数据端口，用于向数据缓冲器发送数据。本实施例的优点在于处理器的主输入数据端口、处理器的辅助数据端口以及数据缓冲器的另外的数据端口之间的连接，以及输出数据端口和数据缓冲器的另外的数据端口之间的连接基本为直线。
根据本发明的装置的一个实施例的特征在于处理器适合处理由一系列数据元素组成的数据，每个数据处理器适合处理所述数据元素系列中的至少一个数据元素，以及各处理器的主输入数据端口连接到另一处理器的辅助输入数据端口。本实施例极适合于处理来自一个图像线的数据，其中，处理器不仅处理一个像素的数据、来自主输入数据端口的数据元素，而且还处理来自至少一个辅助输入数据端口的至少另一像素的数据、同一图像线的另一数据元素。
根据本发明的装置的一个实施例的特征在于各处理器的辅助输入数据端口包括第一辅助输入数据端口和第二辅助输入数据端口，每个主输入数据端口从数据缓冲器的另一数据端口接收数据元素系列中的数据元素进行处理，并且连接到处理数据元素系列中在所述数据元素之前的数据元素的处理器的第二辅助输入数据端口，还连接到处理数据元素系列中所述数据元素之后的数据元素的处理器的第一辅助输入数据端口。本实施例极适合于处理来自一个图像线的数据，其中，处理器不仅需要来自主输入数据端口的一个像素的数据，而且还需要图像线中相邻像素的数据，其数据来自相应的辅助输入数据端口。从辅助输入数据端口，或属于不同处理器，到传送一个像素的数据的数据缓冲器的另外的数据端口的连接也是与主输入数据端口和数据缓冲器的同一个另外的数据端口之间的连接尽量相同的连接。
根据本发明的装置的一个实施例的特征在于数据缓冲器拆分为两个物理上独立的部分其第一部分的位置靠近处理器矩阵中的第一行处理器；第二部分的位置靠近处理器矩阵中的最后一行处理器。本实施例的优点在于可以进一步减少连接所需的表面积。
本发明的另一目的是提供一种照相机系统，它包括由行和列组成的传感器矩阵，用于将入射的电磁辐射转换为像素信号；将像素信号转换为数据的装置；以及用于并行数据处理的装置。
根据本发明的照相机系统的优点在于由于实现并行图像数据处理装置需要相对小的表面积，因此，整个照相机系统可以实现为单一集成电路。不过，它仍可以在一个集成电路中包含处理记录图像数据或改善图像数据质量的的强大功能。例如，由此实时视频以及先进计算机视觉算法的实现因此都是可能的。能够以较低成本实现这些功能。它又为消费市场提供了具有例如电视会议设施或自主场景解释的产品。
在根据本发明的照相机系统的一个实施例中，传感器矩阵包括滤色器阵列，以及各处理器适合处理来自传感器矩阵中的多列的数据，数据包括与滤色器阵列的不同颜色有关的颜色信息。传感器矩阵的各个光敏元件包括用于例如颜色红、绿或蓝之一的滤色器。因此，每个光敏元件将对所述颜色之一敏感。每个处理器适合处理来自传感器矩阵中的多列的数据，该数据包括含红、绿及蓝的集合的不同颜色的颜色信息。其优点在于记录颜色信息不需要每个像素单独记录全部三种颜色分量红、绿或蓝。用于并行数据处理的装置计算每个像素的丢失颜色信息。
通过以下结合实施例进行的说明，本发明的这些及其它方面都是明显的。
在附图中
图1以图解方式说明了根据本发明的照相机系统的一个实施例；图2以图解方式说明了根据本发明的照相机系统的一个实施例中所用的滤色器阵列；图3以图解方式说明了根据本发明的并行数据处理装置中处理器矩阵的一个实施例；图4以图解方式说明了根据本发明的并行数据处理装置中处理器矩阵的另一实施例；图5以图解方式说明了根据本发明的并行数据处理装置中处理器矩阵的另一实施例；图6A以图解方式说明了根据本发明的照相机系统的一部分的另一实施例；以及图6B以图解方式说明了根据本发明的照相机系统的一部分的另一实施例。
在这些附图中，相同部件由相同的标号表示。
图1所示的照相机系统1包括传感器矩阵2；数据转换器3，用于将像素信号转换为数据的装置；用于并行数据处理的装置，DSP 4；以及中央控制器5，用于协调不同部件的任务。整个照相机系统1最好以CMOS技术实现，其中所有部件均在一个集成电路中实现。在备选实施例中，不同部件在至少两个独立的集成电路上实现。后者的优点在于传感器矩阵2既能够以CMOS技术、又能够以CCD技术来实现。
传感器矩阵2由光敏元件的行、即图像线和列组成。由于这种结构，入射光图像被分为若干像素。入射光图像由光敏元件按每像素转换为像素信号。数据转换器3包括至少一个A/D(模拟/数字)转换器。建议将来自同一图像线的像素信号同时转换为数据。虽然因此而需要多个A/D转换器，但是这种要求不那么严格，尤其是对于转换速率而言。箭头6表示像素信号从传感器矩阵2到数据转换器3所经过的路径。
数据从数据转换器3发送到DSP 4。箭头8表示数据从数据转换器3到DSP 4以及在DSP 4中所经过的路径。在所述实施例中，DSP 4包括数据缓冲器7，数据缓冲器7在功能上又分为输入/输出寄存器、即I/O寄存器9和存储体10。DSP还包括处理器矩阵，即处理器矩阵11，该矩阵又包括独立的处理器12。最后，在所示实施例中，中央控制器5集成在DSP 4中。
在DSP 4中，来自数据转换器6的数据被传送到数据缓冲器7。这种数据传送通过箭头8来表示。在所示实施例中，数据缓冲器7由两个物理上独立的部分构成，在图中分别由7A和7B表示。其优点将在下面进行更详细说明。此外，在所示实施例中，数据缓冲器7的每个部分7A和7B被分为两个功能不同的部分，即I/O寄存器9和存储体10。I/O寄存器9用于存储仍待处理的数据以及已处理的数据。存储体10用于存储中间结果。
处理器矩阵11中的处理器12具有数据端口13。数据缓冲器7具有另外的数据端口14。数据端口13被认为是处理器12接收例如来自数据缓冲器7的输入数据的输入端以及处理器12发送输出数据的输出端。另外的数据端口14被认为是数据缓冲器7接收例如来自处理器12的输入数据的输入端以及数据缓冲器7将输出数据发送到例如处理器12的输出端。
集成电路设计为不同层。可能的划分包括功能层和布线层。在功能层，集成电路的不同部分被分为若干功能块，其中，在这种DSP的情况下，包括处理器12和数据缓冲器7及其相互关系。在布线层，以库单元实现的不同功能块依次定位，并通过连接来进行互连。
连接15包括至少一个基本矩形条的导电材料，它在集成电路的制造期间以IC技术常用的方式进行布置，并确保集成电路的至少两个部分以导电方式连接在一起。数据端口13或另外的数据端口14是集成电路的一部分、如数据缓冲器7或处理器12用连接建立导电联系的地方。
连接15还被认为是上述多个连接的集合，它们通过IC技术中常用的方法以导电方式相互联系。
在所示实施例中，这些连接用来并行发送包含多个比特的数据，因此，如上所述，每个连接15包含多个并列条，它们每次都与相同的数据端口建立导电联系。
功能层相同的集成电路可能在布线层彼此相当不同，这是因为库单元相互之间以完全不同的方式进行定位。它还使连接15以完全不同的方式进行布置。
DSP 4在布线层设计中的一个重要问题是处理器12相对于其它处理器以及相对于数据缓冲器7的定位。相互定位对不同处理器12的数据端口13之间的连接15、以及数据端口13和数据缓冲器7的另外的数据端口14之间的连接15的布线具有重大影响。因处理数据的并行性，需要多个连接15。因此，它们占用了硅上集成电路所需的大部分表面区域。
根据本发明，处理器12以产生最小表面积的方式相对于其它处理器以及相对于数据缓冲器7进行定位。图1所示的实施例说明了它在DSP布局中的实现方式。
首先，处理器矩阵11中的处理器12布置在行16和列17中，行16交错排列，每个处理器12具有至少一个数据端口13。数据缓冲器7还配置了另外的数据端口14。此外，处理器12的数据端口13通过基本为直线的连接15连接到数据缓冲器7的至少一个另外的数据端口14。
处理器各行16中处理器12的交错配置在行方向相对于前一行处理器进行移动。在相同方向实现各行16的移动。
通过以这种方式来布置处理器12，可实现从一个处理器的数据端口13到另一处理器的数据端口、或者从数据端口到另外的数据端口14建立基本直线连接。基本直线连接15是占用最小表面积的最短可能连接。因此，实现了表面积的大量节省。
另一个优点在于如图所示的连接15不仅以基本直线的方式进行定位，而且彼此还尽量靠近，从而取得了所需表面积的进一步节省。
将连接15尽量靠近从而节省表面积的另一个可能性是将数据缓冲器7拆为两个物理上独立的部分其中第一部分数据缓冲器7A，定位在靠近处理器矩阵11中的第一行数据处理器12的位置；以及第二部分数据缓冲器7B，定位在靠近处理器矩阵11中的最后一行数据处理器的位置。
为了从上述数据缓冲器7的拆分中获得最大效益，连接15每次连接到第一部分数据缓冲器7A的另外的数据端口14，以及相邻连接15连接第二部分数据缓冲器7B的另外的数据端口14。
除了选择具有较小表面积的集成电路，备选选择是改善装置的功能操作，例如更多独立处理器12的更多功能操作、或者扩大数据缓冲器7。它提供了在相同表面积上实现更先进的图像处理算法的可能性。
很明显，上述DSP 4的设计不仅适用于集成电路，而且还适用于一些PCB上，在这些PCB中，处理器12作为独立的集成电路布置在PCB上，并且连接15由PCB上的导电轨线构成。
具有上述DSP 4的照相机系统1是一种可通过单一集成电路实现的照相机系统。这使得DSP 4所需的相对小表面积成为可能。但是，照相机系统1仍在一个集成电路中具有处理记录图像数据或改善图像数据质量的强大功能。例如，由此将使实时视频和先进的计算机视觉算法的实现成为可能。采用根据本发明的照相机系统，能够以较低成本来实现这类功能。它又为消费市场提供了具有例如电视会议设施或自主景物解释能力的产品。
图2以图解形式说明了滤色器阵列22。在将其放在传感器矩阵2上时，每个光敏元件接收特定颜色的光，从而对这种特定颜色敏感。所示模式确保传感器矩阵的每个光敏元件对颜色红18、绿19或蓝20之一敏感。这样，传感器矩阵中的一行包括这些颜色中的两种颜色的信息。每次逐行读取传感器矩阵。DSP 4在每个处理操作处理一种颜色。因此，有利的是，每次每个处理器12处理来自传感器矩阵中的两个并置列的数据，因为这些列每次包含有关两个不同颜色的信息。因此，需要320个处理器12用于对包含480行，每行640个像素的VGA图像以行顺序进行处理。
很明显，传感器矩阵2的多个列共享一个处理器12的方式取决于所用的滤色器阵列22。例如，在滤色器阵列22确保三种颜色出现在各传感器矩阵行的情况下，将一个处理器12用于传感器矩阵的每三列是足够的。
由于像素信号的行顺序处理，有利的是在数据转换器3中同时将来自一行的像素信号转换为数据。虽然因此需要多个A/D转换器，但是这种要求不那么严格，尤其对于转换速率而言。由于每个A/D转换器较低的转换速率，像素信号到数据的转换要求相当少的电功率。
由于DSP 4每次在每个处理操作处理一种颜色，并且每行传感器矩阵2包含两种颜色，因此，数据转换器3中每两列传感器矩阵采用一个A/D转换器是足够的。它可通过对来自两列的像素信号采用时间复用来实现。
图3以图解方式说明了处理器矩阵11的一个实施例。在本实施例中，处理器12具有多个数据端口13。主数据端口13A和辅助数据端口13B可在数据端口中进行区分。一个处理器12的主数据端口13A和另一处理器的辅助数据端口13B通过基本直线连接15相互连接。它可通过将处理器12定位在处理器矩阵11中的模式来实现，如以上参照图1所述。本实施例的优点在于只需要一个连接15用于数据端口13A和13B的互连，以及在同样的数据必须发送到一个处理器12的主输入13A和另一处理器的辅助输入13B时，用于将这些端口连接到数据缓冲器7的另外的数据端口14。有利的是主数据端口13A和数据缓冲器7的另外的数据端口14之间的部分连接15也是基本直的情况。
图4以图解方式说明了处理器矩阵11的一个实施例，其中处理器12具有多个数据端口13。它们被细分为主输入数据端口13A，用于从数据缓冲器接收数据；辅助输入数据端口13B1，也是用于从数据缓冲器接收数据；以及输出数据端口13A2。一个处理器12的主输入数据端口13A1通过基本直线连接15连接到另一处理器的辅助输入数据端口13B1以及数据缓冲器7的另外的数据端口14。连接15中的箭头表示数据传输方向。此外，输出数据端口13A2通过连接15连接到数据缓冲器的另外的数据端口14。本实施例的优点在于处理器的主输入数据端口13AI、处理器12的辅助输入数据端口13B1以及数据缓冲器7的另外的数据端口14之间的连接15，以及输出数据端口13A2和数据缓冲器7的另外的数据端口14之间的连接15都是基本直的。
当处理来自一条图像线的数据时，通常需要每个处理器12不仅处理来自主输入数据端口13A1的一个像素的数据，而且还处理另一像素的数据。后一种数据通过辅助输入数据端口13B1输入。这是在连接15将辅助输入数据端口13B1和主输入数据端口13A1连接到数据缓冲器的另外的数据端口14时实现的。图4所示实施例特别适用于这个目的，因为所有连接15均因处理器12定位在处理器矩阵11中而基本上是直的。
图5以图解方式说明了特别适用于由数据元素系列组成的数据的处理器矩阵11的一个实施例。每个处理器12处理来自存储在数据缓冲器7中的数据元素系列的一个数据元素21。处理器12具有多个数据端口13，这些端口被细分为主输入数据端口13A1，用于从数据缓冲器接收数据；第一辅助输入数据端口13B2以及第二辅助输入数据端口13B3。每个主输入数据端口13A1从数据缓冲器7的另外的数据端口14接收例如N的数据元素21。同一处理器还接收第一辅助输入数据端口13B2的行之前例如N-1的数据元素21，以及第二辅助输入数据端口13B3的行之后例如N+1的数据元素21。这是通过将第一处理器12的主输入数据端口13A1经基本直线连接15连接到第二处理器的第一辅助输入数据端口13B2和第三处理器的第二辅助输入数据端口13B3、以及连接到数据缓冲器7的另外的数据端口14来实现的。
图6A以图解方式说明了根据本发明的一部分照相机系统的另一实施例。在本实施例中，DSP 4不是包括一个处理器矩阵11，而是包括两个并列的处理器矩阵11。当然也可以并列两个以上的处理器矩阵。本实施例的优点在于两个处理器矩阵11中的处理器12能够对相同的数据执行不同的处理操作。然后，这些处理器12中位于不同处理器矩阵11但处于处理器矩阵中相应位置的两个处理器在其数据端口13接收同样的数据。另一个优点在于一个处理器矩阵11中的处理器12的处理操作的结果可以与另一个处理器矩阵11中的处理器12的结果进行交换。
图6B以图解方式说明了根据本发明的一部分照相机系统的另一实施例。在本实施例中，DSP 4不是包含一个处理器矩阵1，而是包含两个并列的处理器矩阵11。此外，两个处理器矩阵互为镜像。当然也可以按照重复的方式来执行。为了执行某些处理操作，有利的是将处理器矩阵并列为互为镜像的配置。
总之，本发明涉及用于并行处理数据的装置以及包含这种装置的照相机系统。照相机系统1包括传感器矩阵2、数据转换器3、DSP 4、中央控制器5、数据缓冲器7以及由处理器12组成的处理器矩阵11。传感器矩阵2将入射电磁辐射转换为像素信号。数据转换器3将像素信号转换为数据。箭头6和8示意性地表示像素信号及数据的传输。数据缓冲器7在物理上分为部分7A和部分7B，以及在功能上分为I/O寄存器9和存储体10。中央控制器5协调不同的任务。处理器12和数据缓冲器7具有数据端口13和另外的数据端口14，它们的输入和输出以导电方式通过连接15相互连接。处理器12被配置在行16及列17中，其中的行彼此交错。它使所有连接15均是基本直的。由于连接数量的原因而减少了表面积。
在所述实施例中，尤其讨论了照相机系统的实施例。本领域的技术人员很清楚，根据本发明的并行数据处理装置适用于许多领域。
权利要求
1.一种并行数据处理装置，其特征在于所述装置包括布置为行(16)和列(17)的至少一个处理器矩阵(11)，所述行是交错的，并且各处理器(12)具有至少一个数据端口(13)，所述处理器(12)之一的至少一个所述数据端口(13)通过基本为直线的连接(15)连接到至少一个所述其它处理器(12)的至少一个所述数据端口(13)。
2.如权利要求1所述的装置，其特征在于所述装置包括数据缓冲器(7)，它具有另外的数据端口(14)，其中，所述处理器(12)的至少一个所述数据端口(13)通过基本为直线的连接(15)连接到所述数据缓冲器(7)的至少一个所述另外的数据端口(14)。
3.如权利要求2所述的装置，其特征在于至少一个所述处理器(12)的所述数据端口(13)包括至少一个主数据端口(13A)和至少一个辅助数据端口(13B)，至少一个所述辅助数据端口通过基本为直线的连接(15)连接到另一处理器的主数据端口。
4.如权利要求3所述的装置，其特征在于至少一个所述处理器(12)的所述主数据端口(13A)包括至少一个主输入数据端口(13A1)，用于从所述数据缓冲器(7)接收数据；所述辅助数据端口(13B)包括至少一个辅助输入数据端口(13B1)，用于从所述数据缓冲器接收数据；以及所述数据端口包括至少一个输出数据端口(13A2)，用于向所述数据缓冲器(7)发送数据。
5.如权利要求4所述的装置，其特征在于所述处理器(12)适合处理由一系列数据元素组成的数据，所述各数据处理器适合处理所述数据元素系列中的至少一个数据元素，以及所述各处理器的所述主输入数据端口(13A1)连接到另一处理器的所述辅助输入数据端口(13B1)。
6.如权利要求5所述的装置，其特征在于所述各处理器(12)的所述辅助输入数据端口包括第一辅助输入数据端口(13B2)和第二辅助输入数据端口(13B3)，所述各主输入数据端口(13A1)从所述数据缓冲器(7)的另外的数据端口(14)接收所述数据元素系列中的数据元素(21)进行处理，并连接到处理所述数据元素系列中的所述数据元素(21)之前的数据元素的处理器的所述第二辅助输入数据端口(13B3)，同时还连接到处理所述数据元素系列中的所述数据元素(21)之后的数据元素的处理器的所述第一辅助输入数据端口(13B2)。
7.如权利要求1、2、3、4、5或6中所述的装置，其特征在于所述数据缓冲器(7)被拆分为两个物理上独立的部分其第一部分(7A)定位在靠近所述处理器矩阵(11)中第一行处理器的位置；而第二部分(7B)定位在靠近所述处理器矩阵中最后一行数据处理器的位置。
8.一种照相机系统(1)，它包括由行和列组成的传感器矩阵(2)，用于将入射电磁辐射转换为像素信号；用于将像素信号转换为数据的装置(3)；以及如权利要求1、2、3、4、5、6或7中所述的用于并行数据处理的装置(4)。
9.如权利要求8所述的照相机系统(1)，其特征在于所述传感器矩阵(2)包括滤色器阵列(22)，以及各处理器(12)适合处理来自所述传感器矩阵(2)中的多列的数据，所述数据包括与所述滤色器阵列的不同颜色有关的颜色信息。
全文摘要
本发明涉及并行处理数据装置和包含这种装置的照相机系统。照相机系统(1)包括传感器矩阵(2)、数据转换器(3)、DSP(4)、中央控制器(5)、数据缓冲器(7)以及由处理器(12)组成的处理器矩阵(11)。传感器矩阵(2)将入射电磁辐射转换为像素信号。数据转换器(3)将像素信号转换为数据。箭头(6)和(8)示意性地表示像素信号及数据的传输。数据缓冲器(7)在物理上分为部分(7A)和部分(7B)，并在功能上分为I/O寄存器(9)和存储体(10)。中央控制器(5)协调不同的任务。处理器(12)和数据缓冲器(7)具有数据端口(13)和另外的数据端口(14)，它们的输入和输出以导电方式通过连接(15)互连。处理器(12)被布置在行(16)和列17中，其中行是相互交错的。这使得所有连接(15)都基本上是直的。由于连接数量的原因而减少了表面积。
文档编号H04N9/04GK1537284SQ02801542
公开日2004年10月13日 申请日期2002年4月29日 优先权日2001年5月11日
发明者L·H·M·塞瓦特, C·尼森, L H M 塞瓦特 申请人:皇家菲利浦电子有限公司