专利名称：桥接不同视频格式的方法及装置的制作方法
技术领域：
本发明是有关于一种将视频信号由一种格式桥接至另一种格式；特别是，有关于使用在用于此目的的集成电路的制作工艺及结构。
背景技术：
目前有一种由光栅扫描CRT显示器改变为以像素为基础的显示器的趋势，像液晶显示器LCD监视器、电浆电视及投影电视。像素为基础的显示装置具有严格的时序规格，通常比一般使用在标准的电视及计算机监视器的阴极射线管CRT更为严格。
要成功地桥接必须要符合的条件包括强制输入的帧频(frame rate)iFR匹配输出的帧频oFR，以及在桥接期间使用的缓冲器不会发生满溢(Overflow)或下溢(underflow)的条件。更进一步，也希望用于桥接的缓冲器能尽可能的小，借此以节省个别的芯片面积及建构成本。最后，对于输出视频串流的参数必须符合输出显示装置的实际限制，其具有如上所描述的最大值及最小值。下列参数是在桥接格式中会涉及的。
Fid-关于输入视频串流的像素时钟脉冲的频率。
iV-输入线的数目iVDE-显示的输入线的数目iH-每条线的输入像素的数目
iHDE-每条线的显示的输入像素的数目iFR-输入的帧频Fod-关于输出视频串流的像素时钟脉冲的频率。
oV-输出线的数目oVDE-显示的输出线的数目oH-每条线的输出像素的数目oHDE-每条线的显示的输出像素的数目oFR-输出的帧频Min/max Fpd-关于输出视频装置的像素时钟脉冲的频率的指定范围。
Min/max pV-关于输出装置的输出线的数目的指定范围Min/max pVDE-关于输出装置的显示的输出线的数目的指定范围Min/max pH-关于输出装置的每条线的输出像素的数目的指定范围Min/max pHDE-关于输出装置的每条线的显示的输出像素的数目的指定范围Min/max pFR-关于输出装置的输出的帧频的指定范围。
因为输入帧大小与输出帧大小之间的比例并非整数，因而会在桥接这些格式时会造成困难，例如以参数iV、iVDE、iH、及iHDE来表示输入视频串流，以及以oV、oVDE、oH、及oHDE来表示输出视频串流。由于要匹配用来桥接的输入与输出时钟脉冲比例的限制，会使此困难更形严重。
用来处理由于用来产生输出时钟脉冲Fod的有限精确度以及/或对于像素时钟脉冲的使用的展布频谱效应(spread spectrum effect)所产生的此种问题的习知技艺包括使用更大的帧(frame)或线缓冲器。然而，此种缓冲器一般是使用SRAM或SDRAM内存来建构，借此以顾及速度差异及变异。因为SRAM或SDRAM内存的建构很昂贵，因此希望尽可能地将缓冲器维持很小。
为了使缓冲器维持很小，而又能避免满溢或下溢，系统必须将输入与输出动作像素串流之间的距离维持在小范围的常数。因而系统必须注意地使输入动作像素的消逝时间(elapse time)保持与输出动作像素的消逝时间相等。
考虑下面的等式iH*iVDE*(1/Fid)＝oH*oVDE*(1*/Fod)..........eq-1Fod＝(oH*oVDE*Fid)/(iH*iVDE)..........eq-2，推导自eq-1oH＝(iH*iVDE*Fod)/(oVDE*Fid)..........eq-3，推导自eq-1等式1说明要求在一帧中的动作线期间缓冲器不会满溢或下溢所得到的关系。亦即输入的每条线的像素数目iH乘上输入的显示的线数目iVDE(在显示致能确立(assert)期间的输入线)除以输入时钟脉冲的频率Fid，要等于输出的每条线的像素数目oH乘上输出的显示的线数目oVDE(在显示致能确立期间的输出线)除以输出时钟脉冲的频率Fod。等式2说明需要达到等式1的关系的输出时钟脉冲的频率的计算。等式3说明需要达到等式1的关系的输出线的像素数目的计算。
对于典型的视频比例桥接，处理器在输出串流开始产出输出的动作像素之前，要等待输入视频串流将两条动作的扫描线填入线缓冲器。因此，在典型的系统中的线缓冲器最少需要两条线的内存。
然而，输出时钟脉冲的频率Fod无法做精确的控制。这是由时钟脉冲源产生的，在将参考时钟脉冲转换至输出时钟脉冲的频率Fod中，使用的除频器或其它构件的精确度是有限的。在某些实际例中，输出时钟脉冲的频率Fod故意造成抖动，借以产生所谓的展布频谱效应，减少电磁干扰。因此，由等式可以看出oH无法做精确的控制。
考虑一实例，其中iH为1040，iV为660，iHDE为800，iVDE为600，以及输入时钟脉冲的频率为50MHz，而所需的输出参数包括1316的oH，1120的oV，1280的oHDE，1024的oVDE，以及约108MHz的输出时钟脉冲的频率。在一个实施例中，产生输出时钟脉冲Fod的实际频率是使用14.318MHz的石英振荡器的参考时钟脉冲，以及使用具有如数值15/2的除频器。因此得到Fod＝15/2*14.318MHz＝107.385MHz应用等式3，可得到在此Fod下的每条线的输出像素的数目oH如下oH＝(1040*600*107.385)/(1024*50)＝1308.755其建议每条线的输出像素的数目oH应该是1309，与理想的1316不同。给定1024条动作输出线，以及输入帧率符合要求，我们可以计算出要补偿速度差异在缓冲器中需要的额外的线的数目如下1024*(1-实际的Fod*1316)/(理想的Fod*1309))＝0.2...eq-4于是，在此实例中，线缓冲器必须扩充0.2条线，藉以适应于实际的输出频率。假如输入像素频率Fid或输出像素频率Fod的一个或两者都不是常数，而是抖动的，例如，由百分0.5至1.0的范围，借此以减少电磁干扰效应，则该缓冲器的大小必须再增加。在最坏的情况下，两者的时钟脉冲都抖动百分之一，则为了适应于这些变异的目的，在缓冲器中必须提供百分之二的输出装置的动作线的数目oVDE。于是，对于我们的实例，其中有1024条动作输出线，将需要额外的20.48条线的缓冲存储器。
同时要求输入帧率iFR等于输出帧率oFR，其表示输入帧周期＝输出帧周期，包括不动作及动作线二者，产生下面的等式iH*iV*(1/Fid)＝oH*oV*(1/Fod)-------eq-5oV＝(iH*iV*Fod)/(oH*Fid)--------eq-6如由等式6可以看出，在帧中的输出扫描线的数目可以不是整数，导致残余扫描线，其对于目的显示装置可能太短。
以Sharp SXGA LCD面板当作输出显示装置为例，我们以两个步骤来计算桥接参数步骤1为了避免桥接时在线缓冲器内部的满溢/下溢，我们应选择所需的Fod＝(1024*1316*50MHz)/(600*1040)＝107.9795MHz然而，我们没有无限精确的Fod时钟脉冲产生器，于是实际的Fod＝15/2*14.318MHz＝107.385MHz调整的oH＝1309步骤2为了符合iFR＝oFR，理想的输出扫描线的数目如下理想的oV＝(107.385MHz*1040*660)/(50MHz*1309)＝1126.189条线------eq-7于是，残余宽度为0.189条线，其意味着残余线具有0.189*1309＝247像素此247像素宽度违反了显示装置的最小线宽度极限，其最小线宽度为648时钟脉冲*2＝1296像素。于是，此总体的系统无法符合三个要求，(1)线缓冲器不满溢/下溢，(2)输入的帧率匹配于输出的帧率，以及(3)残余线不小于装置最小值。
举另一个实例，以Fujitsu PDP当作显示装置，我们决定桥接参数如下步骤1计算输出像素时钟脉冲如下，选取每条扫描线1080像素以及每个帧约600条线所需的Fod＝1080*600*72/2＝23.328MHz(除以2是因为每个时钟脉冲2个像素)实际的Fod＝13/8*14.318MHz＝23.267MHz步骤2为了符合iFR＝oFR，理想的输出扫描线的数目为oV＝(23.267MHz*2*1040*660)/(50MHz*1080)＝591.49条线在时间上的残余宽度为0.49*(1080/2)/23.267＝11.37μsec＜22.7μsec其中22.7μsec为显示装置的最小可接受线宽度。
假如输入像素时钟脉冲Fid是不太固定的，残余线的计算可能会更差，像来自VHS播放器或广播TV/HDTV的时钟脉冲。在这些情形下，由于Fid不稳定，残余线的宽度会不稳定。
于是，先前的系统产生的残余线是固定或变化的宽度。给定输出时钟脉冲的精确度，假如由输入视频串流推导的输出线数目oV不是整数，则像VGA格式的视频串流具有相当稳定的输入像素时钟脉冲，其会产生大致为固定宽度的残余线。推导的输出线数目oV可能改变，例如由1000.3至1001.6的范围，假如输入像素串流具有显著的变动。例如，VHS播放器、广播TV、或高分辨率TV HDTV格式的串流可能具有变动的像素时钟脉冲。在目标装置无法处理小于特定的最小参数的线时，残余线的问题会更形严重。
在先前的系统会发生的另一个问题是由于时钟脉冲产生器的短程(short-term)变化使得显示的实际输出频率会简单地变动。例如，典型的相锁回路时钟脉冲产生器在相当短的时间内可能会在正负百分0.5变动。先前的系统以增加线缓冲器来解决此问题，但是会增加芯片成本。
更进一步，在输入视频帧比率缩放至输出视频帧时，输出线数目oV或每条线的输出像素的数目Oh可能需要超过输出装置的特定的最大数目。于是，如上面等式7所推导的，对于Sharp TFT LCD决定的输出线数目oV为1126。然而，在该装置上允许的最大数目为1080。这会导致不稳定的显示输出。
可以看到，此问题是很复杂的，即要以经济的方式来将输入视频格式桥接至输出视频格式，而又能对某个范围内的输出装置提供稳定的显示输出。当输出装置的型式的增加时，此问题会更为普遍。因此需要提供能适用于集成电路实作的桥接视频格式的技术。
发明内容
本发明提供一种视频格式桥接器，使用多种技术以确保线缓冲器不产发生满溢或下溢的情形，其输出帧率匹配于输入帧率，借此以处理残余线的问题，解决输入及输出时钟脉冲频率的变动，以及可以调整输入与输出的每个帧的线数目或每条线的像素数目的比例，使其不会超出输出装置的规格。在一个实施例中，提供一种单一集成电路用来执行多种技术的，以及包括资源让使用者能够按照需要执行的特定桥接运作致能或禁能这些技术。
本发明的一个实施例包括一输入，用于一输入视频串流，以及一输出，用于一输出视频串流，用于一实际的输出显示器。一缓冲器，以输入时钟脉冲频率来储存输入像素，以及输出关于该输出视频串流的像素。包括一参考时钟脉冲源及一时钟脉冲产生器，其由该参考时钟脉冲产生该输出视频串流使用的时序信号。该参考时钟脉冲可以是由该输入视频串流衍生的时钟脉冲，或是由独立信号源，诸如石英振荡器。在此实施例的桥接逻辑产生一输出视频串流，其具有一输出帧率，匹配于该输入帧率，以及于其中该输出帧具有至少一个为每条线有变动数目的像素，以及在一组一个以上的输出帧之中，有每个帧有变动数目的线。
依照本发明的一个技术，该桥接逻辑产生在一残余线的残余数目的像素时钟脉冲，在该输出帧之间，该残余数目小于该输出显示器特定的每条线的最小像素数目。该桥接逻辑分配该残余数目的输出像素在该输出帧之间，使用每条线的变动数目的像素，而维持每个帧有固定数目的线或每个帧有变动数目的线。
依照另一技术，该桥接逻辑累积该残余输出像素，跨越多个输出帧，直到累积的残余像素时钟脉冲周期数目大于每条线的最小像素数目，然后将一额外的线加入至该输出视频串流中的一输出帧，借此以消耗该残余。在又一技术，该桥接逻辑决定该输入视频串流与该输出视频串流之间的一正规化距离，在一输出线中的一位置，以及调整每条输出线的像素数目，响应于该正规化距离。例如，假如在一输出线的开始处的该正规化距离小于一最小距离时，该桥接逻辑增加每条线的像素数目，以及假如在一输出线的开始处的该正规化距离大于一最大距离时，减少每条线的像素数目。假如该正规化距离在该最小及最大距离之间，则该逻辑不改变每条线的像素数目。
在一个技术中，该桥接逻辑匹配该帧率包括决定该输入视频串流中之线的数目加上像素数目当作一输入延迟，计算在一输入垂直同步时钟脉冲周期或该输入视频串流中的其它固定点之后的该输入延迟，以及在达到该输入延迟时发出一“强制”信号。在该输出视频串流的一帧中的一第一动作线的启始与该输出时钟脉冲信号同步以及在该强制信号之后，像在下一个输出水平同步信号。在某些实施例中，在输入延迟中的像素数目为零，在某些实施例中，则不为零，可在输入延迟的规格上有更高的精确度。类似的，在某些实施例中，在输入延迟中的输入线素数目可以为零。
依照另一个技术，该桥接逻辑包括资源，借此以设定一低界限输入延迟及一高界限输入延迟，其中该低及高界限输入延迟为个别的线数目加上在一输入垂直同步时钟脉冲周期或该输入视频串流的一固定点之后的该输入视频串流的像素数目。在该输出视频串流的一帧中的一第一动作线的启始在该输出视频串流的一“后沿数目”之线之后，在一输出垂直同步时钟脉冲周期或该输出视频串流的一固定点之后。在该输出视频串流插入一“前沿数目”之线，在该帧中的一最后动作线之后，以及在垂直同步时钟脉冲信号开始下一个帧之前，在该输出视频串流中。调整前沿线的数目，假如在该低界限输入延迟之前(输出帧周期太短)或在该高界限输入延迟之后(输出帧周期太长)输出该输出视频串流的该帧中的该第一动作线。以此方式，可以配合输出及输入时钟脉冲的变化调整该输入视频串流与输出视频串流的相关时序。
在一个实际例中，一种集成电路桥接装置包括复数个缓存器、计数器及其它硬件逻辑，结合执行软件的通用处理器，其被组态成提供如上所述的选择的桥接功能。
本发明亦实施用于桥椄视频格式的方法。依照本发明的一种方法包括产生一输出时钟脉冲信号，用于该显示器，以及使用该时钟脉冲信号产生一像素时钟脉冲，决定用于该输出视频串流的像素时序，一水平同步时钟脉冲，决定在该输出视频串流的一线长度，以及一垂直同步时钟脉冲，决定在该输出视频串流的一帧长度；引起一输出帧供应至该显示器，使用该时钟脉冲信号，借此以具有实质上与该输入视频串流中的一帧相同的周期；决定在该输出帧之间的一残余线的一长度，例如像素时钟脉冲周期数目；以及假如在该残余线中的长度小于一最小线长度，则分配该残余线的像素时钟脉冲周期至该帧的其它的线，借此提供具有一第一数目的像素时钟脉冲周期的数条线，以及具有与该第一数目不同的一第二数目的像素时钟脉冲周期的数条线。
依照本发明的另一种方法包括产生一输出时钟脉冲信号，用于该显示器，以及使用该时钟脉冲信号产生一像素时钟脉冲，决定用于该输出视频串流的像素时序，一水平同步时钟脉冲，决定在该输出视频串流的一线长度，以及一垂直同步时钟脉冲，决定在该输出视频串流的一帧长度；产生一输出帧供应至该显示器，使用该时钟脉冲信号，借此以具有实质上与该输入视频串流中的一帧相同的周期，通过决定该输入视频串流中之线的数目加上像素数目当作一输入延迟，计算在该输入视频串流中的该输入延迟，以及发出一强制信号，当达到该输入延迟时，以及启始在该输出视频串流中的一帧中的一第一动作线，与该输出时钟脉冲信号同步，在该强制信号之后一下一条线。
依照本发明的第三种方法包括产生一输出时钟脉冲信号，用于该显示器，以及使用该时钟脉冲信号产生一像素时钟脉冲，决定用于该输出视频串流的像素时序，一水平同步时钟脉冲，决定在该输出视频串流的一线长度，以及一垂直同步时钟脉冲，决定在该输出视频串流的一帧长度；引起一输出帧供应至该显示器，使用该时钟脉冲信号，借此以具有实质上与该输入视频串流中的一帧相同的周期；以及决定在该输入视频串流中的一组帧的帧数目，其中在该组帧的一残余线中的像素时钟脉冲周期数目达到一最小数目，然后在该组帧的一个帧中插入一额外的线。
依照本发明的第四种方法包括
产生一输出时钟脉冲信号，用于该显示器，以及使用该时钟脉冲信号产生一像素时钟脉冲，决定用于该输出视频串流的像素时序，一水平同步时钟脉冲，决定在该输出视频串流的一线长度，以及一垂直同步时钟脉冲，决定在该输出视频串流的一帧长度；设定一低界限输入延迟及一该高界限输入延迟，其中该低及高界限输入延迟为个别的线数目加上在该输入视频串流的像素数目；输出在该输出视频串流的一帧中的一第一动作线，在该输出视频串流的一后沿数目的线之后，在一输出垂直同步时钟脉冲周期之后；插入该输出视频串流的一前沿数目之线，在该输出视频串流的该帧中的一最后动作线之后；以及调整前沿线的数目，假如在该低界限输入延迟之前或在该高界限输入延迟之后输出该输出视频串流的该帧中的该第一动作线。
依照本发明的第五种方法包括产生一输出时钟脉冲信号，用于该显示器，以及使用该时钟脉冲信号产生一像素时钟脉冲，决定用于该输出视频串流的像素时序，一水平同步时钟脉冲，决定在该输出视频串流的一线长度，以及一垂直同步时钟脉冲，决定在该输出视频串流的一帧长度；计算输入动作线及像素，借此以决定在该输入帧中的一位置以及输出动作线及像素，借此以决定在该输出帧中的一位置；在输出动作输出线期间，决定在该输入帧中的该位置与该输出帧中的该位置之间的正规化距离；以及依据该正规化距离调整每条线的像素数目。
上述总结的方法，以及下面更详细说明的其它方法，可按需要以各种组合来使用，以符合特定桥接运作需求。
本发明提供的关于桥接装置的工具适于用来桥接广泛的各类输入与输出格式。依照本发明，给定输入视频串流的参数(Fid、iV、iVDE、iH、iHDE、iFR)，以及给定与输入视频串流的参数不同的输出视频串流的参数(Fod、oV、oVDE、oH、oHDE、oFR)，桥接处理可以符合输入帧率iFR等于输出帧率oFR的要求，该输出视频串流遵循输出显示装置的限制(Fpd、pV、pVDE、pH、pHDE、pFR)，并且不会有线缓冲器(或帧缓冲器)满溢或下溢的情形。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明。
图1是依照本发明的包括视频格式桥接器的系统的方块图。
图2是依照本发明的一个实施例的视频格式桥接器的简化方块图。
图3是先前的视频格式桥接作法的时序图。
图4是绘示依照本发明的作法的时序图，用以将残余线像素分配帧中的线之中。
图5是绘示图4的处理的一个实施例的简化逻辑图。
图6是绘示视频格式桥接处理的时序图，用以以固定输入延迟同步输入与输出帧。
图7是绘示图6的处理的一个实作的简化逻辑图。
图8的时序图是绘示用以在低与高界限输入延迟之间同步输入与输出帧的视频格式桥接处理。
图9是绘示图8的处理的一个实作的简化逻辑图。
图10是绘示根据距离锁定的视频格式桥接处理的时序图。
图11是绘示图10的处理的一个实作的简化逻辑图。
标示说明10视频格式桥接器11视频源12虚拟视频帧13线路14时钟脉冲产生器15线缓冲器16虚拟输出视频帧25视频输入装置26线路27量测逻辑28界面逻辑29线路30线或帧缓冲控制方块31缓冲器32影像缩放引擎33影像处理逻辑34输出时序产生器
35线路36显示装置37输出时钟脉冲产生器38量测方块39量测方块40帧周期计数器43处理器44软件程序45缓存器组46缓存器组47缓存器组50缓存器组51缓存器组52缓存器组53缓存器组100第一波形101第二波形102第三波形103第四波形104输出帧周期105输入帧周期107强制信号
108输出水平同步时钟脉冲109残余输出线区间110线路111输出水平同步信号120输出垂直同步信号121周整的水平同步区间122正常的水平同步区间123残余同步周期200输入时序的波形201输出时序的波形202输入垂直同步信号203输入垂直同步信号204、205、206、207及208水平同步信号209输入显示致能信号220及221输出垂直同步信号222、223、224、225、及226输出水平同步信号227输出显示致能信号230强制信号231输入延迟300输入时序301输出时序302输入垂直同步信号
303输入水平同步信号304显示致能信号305低界限输入延迟LB306高界限输入延迟UB307逻辑308第一动作输出线310输出垂直同步信号311输出水平同步信号312显示致能信号313动作线的数目314最后的动作线315垂直同步脉波316第一动作线401输入视频串流402虚拟正规化位置的输入视频串流403输出视频串流410输入垂直同步脉波411输入水平同步脉波412水平同步脉波413水平同步脉波414前沿水平同步脉波415垂直同步脉波
430输出垂直同步脉波431后沿水平同步脉波432输出水平同步脉波433水平同步脉波434前沿水平同步脉波435垂直同步脉波具体实施方式
以下将参照图式提供对本发明的实施例的详细说明。图1是系统的基本架构图，其包括依照本发明的视频格式桥接器10。该系统接受来自视频源11的输入，其特征为虚拟视频帧12。视频源11具有输入像素时钟脉冲Fid，以及以对于一给定的输入像素时钟脉冲Fid及输入帧率iFR的参数iH、iV、iHDE、iVDE输出该输入视频串流。
一参考时钟脉冲由线路13供应至时钟脉冲产生器14。该参考时钟脉冲可以由石英晶体振荡器来供应，一般使用的普通的14.318MHz的振荡器，或可以由输入像素时钟脉冲Fid导出。在此实例中，时钟脉冲产生器是以具有六位的精确度的除频器来建构的。于是，输出视频串流的时钟脉冲频率Fod等于参考频率Fref乘上六位的值N[5:0]除以六位的值M[5:0]。数值M及N定义了对于产生输出像素时钟脉冲Fod的有限精确度。较大的精确度可降低上述的匹配问题，但无论如何是无法消除此问题。
视频格式桥接器10接收输出时钟脉冲Fod及输入视频串流12当作输入。线缓冲器或帧缓冲器15耦接至视频格式桥接器10，用来储存来自输入视频串流的动作像素。视频格式桥接器10从缓冲器15撷取像素，其可能跨越线或帧，用于视频处理，借此以产生以虚拟输出视频帧16描绘特征的输出像素串流。输出像素串流的参数包括在该输出像素时钟脉冲率Fod的oH、oV、oHDE、oVDE，其中该输出帧率oFR实质上等于输入帧率iFR。
依照本发明，视频格式桥接器10调整一个输出帧之间的每条线的像素数目oH或是一组输出帧之间的每个帧的线数目oV，借此以处理上述的问题。
图2是视频格式桥接器的简化方块图，其提供用来执行各种桥接处理的资源。在图2中，视频输入装置25由线路26供应一像素串流至量测逻辑27，以及与界面逻辑28执行交握协议(handshake protocol)。更进一步，视频输入装置25由线路29供应输入垂直同步及输入水平同步时钟脉冲信号。像素串流26具有与其结合的输入时钟脉冲，其等于输入像素时钟脉冲Fid。量测逻辑27决定输入视频串流的参数(iH、iV、iHDE、iVDE)，决定输入帧周期FP，以及包括ix与iy计数器，其指示在输入视频帧中的一个位置。量测逻辑27将像素串流传送至线或帧缓冲控制方块30，其管理传送资料至缓冲器31中，其在此实施例中是使用SRAM或SDRAM来建构的。量测逻辑27在此实施例中也管理写入要求以及与线或帧缓冲控制方块30与输入像素串流之间的写入结束交握。缓冲控制方块30将像素由内存31传送至影像缩放引擎32，其接着将该些像素供应至影像处理逻辑33，其执行诸如色彩内容、对比、亮度、边缘过滤、及类似的调整。影像处理逻辑33将像素供应至输出时序产生器34，其接着产生输出像素串流，由线路35送至目的显示装置36。
输出时序产生器34与该些串流像素同时产生输出垂直同步时钟脉冲及输出水平同步时钟脉冲，还有输出显示致能信号，以输出像素时钟脉冲率Fod，在线路35上。输出时序产生器34也发出读取要求至缓冲控制方块30。
输出时钟脉冲产生器37(在此实例中为相锁回路)耦接至缓冲控制方块30、影像缩放引擎32、影像处理逻辑33、及输出时序产生器方块34。量测方块38与输出时序产生器34耦接以及与量测方块27耦接，以及包括ox与oy计数器，其指示在输出帧中的一个位置，以及包括计算在输出帧与输入帧的位置之间的正规化距离(normalized distance)。量测方块39量测在输出帧中的残余线的长度。帧周期计数器40与输出时序产生器34及量测方块39耦接，以及接收线路29上的输入垂直同步及输入水平同步信号。
处理器43及软件程序44与输入视频装置25以及控制及状态缓存器互相沟通，使得软件程序可在桥接处理中使用，至给定的建构所需的程度。控制及状态缓存器，其在此实例中是由硬件写入，包括缓存器组45，其包括缓冲满溢及下溢旗号以及缓冲使用条件缓存器，由缓冲控制方块30写入。缓存器组46储存来自量测方块27的输入像素串流。缓存器组47储存残余线量测方块39产生的残余线的长度。控制及状态缓存器，其在软件程序44的控制之下储存处理器43产生的值，包括缓存器组50，其供应关于输入与输出帧的缩放比例，缓存器组51，其提供关于输出像素串流的参数，缓存器组52，其提供使用在距离锁定程序的参数，以及缓存器组53，其提供用于调整每条线的像素数目的参数。
以下将详细说明适用于图2中的系统的各种处理。必须要了解，可以改变硬件与软件之间的逻辑的配置，以适合于特定实作的需要。
图3是绘示使用在Macronix国际有限公司制造的集成电路MX88L284的作法的时序图。第一波形100显示输入垂直同步时钟脉冲。第二波形101显示输入水平同步时钟脉冲。第三波形102显示输出垂直同步时钟脉冲。第四波形103显示输出水平同步时钟脉冲，伴随输出显示致能信号，指示其在动作线中。如上所述，输出帧周期104被强制匹配于输入帧周期105。在此公知技艺作法中，计算固定数目的输入水平同步脉波。在固定数目之后，发出一“强制”信号107，其使输出水平同步时钟脉冲108与输入水平同步时钟脉冲同步。此会造成残余输出线区间109，其比正常线区间短。输出帧具有确定数目的输出线。在下一个输入帧期间，在输入垂直同步之后的相同的固定数目的输入线处，发出线条110上的强制信号，使输出水平同步信号111与第二残余输出线区间重新同步。可以看到，帧之间的残余输出线区间会变化。输出装置可能无法接收输出水平同步信号的强制时序，而导致残余线具有不稳定的长度。假如目的装置不能处理残余线的不稳定长度，则此公知技艺的装置不适于当作桥接用途。
图4是绘示依照本发明的作法的时序图，其确保残余线长度在输出装置的规格之内。于是，图4绘示的波形具有正常的水平同步区间122及周整的水平同步区间121，其中正常的水平同步区间具有一第一数目的每条线的像素，以及周整的水平同步区间具有不同数目的每条线的像素。于是，当输出垂直同步信号120发出时，依照此实例，残余输出水平同步周期会被侦测到。将残余输出水平同步周期的长度用来调整帧的水平同步周期，使得残余像素分布在该帧的线之间。于是，在区间121期间发出一些调整的水平同步信号以及在区间121期间发出一些正常的水平同步信号，使得非整数平均数目的每条线的像素可以实作在一单一帧中。对每一帧逐一重复此程序，使得残余区间得以被控制。
在此实例中，具有0.189输出线的残余，周整的水平同步周期的区间121具有169条线，每条线1311像素，例如。区间122期间的正常的水平同步周期为每条线1309像素。残余同步周期123约大于或等于0.9条线，在输出装置的规格的安全范围内。
图5描绘用以在图4绘示的一个帧的线之间分配残余水平同步区间的处理，使用如图2绘示的视频格式桥接器。在此实例中，包含在该处理中的硬件包括逻辑量测单元39，其测量该残余水平同步区间。再者，输出时序产生器34选取线的总数的特殊线的数目，以及计算每条特殊线的像素数目，借此以将残余区间分配在该帧中。该处理器由状态缓存器读取在残余线的像素数目，(方块130)，以及判断该数目是否小于关于此实际装置的特定的最小值(方块131)。假如其不小于该最小值，则该处理循环至方块39，继续处理下一个帧。假如在方块131，残余线太短，则该处理器计算特殊线数目的适当值，其是要用在具有调整的线长度的下一个帧的区间中的，以及每条特殊线的像素数目，借此以将残余分配在帧中的该些线之间(方块132)。这些数值被写入控制缓存器(方块133)。输出时序产生器34在产生输出像素串流中使用这些数值。
因此，参照图4及图5，可以了解可以应用在图2的集成电路中的桥接处理包括该处理，通过其使每个帧有稳定数目的输出线，以每个垂直同步信号的固定数目的水平同步信号来代表，具有每条线的变动数目的输出像素，也以每个水平同步信号的变动数目的输出像素时钟脉冲信号来代表。图6是描绘输入与输出帧率匹配的方式的时序图，使用固定输入延迟的算法，其可针对时钟脉冲的变动动态地计算。图6的处理适用于与参照图4及图5所叙述的处理配合使用。
在图6中，输入时序是延着波形200描绘的以及输出时序是延着波形201描绘的。输入时序包括输入垂直同步信号202及203，复数个水平同步信号204、205、206、207及208，例如，以及复数个输入显示致能信号，以外形209代表，其在水平同步信号之间。类似的，输出时序包括输出垂直同步信号220及221，输出水平同步信号222、223、224、225、及226，例如，以及输出显示致能信号，以外形227代表，其在输出水平同步信号之间。在此实施例中，强制信号230在输入垂直同步脉波202的固定输入延迟231之后发出的。输入延迟是预定数目的水平同步信号加上像素时钟脉冲信号，其中像素时钟脉冲信号的数目可以是非零的，对于较大精确度。在此实例中，输入延迟是等于输入水平同步的数目。输入延迟的侦测会使强制信号230的发送与输入水平同步信号205同步。输入延迟被设定在低界限与高界限之间的一个数值，该些界值是由线或帧缓冲器的效能来定义的，使其能够避免发生满溢或下溢的情形。对每一帧实作相同的输入延迟。于是，垂直同步脉波202之后的输入延迟231使强制信号230依据输入水平同步信号208来发送。
如在图式中可以看到的，与输入水平同步脉波205同步的强制信号230正好在输出水平同步脉波223前面产生。输出帧在强制信号230之后的下一个输出水平同步脉波开始，或是在此实例中是在输出水平同步脉波223。在输出垂直同步脉波221之后的下一个帧中，强制信号230发生在输出水平同步信号226之前。于是第一输出动作线与显示致能一起在输出水平同步脉波226之后开始。
图7描绘用来执行参照图6所叙述的方法的实作的流程，使用如图2绘示的视频格式桥接器。该处理器执行一程序，藉以选取适当的输入线延迟，其可避免缓冲器的下溢或满溢(方块250)。硬件计算输入垂直同步脉波及输入水平同步脉波(方块251)。硬件逻辑判断目前的线延迟是否等于该处理器指定的输入线延迟数目(方块257)。假如尚未达到输入线延迟，则该处理继续计数。假如已达到输入线延迟，则发出强制信号(方块252)。输出时序产生器在该强制信号前面产生空白线(方块253)。该处理等待强制信号的侦测(方块254)。假如没有侦测到强制信号，则该处理继续输出空白线。当侦测到强制信号时，则该处理判断是否已发生输出线边界(方块255)。假如不是，则该处理继续等待线边界，如在此实例中是以输出水平同步脉波来指示。当侦测到线边界时，该处理开始从线缓冲器或帧缓冲器读取像素，以及开始输出动作线(方块256)。由处理器250供应的输入线延迟会以周期性的基准重新计算，藉以考虑时钟脉冲信号的变化，假如需要的话。在时钟脉冲是稳定的系统中，这可以不是必要的。在每一帧中的不同时序可能导致变化的每个帧的线的数目，但是其可以用如上所述的方式消除残余线。于是，图4及图5的处理，其中水平同步信号之间的可变量目的像素时钟脉冲信号可与图6及图7的处理一起使用，借此以避免对于输出显示装置为过短的残余线，假如需要的话。
依照本发明的其它处理，在输出像素串流的一组帧中提供每个帧的可变量目的输出线，以每个垂直同步信号的可变量目的输出水平同步信号来代表，具有每条线的固定或可变量目的输出像素，亦可以每个水平同步信号的固定或可变量目的输出像素时钟脉冲来代表。此种处理的运作方式类似于图6所叙述的，除了残余像素会被累积，直到得到残余像素时钟脉冲的数目够长而可用一输出线来表示。当残余像素的数目够高时，则将一额外的线插入帧。这导致一组帧之中至少有一个帧具有与其它帧不同数目的线，使得该组帧中会有每个帧的非整数的平均线数。在另一实施例中，该处理器可以进一步计算在一组帧之中有多少帧会具有额外的线，借此以考虑由不匹配时钟脉冲所产生的残余像素。
图8的时序图是描绘用以确保帧率匹配的另外的处理，在每个帧的线数可能会变化的条件下。
在图8中，输入时序绘示于波形300，以及输出时序绘示于波形301。输入时序包括输入垂直同步信号302，复数个输入水平同步信号303，及复数个输入动作线，以显示致能信号304表示。依照此技术，低界限输入延迟LB 305及高界限输入延迟UB 306会被指定。逻辑307判断第一动作输出线308是否在低界限与高界限值之间。逻辑运作的处理将在下面参照图9说明。输出时序包括输出垂直同步信号310，复数个输出水平同步信号311及复数个输出动作输出线以显示致能信号312表示。动作线的数目313，于其中显示致能信号会被确立，是以桥接算法来决定的，以及一般是固定的。最后的动作线314与下一个垂直同步脉波315的前缘之间的水平同步脉波的数目称为前沿线(front porch line)FPL的数目。垂直同步脉波315的后缘与第一动作线316之间的水平同步脉波的数目称为后沿线(back porch line)BPL的数目。依照此技术，假如第一输出线308低于低界限，则将输出帧周期改变一调整量，例如在前沿加上一额外的线。类似的，假如第一输出线308高于高界限，则将输出帧周期改变一调整量，例如由前沿消除一条线。
图9绘示的处理是用来实作参照图8所叙述的技术。该处理器选取一低界限与一高界限，及一调整量(方块320)。第一电路计算输入垂直同步及输入水平同步脉波(方块321)。该处理判断该计数是否达到低界限或高界限值，以及重复循环直到两个数值都达到(方块322)。该处理在达到低界限输入延迟时发出一低界限信号，以及在达到高界限输入延迟时发出一高界限信号(方块323)。另一个电路计算关于一个帧周期的前沿线数目。此处理包括通过将前一个前沿线数目加上一调整量来决定目前帧的前沿线数目的逻辑(方块340)。该处理判断第一输出线是否在发出低界限信号之前产生(方块341)。假如第一输出线在发出低界限信号之前产生，则该调整值等于一正调整量(方块342)，以及该处理回路至方块340。假如第一输出线不是在发出低界限信号之前产生，则该处理判断第一输出线是否在发出高界限信号之后产生(方块343)。假如第一输出线不是在低界限信号之前或高界限信号之后产生，则该处理重复循环用以侦测下一个帧。在方块343中，假如第一输出线在发出高界限信号之后产生，则将该调整量设定为一负调整量(方块344)，以及该处理向后回路至方块340，计算新的前沿线数目。输出时序产生器在固定数目的后沿输出水平同步脉波之后开始第一输出动作线(方块350)。然后输出时序产生器凭借从线或帧缓冲器读取动作像素来产生该数量的动作线，以及适当地缩放影像(方块351)。然后由电路方块340读取目前的前沿线的数目(方块352)。在最后的动作线之后发出新数量的前沿空白线(方块353)。然后产生输出垂直同步脉波(方块354)。最后，输出该数量的后沿线(方块355)，以及该处理返回至方块350，发出第一动作线。
图10的时序图用来描绘距离锁定技术，用以确保线或帧缓冲器不会产生下溢或满溢的情形。在图10中，输入视频串流沿着波形401绘示。波形402绘示在虚拟正规化位置(pseudo normalized position)的输入视频串流的版本。波形403绘示输出视频串流。输入视频串流包括输入垂直同步脉波410，数个输入水平同步脉波411，数个动作线，开始于水平同步脉波412，以及结束于水平同步脉波413，数个前沿水平同步脉波414，以及下一个垂直同步脉波415。
依照此技术，正规化距离ΔnDo可以描述成储存在缓冲器中的像素，与写入输出视频串流的像素之间的输入线及像素的数目，正规化成输入视频串流的时钟脉冲频率。此计算亦可正规化成输出视频串流的时钟脉冲频率，假如需要的话。在此实例中，波形402为输入视频串流(波形401)的位移复本，其中输入水平同步脉波412与波形403绘示的输出视频串流的动作线的开始对齐。在波形401的输入水平同步脉波412，与输出水平同步脉波432之间的距离ΔDo，计数输出像素时钟脉冲，被正规化，借此以提供数值ΔnDo，计数输入像素时钟脉冲。
波形403绘示的输出视频串流包括输出垂直同步脉波430，数个后沿水平同步脉波431，在动作线中的第一水平同步脉波432，其以水平同步脉波433结束，数个前沿水平同步脉波434，以及下一个垂直同步脉波435。后沿水平同步脉波431的数目，以及前沿水平同步脉波434的数目可以使用上面参照图8及图9讨论的算法来设定，或是可以固定的。
视频格式桥接器中的输出时序产生器调整动作线中的每条线的像素数目，借此以维持正规化距离ΔnDo在可接受的范围内。用以调整每条线的像素数目的处理，依照一个实施例，将参照图11说明。
图11描绘的是依照本发明的一个实施例用来达到距离锁定的处理。第一处理耦接至该输入视频串流，首先侦测一输入垂直同步脉波，以及重设输入x-及y-计数器ix、iy，以及输出x-及y-计数器ox、oy(方块450)。其次，该处理等待第一输入线(方块451)。在侦测到第一输入线时，输入x-及y-计数器会启始(方块452)。该些计数器持续计数直到下一个输入垂直同步信号。第二处理在侦测到输出垂直同步信号时开始输出空白线(方块455)。持续产生空白线直到达到后沿数目的空白线(方块456)。在后沿数目的空白线之后，输出x-及y-计数器会启始(方块457)。其次，在输出x-计数器ox为0时计算正规化距离ΔnDo(方块458)。此距离可以在输出线的任何位置计算。然而，在线的开始处，计算可能会比较容易。应用一个追踪算法在线的开始处对下一个动作线(cur-oH)计算输出像素oH(方块459)。然后，由线或帧缓冲器读取像素以及输出动作线，以等于cur-oH的线宽度(方块450)。其次，该算法判断是否已达到最后的动作线(方块461)。假如尚未达到最后的动作线，则该处理跳回至方块458。假如已达到最后的动作线，则该处理输出前缘线的数目，与每条线的像素数目oH设定为常数，像对于最后的动作线的cur-oH(方块462)。
在方块458，可以使用等式8计算正规化距离，其是根据用以计算输出线的开始的正规化距离的技术，其中输出x-计数器为0。于是，在此实例中的正规化距离等于在输入线的像素数目iH乘上在输入帧中的目前的输入线的数目iy与在输出帧中以输入动作线的数目iVDE对输出动作线的数目oVDE的比例缩放的目前的输出线的数目oy之间的差异，加上目前的输入像素数目ix。
ΔnDi=iH(iy-oy×iVDEoVDE)+ix----eq.8]]>在方块459，追踪算法根据正规化距离调整在输出帧中的每条线的像素数目。该追踪算法具有一最小距离锁定参数DLmin及一最大距离锁定参数DLmax，在此指定的距离范围内设计的缓冲器可以正常的运作。比较正规化距离与最小距离锁定参数DLmin及最大距离锁定参数DLmax，藉以判断是否施用一正调整量及一负调整量，在一个实施例中，其绝对值是相等的。于是，目前的线的像素数目cur-oH被设定成等于先前的线的像素数目pre-oH，假如正规化距离是在最小与最大距离锁定参数之间。目前的线的像素数目cur-oH被设定成大于先前的线的像素数目pre-oH加上正调整量+ΔH，或每条线的像素的最大数目max-oH，假如正规化距离小于最小距离锁定参数DLmin。目前的线的像素数目cur-oH被设定成小于先前的线的像素数目pre-oH减少负调整量-ΔH，或每条线的像素的最小数目min-oH，假如正规化距离大于最大距离锁定参数DLmax。正及负调整量可以，例如，以一阶追踪等式计算，其中ΔH等于正规化距离减去最大与最小距离锁定参数的平均(中心)的绝对值，乘上一增益系数，其是设定成是该处理的稳定速度最佳化。其它的追踪等式，包括较高阶等式可以被使用。
虽然本发明已参照较佳实施例及实例详细公开如上，但必须了解这些实例只是用来阐明而非限制之用。可以了解公知此技术者可以很容易地修饰及组合，保护范围及权利要求为主。
权利要求
1.一种桥接进入的视频串流的视频格式的装置，该输入视频串流的特征以一输入帧率、每条线的输入像素数目、每个帧的输入线数目、每条线的输入动作像素数目、及每个帧的输入动作线数目来描述；用以显示在一输出显示装置上，包括一输入，用于一输入视频串流；一输出，用于一输出视频串流，用于该输出显示器；一缓冲器，以输入时钟脉冲频率来储存输入像素，以及输出关于该输出视频串流的像素；一参考时钟脉冲源，及一输出时钟脉冲产生器，响应于该参考时钟脉冲源，产生一输出时钟脉冲信号，用于该显示器，以及使用该时钟脉冲信号产生一像素时钟脉冲，决定用于该输出视频串流的像素时序，一水平同步时钟脉冲，决定在该输出视频串流的一线长度，以及一垂直同步时钟脉冲，决定在该输出视频串流的一帧长度；以及桥接逻辑，其产生该输出视频串流，具有一输出帧率，匹配于该输入帧率，于其中一输出帧具有每条线的变动数目的像素的至少一个，在该输出帧之间，以及每个帧的变动数目之线，在输出帧之中。
2.如权利要求1所述的装置，其特征在于该桥接逻辑产生一残余线，在该输出帧之间，该残余线具有小于一最小线长度之长度，以及分配该残余线，使用每条线的变动数目的像素，在该输出帧之间。
3.如权利要求1所述的装置，其特征在于该桥接逻辑产生一残余线，在该输出帧之间，该残余线具有小于一最小线长度的长度，以及累积该残余线，跨越多个输出帧，直到累积的残余像素时钟脉冲周期数目大于每条线的最小像素数目，然后将一额外的线加入至该输出视频串流中之一输出帧。
4.如权利要求1所述的装置，其特征在于该桥接逻辑使该输入帧率匹配于该输出帧率，通过以该输入视频串流中之线的数目加上像素数目当作一输入延迟，计算该输入延迟，以及发出一强制信号，当达到该输入延迟时，以及启始在该输出视频串流中的一帧中的一第一动作线，与该输出时钟脉冲信号同步，在该强制信号之后一下一条线。
5.如权利要求4所述的装置，其特征在于周期性计算该预定输入延迟，借此以考虑该输入时钟脉冲的变化。
6.如权利要求1所述的装置，其特征在于该桥接逻辑决定该输入视频串流与该输出视频串流之间的一正规化距离，在一输出线中的一位置，以及调整每条输出线的像素数目，响应于该正规化距离。
7.如权利要求6所述的装置，其特征在于该逻辑增加每条线的像素数目，假如该正规化距离小于一最小距离，减少每条线的像素数目，假如该正规化距离大于一最大距离，否则不改变每条线的像素数目。
8.如权利要求1所述的装置，其特征在于该输出时钟脉冲源抖动该输出时钟脉冲频率。
9.如权利要求1所述的装置，其特征在于该输出时钟脉冲源包括一相锁回路，用以与该输入时钟脉冲同步，以及一除频器。
10.如权利要求1所述的装置，其特征在于该桥接逻辑包括资源，借此以设定一低界限输入延迟及一高界限输入延迟，其中该低及高界限输入延迟为个别的线数目加上在一固定点之后的该输入视频串流的像素数目；借此以输出在该输出视频串流的一帧中的一第一动作线，在该输出视频串流的一后沿数目之线之后，在一输出垂直同步时钟脉冲周期之后；借此以插入该输出视频串流的一前沿数目之线，在该输出视频串流的该帧中的一最后动作线之后；以及通过以调整前沿线的数目，假如在该低界限输入延迟之前或在该高界限输入延迟之后输出该输出视频串流的该帧中的该第一动作线。
11.如权利要求1所述的装置，其特征在于该桥接逻辑包括资源，支持复数个桥接处理，以及资源，凭借其一使用者致能或禁能在该些复数个桥接处理中的选择的桥接处理。
12.一种桥接一输入视频串流至一输出视频串流的方法，用于一显示器；其特征在于包括产生一输出时钟脉冲信号，用于该显示器，以及使用该时钟脉冲信号产生一像素时钟脉冲，决定用于该输出视频串流的像素时序，一水平同步时钟脉冲，决定在该输出视频串流的一线长度，以及一垂直同步时钟脉冲，决定在该输出视频串流的一帧长度；引起一输出帧供应至该显示器，使用该时钟脉冲信号，借此以具有实质上与该输入视频串流中的一帧相同的周期；决定在一残余线中的像素时钟脉冲周期数目，在该输出帧之间；以及假如在该残余线中的像素时钟脉冲周期数目小于一最小线长度，则分配该残余线的像素时钟脉冲周期至该帧的其它的线，凭借提供具有一第一数目的像素时钟脉冲周期的数条线，以及具有与该第一数目不同的一第二数目的像素时钟脉冲周期的数条线。
13.如权利要求12所述的方法，其特征在于该第一数目与该第二数目相差一个像素时钟脉冲周期。
14.如权利要求12所述的方法，其特征在于该第一数目与该第二数目相差一个以上的像素时钟脉冲周期。
15.如权利要求12所述的方法，其特征在于该引起包括决定该输入视频串流中之线的数目加上像素数目当作一输入延迟，计算在一固定点之后的该输入延迟，以及发出一强制信号，当达到该输入延迟时，以及启始在该输出视频串流中的一帧中的一第一动作线，与该输出时钟脉冲信号同步，在该强制信号之后一下一条线。
16.如权利要求12所述的方法，其特征在于该输出视频帧具有一非整数的每条线的像素平均数目。
17.如权利要求15所述的方法，其特征在于在该输入延迟的该像素数目不是零。
18.如权利要求12所述的方法，其特征在于该输入视频串流具有每一帧的线数目对每一帧的动作线数目的一比例，以及包括通过以使正常地不动作线变成空白线来调整该比例。
19.一种桥接一输入视频串流至一输出视频串流的方法，用于一显示器；其特征在于包括产生一输出时钟脉冲信号，用于该显示器，以及使用该时钟脉冲信号产生一像素时钟脉冲，决定用于该输出视频串流的像素时序，一水平同步时钟脉冲，决定在该输出视频串流的一线长度，以及一垂直同步时钟脉冲，决定在该输出视频串流的一帧长度；引起一输出帧供应至该显示器，使用该时钟脉冲信号，借此以具有实质上与该输入视频串流中的一帧相同之周期，凭借决定该输入视频串流中之线的数目加上像素数目当作一输入延迟，计算在一固定点之后在该输入视频串流中的该输入延迟，以及发出一强制信号，当达到该输入延迟时，以及启始在该输出视频串流中的一帧中的一第一动作线，与该输出时钟脉冲信号同步，在该强制信号之后一下一条线。
20.如权利要求19所述的方法，其特征在于在该输入延迟的该像素数目不是零。
21.一种桥接一输入视频串流至一输出视频串流的方法，用于一显示器；其特征在于包括产生一输出时钟脉冲信号，用于该显示器，以及使用该时钟脉冲信号产生一像素时钟脉冲，决定用于该输出视频串流的像素时序，一水平同步时钟脉冲，决定在该输出视频串流的一线长度，以及一垂直同步时钟脉冲，决定在该输出视频串流的一帧长度；引起一输出帧供应至该显示器，使用该时钟脉冲信号，借此以具有实质上与该输入视频串流中的一帧相同的周期；以及决定在该输入视频串流中的一组帧的帧数目，其中在该组帧的一残余线中的像素时钟脉冲周期数目达到一最小数目，然后在该组帧的一个帧中插入一额外的线。
22.如权利要求21所述的方法，其特征在于该决定及插入包括累积来自残余线的像素时钟脉冲周期数目，在输出帧之间；以及当该累积的像素时钟脉冲周期数目大于一最小数目时，对于在该输出视频串流之一线，在该输出视频帧中插入一额外的线以及重新启始该累积。
23.如权利要求21所述的方法，其特征在于该组帧具有一非整数的每个帧的线平均数目。
24.如权利要求21所述的方法，其特征在于该引起及决定包括设定一低界限输入延迟及一该高界限输入延迟，其中该低及高界限输入延迟为个别的线数目加上在一固定点之后的该输入视频串流的像素数目；输出在该输出视频串流的一帧中的一第一动作线，在该输出视频串流的一后沿数目的线之后，在一输出垂直同步时钟脉冲周期之后；插入该输出视频串流之一前沿数目之线，在该输出视频串流的该帧中的一最后动作线之后；以及调整前沿线的数目，假如在该低界限输入延迟之前或在该高界限输入延迟之后输出该输出视频串流之该帧中的该第一动作线。
25.如权利要求24所述的方法，其特征在于在该低界限输入延迟及该高界限输入延迟之一的像素数目不是零。
26.一种桥接一输入视频串流至一输出视频串流的方法，用于一显示器；其特征在于包括产生一输出时钟脉冲信号，用于该显示器，以及使用该时钟脉冲信号产生一像素时钟脉冲，决定用于该输出视频串流的像素时序，一水平同步时钟脉冲，决定在该输出视频串流的一线长度，以及一垂直同步时钟脉冲，决定在该输出视频串流的一帧长度；设定一低界限输入延迟及一该高界限输入延迟，其中该低及高界限输入延迟为个别的线数目加上在该输入视频串流的像素数目；输出在该输出视频串流的一帧中的一第一动作线，在该输出视频串流之一后沿数目之线之后，在一输出垂直同步时钟脉冲周期之后；插入该输出视频串流之一前沿数目之线，在该输出视频串流的该帧中之一最后动作线之后；以及调整前沿线的数目，假如在该低界限输入延迟之前或在该高界限输入延迟之后输出该输出视频串流的该帧中的该第一动作线。
27.如权利要求26所述的方法，其特征在于在该低界限输入延迟及该高界限输入延迟之一的像素数目不是零。
28.一种桥接一输入视频串流至一输出视频串流的方法，用于一显示器；其特征在于包括产生一输出时钟脉冲信号，用于该显示器，以及使用该时钟脉冲信号产生一像素时钟脉冲，决定用于该输出视频串流的像素时序，一水平同步时钟脉冲，决定在该输出视频串流的一线长度，以及一垂直同步时钟脉冲，决定在该输出视频串流的一帧长度；计算输入动作线及像素，借此以决定在该输入帧中的一位置以及输出动作线及像素，借此以决定在该输出帧中的一位置；在输出动作输出线期间，决定在该输入帧中的该位置与该输出帧中的该位置之间的正规化距离；以及依据该正规化距离调整每条线的像素数目。
29.如权利要求28所述的方法，其特征在于包括在输出动作线的开始处决定该正规化距离。
30.如权利要求28所述的方法，其特征在于包括在输出动作线的结束处调整每条线的像素数目。
31.如权利要求28所述的方法，其特征在于包括设定一低界限输入延迟及一该高界限输入延迟，其中该低及高界限输入延迟为个别的线数目加上在该输入视频串流的像素数目；输出在该输出视频串流的一帧中的一第一动作线，在该输出视频串流之一后沿数目之线之后，在一输出垂直同步时钟脉冲周期之后；插入该输出视频串流的一前沿数目之线，在该输出视频串流的该帧中的一最后动作线之后；以及调整前沿线的数目，假如在该低界限输入延迟之前或在该高界限输入延迟之后输出该输出视频串流的该帧中的该第一动作线。
32.如权利要求28所述的方法，其特征在于包括引起一输出帧供应至该显示器，使用该时钟脉冲信号，借此以具有实质上与该输入视频串流中的一帧相同的周期；以及决定在该输入视频串流中的一组帧的帧数目，其中在该组帧的一残余线中的像素时钟脉冲周期数目达到一最小数目，然后在该组帧的一个帧中插入一额外的线。
33.如权利要求32所述的方法，其特征在于该决定及插入包括累积来自残余线的像素时钟脉冲周期数目，在输出帧之间；以及当该累积的像素时钟脉冲周期数目大于一最小数目时，对于在该输出视频串流的一线，在该输出视频帧中插入一额外的线以及重新启始该累积。
34.如权利要求32所述的方法，其特征在于该组帧具有一非整数的每个帧之线平均数目。
35.如权利要求28所述的方法，其特征在于该产生包括抖动该输出时钟脉冲信号的频率，借此以提供一展布频谱效应。
全文摘要
一种视频格式桥接器，使用多种技术以确保线缓冲器不会产生满溢或下溢的情形，以及输出帧率匹配于输入帧率。该桥接器可处理残余线的问题，解决输入及输出时脉频率的变动，以及可以调整输入与输出的每个帧的线数目或每条线的像素数目的比例，使其不会超出输出装置的规格。可以提供用来执行多种技术的单一集成电路，以及包括资源让使用者能够按照需要执行的特定桥接运作致能或禁能这些技术。桥接逻辑产生一输出视频串流，其具有与输入帧率匹配的输出帧率，以及其有该输出帧具有至少一个在一输出帧之中的每条线有变动数目的像素，及/或在一组一个以上的输出帧中的输出帧之中的每个帧有变动数目的线。
文档编号H04N7/01GK1487739SQ0312023
公开日2004年4月7日 申请日期2003年3月4日 优先权日2002年3月4日
发明者陈昌伦, 黄晓鸣, 魏盟修 申请人:旺宏电子股份有限公司