专利名称：高速数字接收信号强度指示电路的制作方法
技术领域：
本发明一般地涉及一种接收信号强度指示(RSSI)电路，具体涉及能够与基带信号处理器调制解调器无关地执行自动增益控制(AGC)并且能够不用外部电容器来高速检测所接收的信号的强度的高速数字RSSI电路。
背景技术：
通过空中的信息或图像信号广播通常是以诸如射频(RF)的高频被发送的。通过接收器的天线来接收RF信号。所接收的信号经由低噪声放大器(LNA)和下变频混频器被转换为中频(IF)或基带信号。然后，利用带通滤波器或低通滤波器来消除所转换的信号的干扰信号分量，以便仅仅所期望的信号分量被发送到IF信号处理器或基带信号处理器。LNA、混频器和集成滤波器电路具有有限的动态范围，因此必须按照所接收的信号的强度来控制它们的增益和线性度。
诸如码分多址(CDMA)系统、全球移动通信系统(GSM)和无线局域网(WLAN)等无线通信系统的物理层处理模拟基带信号。然后，在另一个层中，基带调制解调器将模拟信号转换为数字信号，并且按照数字RSSI执行数字调制和操作以反馈自动增益控制的信息。在诸如利用蓝牙技术的系统的不太精细的系统中，在物理层执行调制或RSSI操作。在这样的系统中，不用基带调制解调器而执行自动增益控制，并且必须高速执行这样的增益控制以便不中断输入信号的接收。
图1是传统的RSSI的方框图。
参见图1，在I路径和Q路径之间的相差是90度。全波整流器80和90通过全波整流诸如限幅器60和70的多级放大器的每一端的输出信号来产生电流，并且所产生的电流被加法器100求和。所求和的电流被RC并行负载120转换为电压。A/D转换器110根据参考电压Vref将电压信号转换为数字信号，并且将数字信号输出作为数字RSSI码。低噪声放大器LNA 10和混合器20和30的增益被所述数字RSSI码控制。
用于平滑当输出信号被全波整流时发生的波纹的RC并行负载120的电容器C通常被放置在集成电路外部，并且需要大的电容量。但是，由于电容器C的电容的增加，充电的电容器需要的时间增加，因此也增加了RSSI响应时间，例如，产生数字RSSI码和按照所产生的RSSI码来控制LNA 10和混合器20和30的增益所需要的时间。换句话说，在电容器C的电容的增加和RSSI响应时间的增加之间存在折中。
图2A-2D图解了当时分双工(TDD)通信系统接收信号时产生的数字RSSI数据的图。
如图2A所示，其中所接收的信号的频率与所发送的信号的频率相同的TDD通信系统将一个帧划分为发送信道和接收信道以使能利用一个信道频率的双向通信。
图2B示出了图2A的所接收的信号的一个脉冲的放大图，图2C是由RC并行负载120转换为电压信号的图2B的所接收信号的图。参见图2C，将输入信号RXIN转换为电压信号中的延迟与RC并行负载120的电容器C的充电所需要的时间成正比地提高。
图2D示出了由A/D转换器110转换为数字RSSI数据的、图2C所示的电压信号。参见图2D，产生数字RSSI数据中的延迟与在A/D转换器110中的数字转换所需要的取样时间成正比地增加。
当利用RC并行负载120和A/D转换器110产生数字RSSI数据的时候，在产生数字RSSI数据中的延迟与RC并行负载120的电容器C充电所需要的时间和在A/D转换器110中的数字转换所需要的取样时间成正比地发生。因此，期望延长按照数字RSSI数据来控制LNA 10和混合器20和30的增益所需要的时间。
另外，A/D转换器110在将所输入的信号转换为数字信号中需要一个参考电压Vref。可以看出Vref的精度严重影响数字RSSI数据的精确度。因此，需要精确的参考电压Vref来提供精确的RSSI码。但是，如本领域中所公知的，由于制造工艺中的变化而导致的不同产生不同的Vref。结果，数字RSSI数据的精度将同样改变。
图3是示出了从图1的系统输出的RSSI数据的特性的示图。
参照图3，当所接收的信号的强度小的时候，混合器20的增益被RSSI数据控制。当所接收的信号的强度大的时候，LNA 10的增益被RSSI数据控制以控制所接收的信号的强度。在此，当LNA或混合器的增益从低电平向高电平改变或从高电平向低电平改变的时候，需要合适的滞后来消除不稳定。
发明内容
按照本发明的实施例的高速数字接收信号强度指示(RSSI)电路能够独立于基带信号处理器调制解调器的操作而执行自动增益控制，并且能够不用外部电容器来高速检测所接收的信号的强度。
接收器可以稳定地利用按照本发明的实施例的高速数字RSSI电路从通信系统接收信号。
按照本发明的一个方面，提供了一种RSSI电路来用于控制在通信系统的接收器件中所接收信号的增益，所述RSSI包括放大单元，包括多个串联连接的放大器，用于通过多级来放大所接收的信号；热电式仪表代码产生单元，用于利用一对输出信号来产生2n比特的热电式仪表代码，所述输出信号被从所述放大单元的每个放大器输出，并且彼此具有相反的相位；二进制代码转换单元，用于将所述2n比特的热电式仪表代码转换为n+1比特的二进制代码，并且输出用于控制所接收的信号的增益的作为数字RSSI数据的二进制代码。
提供了用于控制在通信系统中的接收器件中的所接收信号的增益的RSSI电路，所述RSSI电路包括I路径放大单元，包括多个串联连接的放大器，用于多级放大所输入的I路径信号；I路径热码产生单元，用于利用一对输出信号来产生2n比特的热电式仪表代码，所述输出信号被从所述I路径放大单元的每个放大器输出，并且彼此具有相反的相位；Q路径放大单元，包括多个串联连接的放大器，用于多级放大与I路径信号具有90度相差的、所输入的Q路径信号；Q路径热码产生单元，用于利用一对输出信号来产生2n比特的热电式仪表代码，所述输出信号被从所述Q路径放大单元的每个放大器输出，并且彼此具有相反的相位；二进制代码转换单元，用于组合所述I路径代码产生单元和Q路径代码产生单元的所述2n比特的热电式仪表代码，将所述2n比特的热电式仪表代码转换为n+1比特的二进制代码，并且因此输出用于控制所接收的信号的增益的作为数字RSSI数据的二进制代码。
按照本发明的另一个方面，提供了一种通信系统的接收器件，包括放大器，它输入所接收的信号并且以由RSSI数据控制的增益来放大所接收的信号；第一混合器，用于将被放大器放大的所放大的信号和第一本地振荡信号混合以将所放大的信号转换为要输出的基带信号的I路径信号，第一混合器的增益被RSSI数据控制；第二混合器，用于将被放大器放大的所放大的接收信号与第二本地振荡信号混合，第二本地振荡信号和I路径信号具有90度相差并且输出Q路径系统，所述Q路径信号和I路径信号具有90度相差并且被转换为基带的信号，所述第二混合器的增益以与第一混合器相同的增益来被RSSI数据控制；第一滤波器和第二滤波器，用于消除I路径信号和Q路径信号的干扰分量；RSSI电路，用于利用消除了干扰分量的I路径信号和Q路径信号来产生2n+1比特的热电式仪表代码，将所产生的热电式仪表代码转换为(n+1)比特的二进制代码，并且产生二进制代码来作为RSSI数据。
通信系统的接收器件包括放大器，它输入所接收的信号并且以由RSSI数据控制的增益来放大所接收的信号；混合器，用于将被放大器放大的所放大的信号和第一本地振荡信号混合以将所放大的信号转换为基带信号，混合器的增益被RSSI数据控制；滤波器，用于消除所输入的混合信号的干扰分量；RSSI电路，用于利用消除了干扰分量的混合信号来产生2n+1比特的热电式仪表代码，将所产生的热电式仪表代码转换为n比特的二进制代码，并且产生二进制代码来作为RSSI数据。
通过参照附图详细说明本发明的优选实施例，本发明的上述方面和优点将会变得更加清楚，其中图1是传统的RSSI的方框图；图2A-2D是当时分双工(TDD)通信系统接收信号的时候产生的数字RSSI数据的图；图3是示出了从图1的系统输出的RSSI数据的特性的示图；图4是按照本发明的一个实施例的高速RSSI电路的方框图；图5是图4的代码产生器310a-310d和330a-330d中的一个代码产生器的方框图；
图6A和6B图解了当在图5的代码产生器中输入信号彼此不同的时候的每个要素的波形；图7是按照本发明的一个实施例的RSSI电路操作的设置特性的示图。
具体实施例方式
现在参照附图来更全面地说明本发明，图中示出了本发明的优选实施例。
图4是按照本发明的一个实施例的高速数字RSSI电路250的方框图。按照本发明的一个实施例的高速数字RSSI电路250包括I路径放大单元300，I路径热码产生单元310，Q路径放大单元320，Q路径热码产生单元330，二进制代码转换单元340。图4也示出了低噪声放大器(LNA)200、第一混合器210、第二混合器220、第一滤波器230和第二滤波器240。
参见图4，LNA 200放大所接收的信号RFIN。具体上，LNA 200是放大器，它被设计来减少在放大期间产生的噪声，并且它的增益被从高速数字RSSI电路250输出的RSSI数据控制。
第一混合器210将LNA 200的输出信号与I路径本地振荡信号I-LO混合以将LNA 200的输出信号转换为基带的I信号。另外，第二混合器220将LNA200的输出信号与Q路径本地振荡信号Q-LO混合以将LNA 200的输出信号转换为基带的Q信号。在此，在I-LO和Q-LO之间的相位差等于90度，因此在分别从第一混合器210和第二混合器220输出的I信号和Q信号之间的相差等于90度。第一混合器210和第二混合器220的增益被从高速数字RSSI电路250输出的RSSI数据控制。
第一滤波器230和第二滤波器240可以是带通滤波器或低通滤波器。用于通过分别滤除I信号和Q信号来消除干扰分量。
高速数字RSSI电路250接收其干扰分量被第一滤波器230和第二滤波器240滤除的I信号和Q信号，并且从所接收的I信号和Q信号产生2n+1的热电式仪表代码(thermal meter code)。然后，高速数字RSSI电路250将所产生的2n+1的热电式仪表代码转换为(n+1)比特的二进制代码，并且产生(n+1)比特的二进制代码来作为RSSI数据。如上所述，高速数字RSSI电路250包括I路径放大单元300、I路径热码产生单元310、Q路径放大单元320、Q路径热码产生单元330、二进制代码转换单元340。
I路径放大单元300多级放大由第一滤波器230滤波的I信号。为了说明，假定I路径放大单元300包括四个放大器300a-300d。从每个级的放大器输出的信号对是一对的一个信号与另一个信号相差180度的信号。
I路径热码产生单元310利用从放大器300a-300d输出的信号对来产生n比特的热电式仪表代码。为了说明，假定I路径热码产生单元310对于从放大器300a-300d输出的每对信号对产生2比特的热电式仪表代码。基于这个假设，I路径热码产生单元310对于从放大器300a-300d输出的信号对产生8比特的热电式仪表代码。I路径热码产生单元310包括四个代码产生器310a-310d。代码产生器310a-310d的每个利用从放大器300a-300d分别输出的信号对产生2比特的热电式仪表代码。在此，到代码产生器310d的热电式仪表代码在比到代码产生器310a的热电式仪表代码更低的电平上。
Q路径放大单元320多级放大由第二滤波器240滤波的Q信号。为了说明，假定Q路径放大单元320包括四个放大器，这与I路径放大单元300类似。从每级的放大器输出的信号对是一对的一个信号与另一个信号相差180度的信号。
Q路径热码产生单元330利用从Q路径放大单元320输出的信号对来产生热电式仪表代码。为了说明，假定Q路径热码产生单元330产生对于从每个放大器输出的信号对产生2个比特的热电式仪表代码。基于这个假设，Q路径热码产生单元330产生对于从放大器320a-320d输出的信号对的8个比特的热电式仪表代码。Q路径热码产生单元330包括四个代码产生器330a-330d。每个代码产生器利用从放大器320a-320d分别输出的信号对来产生2比特的热电式仪表代码。在此，到代码产生器330d的热电式仪表代码在比代码产生器330a的热电式仪表代码低的电平。
二进制代码转换单元340将从I路径热码产生单元310和Q路径热码产生单元330产生的8比特热电式仪表代码组合，产生16比特的热电式仪表代码，随后将这个16比特的热电式仪表代码转换为4比特的二进制码。二进制代码转换单元340将4比特的二进制码输出为数字RSSI数据。更具体而言，二进制代码转换单元340将从代码产生器310a-330a产生的热电式仪表代码组合，并且产生4比特的上部热电式仪表代码。另外，二进制代码转换单元340将从代码产生器310b-330b产生的热电式仪表代码组合，将从代码产生器310c-330c产生的热电式仪表代码组合，于是产生对于各个组合的8比特的中间热电式仪表代码。然后，二进制代码转换单元340组合从代码产生器310d-330d产生的热电式仪表代码，并产生4比特的下部热电式仪表代码。
如上所述，因为按照本发明的RSSI电路不使用位于集成电路和A/D转换器外部的附加电容器，因此有可能高速操作RSSI电路而不需要用于充电电容器或因为A/D转换器取样所需要的时间而导致的延迟RSSI的响应所需要的时间。
图5是图4的代码产生器310a-310d和330a-330d的一个代码产生器的方框图。按照本发明的一个实施例的代码产生器包括比较信号产生单元400，第一热码产生器410和热码产生器420。为了说明，假定图5是代码产生器310a的一个实施例。
参见图5，比较信号产生单元400内部产生要与从放大器300a输出的信号对S1和S0比较的电压信号，并且输出电压信号和信号对。具体而言，比较信号产生单元400包括第一晶体管TR0，第二晶体管TR1，电阻阵列R0和R1，电流源I0和I1。
信号S0和S1分别连接到在比较信号产生单元400中的第一和第二晶体管TR0和TR1的基极。集电极连接到电压源SUPPLY，并且发射极分别连接到电阻阵列R0和R1的一端。电阻R0和R1的另一端分别连接到电流源I0和I1。
比较信号产生单元400向第一热码产生器410和第二热码产生器420输出在第一节点N1产生的第一电压信号V1(＝信号S0)、在第二节点N2产生的第二电压信号V2和杂第三节点N3产生的第三电压信号V3。
第一热码产生器410利用从比较信号产生单元400输出的第一和第二电压信号V1(＝信号S0)和V2来产生在2比特的热电式仪表代码中的高电平的上部热电式仪表代码Q1。第一热码产生器410包括第一比较器412、第一触发器414和第二触发器416。
第一比较器412比较在比较信号产生单元400的第一节点N1产生的第一电压信号V1(＝信号S0)与在比较信号产生单元400的第二节点N2产生的第二电压信号V2，并且向第一触发器414的时钟输入端CK输出比较结果。
第一触发器414被复位信号Reset复位，向时钟输入CK输入从第一比较器412输出的比较结果，并且分别向数据输入端D输入高电平数据。第一触发器414响应于输入到时钟输入端CK的第一比较器412的比较结果而向数据输出端Q输出被输入到数据输入D的高电平数据“1”。在此，响应于在图4中所接收信号RFIN的输入而产生复位信号Reset。
第二触发器416被复位信号Reset复位，向时钟输入端CK输入从第一比较器412输出的比较结果，并且分别向数据输入端D输入第一触发器414的输出数据。第二触发器416响应于输入到时钟输入端CK的第一比较器412的比较结果而输出被输入到数据输入端D的数据来作为在2比特的热电式仪表代码中的上部热电式仪表代码Q1。
第二热码产生器420利用从比较信号产生单元400输出的第一和第三电压信号V1和V3来产生在2比特的热电式仪表代码中的下部热电式仪表代码Q0。第二热码产生器420包括第二比较器422，第三触发器424和第四触发器426，并且执行与对应于第一热码产生器410的第一比较器412、第一触发器414和第二触发器416的操作相同的操作。
如果从第一比较器412和422输出的信号被在高电平计时多于两个时钟周期，则第一热码产生器410和第二热码产生器420的两个触发器变为高电平，一旦触发器变为高电平，则它们不改变到低电平直到输入下一个接收信号RXIN，这个信号将复位触发器。这意味着按照本发明的一个实施例的RSSI电路在初始的短期间内工作而不是在RX时间期间连续工作。于是，当RSSI电路与在接收器件中的自动增益控制器组合时不需要RSSI的滞后，并且可以消除非线性。
需要控制图5的第二和第三电压信号V2和V3以便当产生热电式仪表代码的时候不产生气泡(bubble)。下面将参照表1来进一步说明。
如果输入信号的最大值是256mV，则可以利用16个比较器来对输入信号轻易地产生16比特的热电式仪表代码。在此，输入信号被输入到每个比较器的一个输入端，参考电压被输入到每个比较器的另一个输入端。参考电压是256mV(＝256mV/20)，128mV(256mV/21)、64mV(256mV/22)、...、15.6μV(256mV/214)、7.8125μV(256mV/215)，并且它们的每个被输入到16个比较器的对应的比较器。但是，当如此产生热电式仪表代码的时候，需要每个比较器具有高分辨率，因此，所产生的电路很复杂。另外，随着热电式仪表代码的比特的数量增加，电路变得更复杂，这个事实使得难于制造所述电路。为了解决这些问题，利用从第一放大器300a和320a输出的信号来产生4比特的上部热电式仪表代码。第二到第四放大器300b-300d和320b-320d放大从前一个放大器输出的信号，并且利用所放大的信号产生热电式仪表代码。通过放大要比较的信号，代码产生器的比较器的分辨率不带来影响。另外，在传统接收器件中有一个放大器，因此可以利用放大器来轻易地实现按照本发明的RSSI电路。
当使用多个放大器来产生热电式仪表代码的时候，需要根据放大器的增益来控制在输入到代码产生器的比较器412和422的两个信号的电压之间的差，以便产生没有气泡的热电式仪表代码。下面的表1示出了在信号对和比较电压信号之间的DC电压差Vsub，以便图4的代码产生器310a-310b和330a-330d可以无泡地产生2比特的热电式仪表代码，其中所述信号对被从代码产生器310a-310b和330a-330d输入到放大器，比较电压信号产生于放大器内。
在下面的表1中，A1表示放大器310a和330a的增益，A2表示放大器310b和330b的增益，A3表示放大器310c和330c的增益。
如上所述，当设置DC电压差Vsub的时候，在二进制代码转换单元340中组合的16比特的热电式仪表代码是Q1Ia、Q1Qa、Q0Ia、Q0Qa、Q1Ib、Q1Qb、Q0Ib、Q0Qb、Q1Ic、Q1Qc、Q0Ic、Q0Qc、Q1Id、Q1Qd、Q0Id、Q0Qd。但是，可以按照在二进制代码转换单元340中的DC电压差Vsub来从上述的表1中不同地组合热电式仪表代码。
另外，适当地设置图5的比较电压产生单元400的电阻和电流，并且适当地选择节点N2和N3的位置，以便获得表1的Vsub，它表示杂输入到比较器412和422的信号之间的DC电平的差。
在表1中所示的比较电压是其斜度是LSB/6dB的示例。即，如果输入信号增加6dB，例如2倍，则RSSI代码增加1LSB。在此，RSSI的动态范围变为15×6dB(＝90dB)。如果有必要降低RSSI的斜度，则需要改变比较电压。例如，如果斜度是LSB/3dB(＝
)，则表1的比较结果改变为下列表2的比较结果。
如果如表2所示来设置比较电压Vsub，则当RSSI的动态范围降低到15×3dB(＝45dB)的时候，RSSI变得更复杂。在此，为了提高RSSI的动态范围，必须提高热电式仪表代码的比特数量。热电式仪表代码的比特数量可以增加图4的I路径放大单元300和Q路径放大单元320的的放大器数量或图5的热电式仪表代码产生单元的数量。典型地，预先固定放大单元的放大器的数量。结果。所期望的是提高热码产生器的数量。
因此，热码产生器的数量和输入到比较器的信号的DC电压差Vsub涉及RSSI的斜度、RSSI的动态范围、所接收的输入信号的最大值和最小值、放大器的增益。在此，参照输入信号的最小值或输入信号的最大值来计算比较电压。另外，通过接收器件而不是RSSI的请求来确定在接收器件中的放大器的增益，所述增益通常是6dB-24dB。
通过下面公式1而计算斜度以确定RSSI的比特的数量，然后可以确定比较电压。Max-MinRS---(1)]]>其中RS是所需要的分辨率，而Max和Min是所接收的输入信号的最大和最小值。
图6A和6B是当输入到图5的代码产生器的输入信号的幅度彼此不同的时候的每个单元的波形。
图6A示出了当图5的电路是代码产生器310a时的波形的示例。参见图6A，输入到比较器412的第一和第二电压信号V1和V2的相位彼此相反，并且它们的DC电平通过节点N2彼此不同。如图6A所示，如果第一和第二电压信号V1和V2的VP-P小，则第二触发器416的输出Q1响应于从比较器412输出的信号D1而变为低电平0。而图6B示出了当图5的电路是代码产生器310d时的波形的示例。参见图6B，输入到比较器412的第一和第二电压信号V1和V2的相位彼此相反，并且它们的DC电平通过节点N2彼此不同。如果电压信号V1和V2的VP-P大，则第二触发器416的输出Q1响应于从比较器412输出的信号D1而变为高电平1。
图7是按照本发明的实施例设置RSSI电路操作的特性的视图。
参见图4和7，按照RSSI数据的LNA 200、第一混合器210和第二混合器220的动态区域可以被设置为区域I、II、III。在区域I中，LNA 200和第一和第二混合器210和220被设置为高增益模式。在区域II中，LNA 200被设置为高增益模式，而第一和第二混合器210和220被设置为低增益模式。在区域III中，LNA 200和第一和第二混合器210和220被设置为低增益模式。一般，LNA 200、第一混合器210和第二混合器220在输入所接收信号RXIN之前被设置为高增益模式，然后如果所接收的信号RXIN开始被接收，则高速数字RSSI电路250操作来设置LNA 200、第一混合器210、第二混合器220的合适区域。在此，如果输入用于区域II的所接收的信号RXIN，则初始被设置为高增益模式的第一混合器210和第二混合器220被改变为低增益模式，因此向I路径放大单元300和Q路径放大单元320输入的信号降低。按照图5的电路的特性，一旦设置了所接收的信号RXIN的热电式仪表代码，则热电式仪表代码的值不改变直到产生复位信号Reset，即直到输入下一个所接收的信号RXIN。因此，第一混合器210和第二混合器220不从低向高或反之重复改变。这有助于控制由RSSI输出的传送电平。
如上所述，因为按照本发明的实施例的高速数字RSSI电路不使用位于RSSI电路和A/D转换器的外部的附加电容器，因此有可能高速操作RSSI电路而不需要用于充电电容器或因为A/D转换器取样所需要的时间而导致的延迟RSSI的响应所需要的额外时间。按照本发明的实施例的RSSI电路工作初始的短时间而不在RX时间期间连续工作。因此，当RSSI电路与在接收器件中的自动增益控制器组合的时候不需要RSSI的滞后，并且可以消除非线性。
虽然已经参照本发明的实施例具体示出和说明了本发明，本领域的技术人员会明白，在不脱离所附的权利要求所限定的本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。
权利要求
1.一种接收信号强度指示(RSSI)电路，用于控制在通信系统的接收器件中所接收信号的增益，所述RSSI电路包括放大单元，包括多个级联连接的放大器，用于放大所接收的信号；热码产生单元，用于利用一对输出信号来产生2n比特的热电式仪表代码，所述输出信号对被从所述放大单元的每个放大器输出，并且彼此具有相反的相位；二进制代码转换单元，用于将所述2n比特的热电式仪表代码转换为n+1比特的二进制代码，并且输出用于控制所接收的信号的增益的作为数字RSSI数据的二进制代码。
2.按照权利要求1的RSSI电路，其中所述热码产生单元包括多个代码产生器，它们对应于输出信号对的每个并且当输入对应的输出信号对的时候产生m比特(＜n)的热电式仪表代码。
3.按照权利要求2的RSSI电路，其中每个代码产生器包括比较信号产生单元，用于产生比较电压信号，这些比较电压信号要与所述对应的输出信号对比较并且相对于对应的输出信号对具有第一到第m个DC电压差；m个热码产生器，它们对应于每个比较电压信号并且通过比较对应的比较电压信号和所述对应的输出信号对的信号之一来产生n比特的热码。
4.按照权利要求3的RSSI电路，其中比较信号产生单元包括第一晶体管和第二晶体管，包括连接到对应的输出信号对的每个输出信号的基极和连接到电源的集电极；第一电阻阵列和第二电阻阵列，它们的一端分别连接到第一晶体管和第二晶体管的发射极；第一电流源和第二电流源，它们分别连接在第一和第二电阻阵列的另一端和接地电压之间，其中从第一晶体管的发射极获得输出信号，从第二电阻阵列来获得m个比较电压信号。
5.按照权利要求3的RSSI电路，其中每个热码产生器包括比较器，用于比较在输出信号和对应的比较电压信号之间的电压差，并且输出比较结果作为时钟信号，所述输出信号是对应的输出信号对之一；触发单元，它按照复位信号复位，接收高逻辑电平的输入数据，并且响应于时钟信号而将输入数据锁存为n比特的热电式仪表代码。
6.按照权利要求5的RSSI电路，其中触发单元包括多个串联连接的触发器，并且响应于复位信号而复位，响应于时钟信号而锁存数据。
7.按照权利要求5的RSSI电路，其中响应于所接收的信号的输入而使能复位信号。
8.一种用于控制在通信系统中的接收器件中的所接收信号的增益的RSSI电路，所述RSSI电路包括I路径放大单元，包括多个串联连接的放大器，用于多级放大所输入的I路径信号；I路径热码产生单元，用于利用一对输出信号来产生2n比特的热电式仪表代码，所述输出信号被从所述I路径放大单元的每个放大器输出，并且彼此具有相反的相位；Q路径放大单元，包括多个串联连接的放大器，用于多级放大与I路径信号具有90度相差的、所输入的Q路径信号；Q路径热码产生单元，用于利用一对输出信号来产生2n比特的热电式仪表代码，所述输出信号被从所述Q路径放大单元的每个放大器输出，并且彼此具有相反的相位；二进制代码转换单元，用于组合所述I路径代码产生单元和Q路径代码产生单元的所述2n比特的热电式仪表代码，产生2n比特的热电式仪表代码，将所述2n比特的热电式仪表代码转换为n+1比特的二进制代码，并且输出用于控制所接收的信号的增益的作为数字RSSI数据的二进制代码。
9.按照权利要求8的RSSI电路，其中所述I路径热码产生单元包括多个代码产生器，它们对应于从I路径放大单元的每个放大器输出的每个信号对并且通过输入对应的输出信号对来产生m比特(＜n)的热电式仪表代码，并且其中所述Q路径热码产生单元包括多个代码产生器，它们对应于从所述放大单元的每个Q路径放大器输出的每个信号对并且通过输入对应的输出信号对来产生m比特(＜n)的热电式仪表代码。
10.按照权利要求9的RSSI电路，其中I路径热码产生单元和Q路径热码产生单元的每个代码产生器包括比较信号产生单元，用于产生比较电压信号，这些比较电压信号要与所述对应的输出信号对比较并且相对于对应的输出信号对具有第一到第m个DC电压差；m个热码产生器，它们对应于每个比较电压信号并且通过比较对应的比较电压信号和所述对应的输出信号对的信号之一来产生n比特的热码。
11.按照权利要求10的RSSI电路，其中比较信号产生单元包括第一晶体管和第二晶体管，包括连接到对应的输出信号对的每个输出信号的基极和连接到电源的集电极；第一电阻阵列和第二电阻阵列，它们的一端分别连接到第一晶体管和第二晶体管的发射极；第一电流源和第二电流源，它们分别连接在第一和第二电阻阵列的另一端和接地电压之间，其中从第一晶体管的发射极获得输出信号，从第二电阻阵列来获得m个比较电压信号。
12.按照权利要求10的RSSI电路，其中每个热码产生器包括比较器，用于比较在输出信号和对应的比较电压信号之间的电压差，并且输出比较结果作为时钟信号，所述输出信号是对应的输出信号对之一；触发单元，它按照复位信号复位，接收高逻辑电平的输入数据，并且响应于时钟信号而将输入数据锁存为n比特的热电式仪表代码。
13.按照权利要求12的RSSI电路，其中触发单元包括多个串联连接的触发器，并且响应于复位信号而复位，响应于时钟信号而锁存数据。
14.按照权利要求12的RSSI电路，其中响应于所接收的信号的输入而使能复位信号。
15.一种通信系统的接收器件，包括放大器，它输入所接收的信号并且以由RSSI数据控制的增益来放大所接收的信号；第一混合器，用于将被放大器放大的所放大的信号和第一本地振荡信号混合以将所放大的信号转换为要输出的基带信号的I路径信号，第一混合器的增益被RSSI数据控制；第二混合器，用于将被放大器放大的所放大的接收信号与第二本地振荡信号混合，第二本地振荡信号和I路径信号具有90度相差并且输出Q路径系统，所述Q路径信号和I路径信号具有90度相差并且被转换为基带的信号，所述第二混合器的增益以与第一混合器相同的增益来被RSSI数据控制；第一滤波器和第二滤波器，用于消除I路径信号和Q路径信号的干扰分量；RSSI电路，用于利用I路径信号和Q路径信号来产生2n+1比特的热电式仪表代码，将所产生的热电式仪表代码转换为(n+1)比特的二进制代码，并且产生二进制代码来作为RSSI数据。
16.按照权利要求15的接收器件，其中第一和第二滤波器是带通滤波器或低通滤波器。
17.按照权利要求15的接收器件，其中放大器是低噪声放大器，它最小化当放大所接收的信号时发生的噪声。
18.按照权利要求15的接收器件，其中RSSI电路包括I路径放大单元，包括多个串联连接的放大器，用于多级放大所输入的I路径信号；I路径热码产生单元，用于利用一对输出信号来产生2n比特的热电式仪表代码，所述输出信号被从所述I路径放大单元的每个放大器输出，并且彼此具有相反的相位；Q路径放大单元，包括多个串联连接的放大器，用于多级放大与I路径信号具有90度相差的、所输入的Q路径信号；Q路径热码产生单元，用于利用一对输出信号来产生2n比特的热电式仪表代码，所述输出信号被从所述Q路径放大单元的每个放大器输出，并且彼此具有相反的相位；二进制代码转换单元，用于组合所述I路径代码产生单元和Q路径代码产生单元的所述2n比特的热电式仪表代码，产生2n比特的热电式仪表代码，将所述2n比特的热电式仪表代码转换为n+1比特的二进制代码，并且输出用于控制所接收的信号的增益的作为数字RSSI数据的二进制代码。
19.按照权利要求18的RSSI电路，其中所述I路径热码产生单元包括多个代码产生器，它们对应于从I路径放大单元的每个放大器输出的每个信号对并且通过输入对应的输出信号对来产生m比特(＜n)的热电式仪表代码，并且其中所述Q路径热码产生单元包括多个代码产生器，它们对应于从所述放大单元的每个Q路径放大器输出的每个信号对并且通过输入对应的输出信号对来产生m比特(＜n)的热电式仪表代码。
20.按照权利要求19的RSSI电路，其中I路径热码产生单元和Q路径热码产生单元的每个代码产生器包括比较信号产生单元，用于产生比较电压信号，这些比较电压信号要与所述对应的输出信号对比较并且相对于对应对的输出信号具有第一到第m个DC电压差；m个热码产生器，它们对应于每个比较电压信号并且通过比较对应的比较电压信号和所述对应的输出信号对的信号之一来产生n比特的热码。
21.按照权利要求20的RSSI电路，其中比较信号产生单元包括第一晶体管和第二晶体管，它包括连接到对应的输出信号对的每个输出信号的基极和连接到电源的集电极；第一电阻阵列和第二电阻阵列，它们的一端分别连接到第一晶体管和第二晶体管的发射极；第一电流源和第二电流源，它们分别连接在第一和第二电阻阵列的另一端和接地电压之间，其中从第一晶体管的发射极获得输出信号，从第二电阻阵列来获得m个比较电压信号。
22.按照权利要求20的RSSI电路，其中每个热码产生器包括比较器，用于比较在输出信号和对应的比较电压信号之间的电压差，并且输出比较结果作为时钟信号，所述输出信号是对应的输出信号对之一；触发单元，它按照复位信号复位，接收高逻辑电平的输入数据，并且响应于时钟信号而将输入数据锁存为n比特的热电式仪表代码。
23.通信系统的接收器件包括放大器，它输入所接收的信号并且以由RSSI数据控制的增益来放大所接收的信号；混合器，用于将被放大器放大的所放大的信号和第一本地振荡信号混合以将所放大的信号转换为基带信号，混合器的增益被RSSI数据控制；滤波器，用于消除所输入的混合信号的干扰分量；RSSI电路，用于利用消除了干扰分量的混合信号来产生2n+1比特的热电式仪表代码，将所产生的热电式仪表代码转换为n比特的二进制代码，并且产生二进制代码来作为RSSI数据。
24.按照权利要求23的接收器件，其中RSSI电路包括放大单元，包括多个串联连接的放大器，用于通过多级来放大所接收的信号；热码产生单元，利用一对输出信号来产生2n比特的热电式仪表代码，所述输出信号被从所述放大单元的每个放大器输出，并且彼此具有相反的相位；二进制代码转换单元，用于将所述2n比特的热电式仪表代码转换为n+1比特的二进制代码，并且输出用于控制所接收的信号的增益的作为数字RSSI数据的二进制代码。
25.按照权利要求24的接收器件，其中所述热码产生单元包括多个代码产生器，它们对应于输出信号对的每个并且当输入对应的输出信号对的时候产生m比特(＜n)的热电式仪表代码。
26.按照权利要求25的接收器件，其中每个代码产生器包括比较信号产生单元，用于产生比较电压信号，这些比较电压信号要与所述对应的输出信号对比较并且相对于对应对的输出信号具有第一到第m个DC电压差；m个热码产生器，它们对应于每个比较电压信号并且通过比较对应的比较电压信号和所述对应的输出信号对的信号之一来产生n比特的热码。
27.按照权利要求26的接收器件，其中比较信号产生单元包括第一晶体管和第二晶体管，包括连接到对应的输出信号对的每个输出信号的基极和连接到电源的集电极；第一电阻阵列和第二电阻阵列，它们的一端分别连接到第一晶体管和第二晶体管的发射极；第一电流源和第二电流源，它们分别连接在第一和第二电阻阵列的另一端和接地电压之间，其中从第一晶体管的发射极获得输出信号，从第二电阻阵列来获得m个比较电压信号。
28.按照权利要求26的接收器件，其中每个热码产生器包括比较器，用于比较在输出信号和对应的比较电压信号之间的电压差，并且输出比较结果作为时钟信号，所述输出信号是对应的输出信号对之一；触发单元，它按照复位信号复位，接收高逻辑电平的输入数据，并且响应于时钟信号而将输入数据锁存为n比特的热电式仪表代码。
全文摘要
本发明提供了一种高速数字接收信号强度指示(RSSI)电路。所述高速数字RSSI电路包括放大单元，包括多个串联连接的放大器，用于通过多级来放大所接收的信号；热码产生单元，用于利用一对输出信号来产生文档编号H04B17/00GK1481079SQ0315255
公开日2004年3月10日 申请日期2003年8月5日 优先权日2002年8月9日
发明者裵钟大, 钟大 申请人:三星电子株式会社