基于fpga的复合电视广播信号产生装置的制造方法
专利名称:基于fpga的复合电视广播信号产生装置的制造方法
【专利摘要】一种基于FPGA的复合电视广播信号产生装置，对整个装置进行控制的FPGA电路；模拟CVBS信号产生电路，该电路的输入端接FPGA电路；通信电路，该电路与FPGA电路相连。本实用新型具有电路简单、成本低、调试过程直观、明了，便于操作，联网方便的优点。
【专利说明】
基于FPGA的复合电视广播信号产生装置
技术领域
[0001]本实用新型属于自动控制技术领域，具体涉及到一种电视广播型号产生装置。【背景技术】
[0002]在学生们的实践和科研过程中，它们经常会涉及到液晶电视技术的研究。其中，对彩色全电视信号的研究成了重要的问题。到目前为止，并没有一种方便、直观的手段体现彩色全电视信号的组成及如何产生，导致人们不容易研究清楚彩色全电视信号的本质，对深入研究液晶电视成像显示技术带来了困难。所以研究产生复合电视广播信号很有意义，它能引导学生，启发学生，深入学习技术。现有高校很少有复合电视广播信号产生的平台，这将带来一些不足:理论脱离实际，缺乏实践;未能直观了解信号产生的过程;缺少动手能力， 锻炼学生能力不充分。
【发明内容】
[0003]本实用新型所要解决的技术问题在于提供一种设计合理、结构简单、成本低、操作简单的基于FPGA的复合电视广播信号产生装置。
[0004]解决上述技术问题所采用的技术方案是它具有:对整个装置进行控制的FPGA电路;模拟CVBS信号产生电路，该电路的输入端接FPGA电路;通信电路，该电路与FPGA电路相连。
[0005]本实用新型的FPGA电路为:集成电路U5的A7脚接晶体振荡器Y4的4脚，集成电路U5 的H4脚、J4脚、H3脚、J5脚、H13脚、H12脚、G12脚、J3脚、H1脚、H14脚、H5脚、F4脚接插座J5的13 ?2脚，集成电路U5的E3脚、G3脚、K3脚、M3脚、P4脚、P7脚、T1脚、P10脚、P13脚、T16脚、K14脚、 M14脚、E14脚、G14脚、A16脚、C10脚、C13脚、A1脚、C4脚、C7脚接3V电源，集成电路U5的L5脚、 L12脚、F12脚、F5脚接2.5V电源，集成电路U5的D4脚、D13脚、N13脚、N4脚、J12脚、Mil脚、M9 脚、K10脚、K9脚、L6脚、K11脚、K7脚、J6脚、H11脚、H6脚、G10?G6脚、F11脚、F7脚接1.2V电源， 集成电路U5的K6脚、L9脚、L10脚、L11脚、K12脚、F6脚、J10?J7脚、H10?H7脚、K8脚、Jl 1脚、 F10 脚、C12 脚、D7 脚、D10 脚、E4 脚、E13 脚、G4 脚、G13 脚、K4 脚、K13 脚、M4 脚、M13 脚、N7 脚、N10 脚、P5脚、P12脚、R2脚、R15脚、E2脚、H16脚、H15脚、C5脚、B15脚、B2脚、Gl 1 脚、M5脚、E12脚、 G11脚、M5脚、E12脚、E5脚、M12脚接地，集成电路U5的F13脚、M2脚、Ml脚、E15脚、E16脚、M15 脚、M16 脚、A9 脚、B9 脚、B8 脚、T9 脚、R8 脚、E9 脚、D9 脚、B10 脚、A10 脚、F9 脚、A15 脚、C11 脚、B11 脚、All脚、B12脚、E10脚、E11脚、B14脚、A14脚、B13脚、A13脚接集成电路U2的52?67脚、70? 80脚、3脚、6脚、50脚，集成电路U5的G5脚、C2脚、C1脚、F3脚、D2脚、D1脚、H2脚、F2脚、F1脚、B1 脚、J2脚、J1脚、K2脚、K1脚、L1脚、L3脚、L2脚、K5脚、L4脚、R1脚、P2脚、P1脚、N3脚、P3脚、T2 脚、R4脚、T4脚、N6脚、M6脚、P6脚接集成电路U1的52?67脚、70?80脚、3脚、6脚、50脚，集成电路U5的T7脚、L8脚、M8脚、N8脚、P8脚、T10脚接集成电路U3的1?6脚，集成电路U5的N9脚、 Rl 1脚、R12脚、T12脚接集成电路U4的1?4脚，插座J5的1脚接地，晶体振荡器Y4的1脚接3V电源、3脚接地;集成电路U1和集成电路U2的型号为CH7025,集成电路U3的型号为NRE24L01，集成电路U4的型号为MAX485，集成电路U5的型号为EP4CE22F17C6。
[0006]本实用新型具有电路简单、成本低、调试过程直观、操作简单、联网方便的优点，直观的体现彩色全电视信号的组成及如何产生，启发学生深入学习技术，在学校教学中推广使用。【附图说明】
[0007]图1是本实用新型的电气原理方框图。
[0008]图2是图1中FPGA电路的电子原理线路图。[0009 ]图3是图1中通信电路和模拟CVBS信号产生电路的电子原理线路图。【具体实施方式】
[0010]下面结合附图和实施例对本实用新型进一步详细说明但本实用新型不限于下述的实施方式。
[0011]在图1、2、3中，本实施例的基于FPGA的复合电视广播信号产生装置由FPGA电路、通信电路、模拟CVBS信号产生电路连接构成，通信电路与FPGA电路相连，模拟CVBS信号产生电路的输入端接FPGA电路。
[0012]本实施例的FPGA电路由集成电路U5、晶体振荡器Y4、插座J5连接构成，集成电路U5 的型号为EP4CE22F17C6。集成电路U5的A7脚接晶体振荡器Y4的4脚，集成电路U5的H4脚、J4 脚、H3脚、J5脚、H13脚、H12脚、G12脚、J3脚、H1脚、H14脚、H5脚、F4脚接插座J5的13?2脚，集成电路U5的E3脚、G3脚、K3脚、M3脚、P4脚、P7脚、T1脚、P10脚、P13脚、T16脚、K14脚、M14脚、 E14脚、G14脚、A16脚、C10脚、C13脚、A1脚、C4脚、C7脚接3V电源，集成电路U5的L5脚、L12脚、 F12脚、F5脚接2.5V电源，集成电路U5的D4脚、D13脚、N13脚、N4脚、J12脚、Mil脚、M9脚、K10 脚、K9脚、L6脚、Kl 1脚、K7脚、J6脚、HI 1脚、H6脚、G10?G6脚、FI 1脚、F7脚接1.2V电源，集成电路 U5 的 K6 脚、L9 脚、L10 脚、L11 脚、K12 脚、F6 脚、J10 ?J7 脚、H10 ?H7 脚、K8 脚、J11 脚、F10 脚、 C12 脚、D7 脚、D10 脚、E4 脚、E13 脚、G4 脚、G13 脚、K4 脚、K13 脚、M4 脚、M13 脚、N7 脚、N10 脚、P5 脚、 P12 脚、R2 脚、R15 脚、E2脚、H16脚、H15脚、C5脚、B15脚、B2 脚、G11 脚、M5 脚、E12 脚、G11 脚、M5 脚、E12脚、E5脚、M12脚接地，集成电路U5的F13脚、M2脚、Ml脚、E15脚、E16脚、M15脚、M16脚、 A9 脚、B9 脚、B8 脚、T9 脚、R8 脚、E9 脚、D9 脚、B10 脚、A10 脚、F9 脚、A15 脚、C11 脚、B11 脚、All 脚、 B12 脚、E10 脚、E11 脚、B14 脚、A14 脚、B13 脚、A13 脚、G5 脚、C2 脚、C1 脚、F3 脚、D2 脚、D1 脚、H2 脚、 F2 脚、F1 脚、B1 脚、J2 脚、J1 脚、K2 脚、K1 脚、L1 脚、L3 脚、L2 脚、K5 脚、L4 脚、R1 脚、P2 脚、P1 脚、N3 脚、P3脚、T2脚、R4脚、T4脚、N6脚、M6脚、P6脚接模拟CVBS信号产生电路，集成电路U5的T7脚、 L8脚、M8脚、N8脚、P8脚、T10脚、N9脚、Rl 1脚、R12脚、T12脚接通信电路，插座J5的1脚接地，晶体振荡器Y4的1脚接3V电源、3脚接地。[〇〇13]本实施例的通信电路由集成电路U3、集成电路U4、晶体振荡器Y3、电感L3?L5、电容C9?C15、电阻R13、电阻R14、插座J3、插座J4连接构成，集成电路U3的型号为NRE24L01，集成电路U4的型号为MAX485。集成电路U3的1?6脚接集成电路U5的T7脚、L8脚、M8脚、N8脚、P8 脚、T10脚，集成电路U3的13脚接电感L3的一端和电感L4的一端、12脚接电感L4的另一端和电感L5的一端、11脚接电容C11的一端和电感L5的另一端以及电容C12的一端、19脚接电容 C13的一端、10脚接电阻R14的一端和晶体振荡器Y3的一端以及电容C14的一端、9脚接电阻R14的另一端和晶体振荡器Y3的另一端以及电容C15的一端、15脚和7脚以及18脚接3V电源、 8脚和17脚以及20脚和14脚接地，电感L3的另一端接电容C9的一端，电容C9的另一端接电容 C10的一端和插座J3的1脚，电容C10的另一端接电容C11的另一端和电容C12的另一端以及插座J3的2脚，电容C13的另一端接地，电容C14的另一端接地，电容C15的另一端接地，集成电路U4的1?4脚接集成电路U5的N9脚、R11脚、R12脚、T12脚，集成电路U4的7脚接电阻R13的一端和插座J4的1脚、6脚接电阻R13的另一端和插座J4的2脚、5脚接地、8脚接5V电源。[〇〇14]本实施例的模拟CVBS信号产生电路由集成电路U1、集成电路U2、三极管Q1、三极管 Q2、晶体振荡器Y1、晶体振荡器Y2、电感L1、电感L2、电容C1?C8、电阻R1?R12，集成电路U1 和集成电路U2的型号为CH7025。集成电路U1的52?67脚、70?80脚、3脚、6脚、50脚接集成电路U5的G5脚、C2脚、C1脚、F3脚、D2脚、D1脚、H2脚、F2脚、F1脚、B1脚、J2脚、J1脚、K2脚、K1脚、 L1 脚、L3 脚、L2 脚、K5 脚、L4 脚、R1 脚、P2 脚、P1 脚、N3 脚、P3 脚、T2 脚、R4 脚、T4 脚、N6 脚、M6 脚、P6 脚，集成电路U1的29脚通过电阻R5接电感L1的一端和电容C1的一端以及电容C3的一端、4脚通过电阻R1接地、5脚通过电阻R3接地、35脚接电阻R7的一端和晶体振荡器Y1的一端以及电容C5的一端、36脚接电阻R7的另一端和和晶体振荡器Y1的另一端以及电容C7的一端，集成电路U1的18脚、10脚、45脚、44脚、14脚接2.5V电源，集成电路U1的28脚、24脚、12脚、8脚、69 脚、37脚、51脚、49脚接3V电源，集成电路U1的33脚接1.8V电源，集成电路U1的34脚、32脚、31 脚、26脚、30脚、47脚、46脚、48脚、7脚、11脚、68脚、9脚、19脚、13脚接地，电容C1的另一端和电感L1的另一端接三极管Q1的集电极和插座J1的一端，三级管Q1的基极接3V电源、发射极接地，电容C3和电容C5以及电容C7的另一端接地，插座J1的另一端接地，集成电路U2的5 2? 67脚、70?80脚、3脚、6脚、50脚接F13脚、M2脚、Ml脚、E15脚、E16脚、M15脚、M16脚、A9脚、B9 脚、B8 脚、T9 脚、R8 脚、E9 脚、D9 脚、B10 脚、A10 脚、F9 脚、A15 脚、C11脚、B11脚、All脚、B12 脚、 E10脚、E11脚、B14脚、A14脚、B13脚、A13脚，集成电路U2的29脚通过电阻R6接电感L2的一端和电容C2的一端以及电容C4的一端、4脚通过电阻R2接地、5脚通过电阻R4接地、35脚接电阻 R8的一端和晶体振荡器Y2的一端以及电容C6的一端、36脚接电阻R8的另一端和和晶体振荡器Y2的另一端以及电容C8的一端，集成电路U2的18脚、10脚、45脚、44脚、14脚接2.5V电源， 集成电路U2的28脚、24脚、12脚、8脚、69脚、37脚、51脚、49脚接3V电源，集成电路U2的33脚接 1.8V电源，集成电路U2的34脚、32脚、31脚、26脚、30脚、47脚、46脚、48脚、7脚、11脚、68脚、9 脚、19脚、13脚接地，电容C2的另一端和电感L2的另一端接三极管Q2的集电极和插座J2的一端，三级管Q2的基极接3V电源、发射极接地，电容C4和电容C6以及电容C8的另一端接地，插座J2的另一端接地。[〇〇15] 本实施例的工作原理如下:
[0016]系统加电，集成电路U5开始初始化工作，首先，从Y1的引脚4输出时钟信号；其次， 进行电路配置工作:串口通信的读写控制逻辑即集成电路U4的控制逻辑，2路模拟CVBS信号的控制逻辑即集成电路U1和集成电路U2的控制逻辑。此后，电路开始正常工作。[〇〇17]集成电路U5时刻检测外设是否有图像数据输入，没有则等待，否则，信号从插座J4 输入，经过集成电路U4电平变换，从集成电路U4的1脚输出，输入到集成电路U5N9脚;或信号从插座J3输入，经过电容C9、电容C12、电感L3、电感L5,输入到集成电路U3的12脚、13脚，经过集成电路U3处理，输入到集成电路U5。集成电路U5接收图像数据，进一步处理，并将图像数据发送到集成电路U2的52?67脚、70?80脚、3脚、6脚、50脚，经过集成电路U2处理，从集成电路U2的29脚输出，经过电阻R6、电感L2、电容C2滤波，从插座J2输出CVBS信号；或将图像数据发送到集成电路U1的52?67脚、70?80脚、3脚、6脚、50脚，经过集成电路U1处理，从集成电路U1的29脚输出，经过电阻R5、电感L1、电容C1滤波，从插座J1输出CVBS信号。
【主权项】
1.一种基于FPGA的复合电视广播信号产生装置，其特征在于它具有:对整个装置进行控制的FPGA电路；模拟CVBS信号产生电路，该电路的输入端接FPGA电路；通信电路，该电路与FPGA电路相连。2.根据权利要求1所述的基于FPGA的复合电视广播信号产生装置，其特征在于所述的 FPGA电路为:集成电路U5的A7脚接晶体振荡器Y4的4脚，集成电路U5的H4脚、J4脚、H3脚、J5 脚、H13脚、H12脚、G12脚、J3脚、H1脚、H14脚、H5脚、F4脚接插座J5的13?2脚，集成电路U5的 E3脚、G3脚、K3脚、M3脚、P4脚、P7脚、T1 脚、P10脚、P13脚、T16脚、K14脚、Ml 4脚、E14脚、G14脚、 A16脚、C1脚、C13脚、A1脚、C4脚、C7脚接3V电源，集成电路U5的L5脚、L12脚、F12脚、F5脚接 2.5V电源，集成电路U5的D4脚、D13脚、N13脚、N4脚、J12脚、Mil脚、M9脚、K10脚、K9脚、L6脚、 K11脚、K7脚、J6脚、H11脚、H6脚、G10?G6脚、F11脚、F7脚接1.2V电源，集成电路U5的K6脚、L9 脚、L10 脚、L11 脚、K12 脚、F6 脚、J10 ?J7 脚、H10 ?H7 脚、K8 脚、J11 脚、F10 脚、C12 脚、D7 脚、D10 脚、E4 脚、E13 脚、G4 脚、G13 脚、K4 脚、K13 脚、M4 脚、M13 脚、N7 脚、N10 脚、P5 脚、P12 脚、R2 脚、R15 脚、E2 脚、H16脚、H15脚、C5脚、B15 脚、B2 脚、G11 脚、M5 脚、E12脚、G11 脚、M5脚、E12 脚、E5 脚、 M12脚接地，集成电路U5的F13脚、M2脚、Ml脚、E15脚、E16脚、M15脚、M16脚、A9脚、B9脚、B8脚、 T9 脚、R8脚、E9脚、D9脚、B10脚、A10脚、F9脚、A15脚、Cl 1 脚、B11 脚、Al 1 脚、B12脚、E10脚、E11 脚、B14脚、A14脚、B13脚、A13脚接集成电路U2的52?67脚、70?80脚、3脚、6脚、50脚，集成电 路U5的G5脚、C2脚、C1脚、F3脚、D2脚、D1脚、H2脚、F2脚、F1脚、B1脚、J2脚、J1脚、K2脚、K1脚、 L1 脚、L3 脚、L2 脚、K5 脚、L4 脚、R1 脚、P2 脚、P1 脚、N3 脚、P3 脚、T2 脚、R4 脚、T4 脚、N6 脚、M6 脚、P6 脚接集成电路U1的52?67脚、70?80脚、3脚、6脚、50脚，集成电路U5的T7脚、L8脚、M8脚、N8 脚、P8脚、T10脚接集成电路U3的1?6脚，集成电路U5的N9脚、Rl 1脚、R12脚、T12脚接集成电 路U4的1?4脚，插座J5的1脚接地，晶体振荡器Y4的1脚接3V电源、3脚接地;集成电路U1和集 成电路U2的型号为CH7025,集成电路U3的型号为NRE24L01，集成电路U4的型号为MAX485,集 成电路U5的型号为EP4CE22F17C6。
【文档编号】H04N21/41GK205726075SQ201620398875
【公开日】2016年11月23日
【申请日】2016年5月5日
【发明人】赵鹏, 赵宣铭, 冯博
【申请人】榆林学院
【专利摘要】一种基于FPGA的复合电视广播信号产生装置，对整个装置进行控制的FPGA电路；模拟CVBS信号产生电路，该电路的输入端接FPGA电路；通信电路，该电路与FPGA电路相连。本实用新型具有电路简单、成本低、调试过程直观、明了，便于操作，联网方便的优点。
【专利说明】
基于FPGA的复合电视广播信号产生装置
技术领域
[0001]本实用新型属于自动控制技术领域，具体涉及到一种电视广播型号产生装置。【背景技术】
[0002]在学生们的实践和科研过程中，它们经常会涉及到液晶电视技术的研究。其中，对彩色全电视信号的研究成了重要的问题。到目前为止，并没有一种方便、直观的手段体现彩色全电视信号的组成及如何产生，导致人们不容易研究清楚彩色全电视信号的本质，对深入研究液晶电视成像显示技术带来了困难。所以研究产生复合电视广播信号很有意义，它能引导学生，启发学生，深入学习技术。现有高校很少有复合电视广播信号产生的平台，这将带来一些不足:理论脱离实际，缺乏实践;未能直观了解信号产生的过程;缺少动手能力， 锻炼学生能力不充分。
【发明内容】
[0003]本实用新型所要解决的技术问题在于提供一种设计合理、结构简单、成本低、操作简单的基于FPGA的复合电视广播信号产生装置。
[0004]解决上述技术问题所采用的技术方案是它具有:对整个装置进行控制的FPGA电路;模拟CVBS信号产生电路，该电路的输入端接FPGA电路;通信电路，该电路与FPGA电路相连。
[0005]本实用新型的FPGA电路为:集成电路U5的A7脚接晶体振荡器Y4的4脚，集成电路U5 的H4脚、J4脚、H3脚、J5脚、H13脚、H12脚、G12脚、J3脚、H1脚、H14脚、H5脚、F4脚接插座J5的13 ?2脚，集成电路U5的E3脚、G3脚、K3脚、M3脚、P4脚、P7脚、T1脚、P10脚、P13脚、T16脚、K14脚、 M14脚、E14脚、G14脚、A16脚、C10脚、C13脚、A1脚、C4脚、C7脚接3V电源，集成电路U5的L5脚、 L12脚、F12脚、F5脚接2.5V电源，集成电路U5的D4脚、D13脚、N13脚、N4脚、J12脚、Mil脚、M9 脚、K10脚、K9脚、L6脚、K11脚、K7脚、J6脚、H11脚、H6脚、G10?G6脚、F11脚、F7脚接1.2V电源， 集成电路U5的K6脚、L9脚、L10脚、L11脚、K12脚、F6脚、J10?J7脚、H10?H7脚、K8脚、Jl 1脚、 F10 脚、C12 脚、D7 脚、D10 脚、E4 脚、E13 脚、G4 脚、G13 脚、K4 脚、K13 脚、M4 脚、M13 脚、N7 脚、N10 脚、P5脚、P12脚、R2脚、R15脚、E2脚、H16脚、H15脚、C5脚、B15脚、B2脚、Gl 1 脚、M5脚、E12脚、 G11脚、M5脚、E12脚、E5脚、M12脚接地，集成电路U5的F13脚、M2脚、Ml脚、E15脚、E16脚、M15 脚、M16 脚、A9 脚、B9 脚、B8 脚、T9 脚、R8 脚、E9 脚、D9 脚、B10 脚、A10 脚、F9 脚、A15 脚、C11 脚、B11 脚、All脚、B12脚、E10脚、E11脚、B14脚、A14脚、B13脚、A13脚接集成电路U2的52?67脚、70? 80脚、3脚、6脚、50脚，集成电路U5的G5脚、C2脚、C1脚、F3脚、D2脚、D1脚、H2脚、F2脚、F1脚、B1 脚、J2脚、J1脚、K2脚、K1脚、L1脚、L3脚、L2脚、K5脚、L4脚、R1脚、P2脚、P1脚、N3脚、P3脚、T2 脚、R4脚、T4脚、N6脚、M6脚、P6脚接集成电路U1的52?67脚、70?80脚、3脚、6脚、50脚，集成电路U5的T7脚、L8脚、M8脚、N8脚、P8脚、T10脚接集成电路U3的1?6脚，集成电路U5的N9脚、 Rl 1脚、R12脚、T12脚接集成电路U4的1?4脚，插座J5的1脚接地，晶体振荡器Y4的1脚接3V电源、3脚接地;集成电路U1和集成电路U2的型号为CH7025,集成电路U3的型号为NRE24L01，集成电路U4的型号为MAX485，集成电路U5的型号为EP4CE22F17C6。
[0006]本实用新型具有电路简单、成本低、调试过程直观、操作简单、联网方便的优点，直观的体现彩色全电视信号的组成及如何产生，启发学生深入学习技术，在学校教学中推广使用。【附图说明】
[0007]图1是本实用新型的电气原理方框图。
[0008]图2是图1中FPGA电路的电子原理线路图。[0009 ]图3是图1中通信电路和模拟CVBS信号产生电路的电子原理线路图。【具体实施方式】
[0010]下面结合附图和实施例对本实用新型进一步详细说明但本实用新型不限于下述的实施方式。
[0011]在图1、2、3中，本实施例的基于FPGA的复合电视广播信号产生装置由FPGA电路、通信电路、模拟CVBS信号产生电路连接构成，通信电路与FPGA电路相连，模拟CVBS信号产生电路的输入端接FPGA电路。
[0012]本实施例的FPGA电路由集成电路U5、晶体振荡器Y4、插座J5连接构成，集成电路U5 的型号为EP4CE22F17C6。集成电路U5的A7脚接晶体振荡器Y4的4脚，集成电路U5的H4脚、J4 脚、H3脚、J5脚、H13脚、H12脚、G12脚、J3脚、H1脚、H14脚、H5脚、F4脚接插座J5的13?2脚，集成电路U5的E3脚、G3脚、K3脚、M3脚、P4脚、P7脚、T1脚、P10脚、P13脚、T16脚、K14脚、M14脚、 E14脚、G14脚、A16脚、C10脚、C13脚、A1脚、C4脚、C7脚接3V电源，集成电路U5的L5脚、L12脚、 F12脚、F5脚接2.5V电源，集成电路U5的D4脚、D13脚、N13脚、N4脚、J12脚、Mil脚、M9脚、K10 脚、K9脚、L6脚、Kl 1脚、K7脚、J6脚、HI 1脚、H6脚、G10?G6脚、FI 1脚、F7脚接1.2V电源，集成电路 U5 的 K6 脚、L9 脚、L10 脚、L11 脚、K12 脚、F6 脚、J10 ?J7 脚、H10 ?H7 脚、K8 脚、J11 脚、F10 脚、 C12 脚、D7 脚、D10 脚、E4 脚、E13 脚、G4 脚、G13 脚、K4 脚、K13 脚、M4 脚、M13 脚、N7 脚、N10 脚、P5 脚、 P12 脚、R2 脚、R15 脚、E2脚、H16脚、H15脚、C5脚、B15脚、B2 脚、G11 脚、M5 脚、E12 脚、G11 脚、M5 脚、E12脚、E5脚、M12脚接地，集成电路U5的F13脚、M2脚、Ml脚、E15脚、E16脚、M15脚、M16脚、 A9 脚、B9 脚、B8 脚、T9 脚、R8 脚、E9 脚、D9 脚、B10 脚、A10 脚、F9 脚、A15 脚、C11 脚、B11 脚、All 脚、 B12 脚、E10 脚、E11 脚、B14 脚、A14 脚、B13 脚、A13 脚、G5 脚、C2 脚、C1 脚、F3 脚、D2 脚、D1 脚、H2 脚、 F2 脚、F1 脚、B1 脚、J2 脚、J1 脚、K2 脚、K1 脚、L1 脚、L3 脚、L2 脚、K5 脚、L4 脚、R1 脚、P2 脚、P1 脚、N3 脚、P3脚、T2脚、R4脚、T4脚、N6脚、M6脚、P6脚接模拟CVBS信号产生电路，集成电路U5的T7脚、 L8脚、M8脚、N8脚、P8脚、T10脚、N9脚、Rl 1脚、R12脚、T12脚接通信电路，插座J5的1脚接地，晶体振荡器Y4的1脚接3V电源、3脚接地。[〇〇13]本实施例的通信电路由集成电路U3、集成电路U4、晶体振荡器Y3、电感L3?L5、电容C9?C15、电阻R13、电阻R14、插座J3、插座J4连接构成，集成电路U3的型号为NRE24L01，集成电路U4的型号为MAX485。集成电路U3的1?6脚接集成电路U5的T7脚、L8脚、M8脚、N8脚、P8 脚、T10脚，集成电路U3的13脚接电感L3的一端和电感L4的一端、12脚接电感L4的另一端和电感L5的一端、11脚接电容C11的一端和电感L5的另一端以及电容C12的一端、19脚接电容 C13的一端、10脚接电阻R14的一端和晶体振荡器Y3的一端以及电容C14的一端、9脚接电阻R14的另一端和晶体振荡器Y3的另一端以及电容C15的一端、15脚和7脚以及18脚接3V电源、 8脚和17脚以及20脚和14脚接地，电感L3的另一端接电容C9的一端，电容C9的另一端接电容 C10的一端和插座J3的1脚，电容C10的另一端接电容C11的另一端和电容C12的另一端以及插座J3的2脚，电容C13的另一端接地，电容C14的另一端接地，电容C15的另一端接地，集成电路U4的1?4脚接集成电路U5的N9脚、R11脚、R12脚、T12脚，集成电路U4的7脚接电阻R13的一端和插座J4的1脚、6脚接电阻R13的另一端和插座J4的2脚、5脚接地、8脚接5V电源。[〇〇14]本实施例的模拟CVBS信号产生电路由集成电路U1、集成电路U2、三极管Q1、三极管 Q2、晶体振荡器Y1、晶体振荡器Y2、电感L1、电感L2、电容C1?C8、电阻R1?R12，集成电路U1 和集成电路U2的型号为CH7025。集成电路U1的52?67脚、70?80脚、3脚、6脚、50脚接集成电路U5的G5脚、C2脚、C1脚、F3脚、D2脚、D1脚、H2脚、F2脚、F1脚、B1脚、J2脚、J1脚、K2脚、K1脚、 L1 脚、L3 脚、L2 脚、K5 脚、L4 脚、R1 脚、P2 脚、P1 脚、N3 脚、P3 脚、T2 脚、R4 脚、T4 脚、N6 脚、M6 脚、P6 脚，集成电路U1的29脚通过电阻R5接电感L1的一端和电容C1的一端以及电容C3的一端、4脚通过电阻R1接地、5脚通过电阻R3接地、35脚接电阻R7的一端和晶体振荡器Y1的一端以及电容C5的一端、36脚接电阻R7的另一端和和晶体振荡器Y1的另一端以及电容C7的一端，集成电路U1的18脚、10脚、45脚、44脚、14脚接2.5V电源，集成电路U1的28脚、24脚、12脚、8脚、69 脚、37脚、51脚、49脚接3V电源，集成电路U1的33脚接1.8V电源，集成电路U1的34脚、32脚、31 脚、26脚、30脚、47脚、46脚、48脚、7脚、11脚、68脚、9脚、19脚、13脚接地，电容C1的另一端和电感L1的另一端接三极管Q1的集电极和插座J1的一端，三级管Q1的基极接3V电源、发射极接地，电容C3和电容C5以及电容C7的另一端接地，插座J1的另一端接地，集成电路U2的5 2? 67脚、70?80脚、3脚、6脚、50脚接F13脚、M2脚、Ml脚、E15脚、E16脚、M15脚、M16脚、A9脚、B9 脚、B8 脚、T9 脚、R8 脚、E9 脚、D9 脚、B10 脚、A10 脚、F9 脚、A15 脚、C11脚、B11脚、All脚、B12 脚、 E10脚、E11脚、B14脚、A14脚、B13脚、A13脚，集成电路U2的29脚通过电阻R6接电感L2的一端和电容C2的一端以及电容C4的一端、4脚通过电阻R2接地、5脚通过电阻R4接地、35脚接电阻 R8的一端和晶体振荡器Y2的一端以及电容C6的一端、36脚接电阻R8的另一端和和晶体振荡器Y2的另一端以及电容C8的一端，集成电路U2的18脚、10脚、45脚、44脚、14脚接2.5V电源， 集成电路U2的28脚、24脚、12脚、8脚、69脚、37脚、51脚、49脚接3V电源，集成电路U2的33脚接 1.8V电源，集成电路U2的34脚、32脚、31脚、26脚、30脚、47脚、46脚、48脚、7脚、11脚、68脚、9 脚、19脚、13脚接地，电容C2的另一端和电感L2的另一端接三极管Q2的集电极和插座J2的一端，三级管Q2的基极接3V电源、发射极接地，电容C4和电容C6以及电容C8的另一端接地，插座J2的另一端接地。[〇〇15] 本实施例的工作原理如下:
[0016]系统加电，集成电路U5开始初始化工作，首先，从Y1的引脚4输出时钟信号；其次， 进行电路配置工作:串口通信的读写控制逻辑即集成电路U4的控制逻辑，2路模拟CVBS信号的控制逻辑即集成电路U1和集成电路U2的控制逻辑。此后，电路开始正常工作。[〇〇17]集成电路U5时刻检测外设是否有图像数据输入，没有则等待，否则，信号从插座J4 输入，经过集成电路U4电平变换，从集成电路U4的1脚输出，输入到集成电路U5N9脚;或信号从插座J3输入，经过电容C9、电容C12、电感L3、电感L5,输入到集成电路U3的12脚、13脚，经过集成电路U3处理，输入到集成电路U5。集成电路U5接收图像数据，进一步处理，并将图像数据发送到集成电路U2的52?67脚、70?80脚、3脚、6脚、50脚，经过集成电路U2处理，从集成电路U2的29脚输出，经过电阻R6、电感L2、电容C2滤波，从插座J2输出CVBS信号；或将图像数据发送到集成电路U1的52?67脚、70?80脚、3脚、6脚、50脚，经过集成电路U1处理，从集成电路U1的29脚输出，经过电阻R5、电感L1、电容C1滤波，从插座J1输出CVBS信号。
【主权项】
1.一种基于FPGA的复合电视广播信号产生装置，其特征在于它具有:对整个装置进行控制的FPGA电路；模拟CVBS信号产生电路，该电路的输入端接FPGA电路；通信电路，该电路与FPGA电路相连。2.根据权利要求1所述的基于FPGA的复合电视广播信号产生装置，其特征在于所述的 FPGA电路为:集成电路U5的A7脚接晶体振荡器Y4的4脚，集成电路U5的H4脚、J4脚、H3脚、J5 脚、H13脚、H12脚、G12脚、J3脚、H1脚、H14脚、H5脚、F4脚接插座J5的13?2脚，集成电路U5的 E3脚、G3脚、K3脚、M3脚、P4脚、P7脚、T1 脚、P10脚、P13脚、T16脚、K14脚、Ml 4脚、E14脚、G14脚、 A16脚、C1脚、C13脚、A1脚、C4脚、C7脚接3V电源，集成电路U5的L5脚、L12脚、F12脚、F5脚接 2.5V电源，集成电路U5的D4脚、D13脚、N13脚、N4脚、J12脚、Mil脚、M9脚、K10脚、K9脚、L6脚、 K11脚、K7脚、J6脚、H11脚、H6脚、G10?G6脚、F11脚、F7脚接1.2V电源，集成电路U5的K6脚、L9 脚、L10 脚、L11 脚、K12 脚、F6 脚、J10 ?J7 脚、H10 ?H7 脚、K8 脚、J11 脚、F10 脚、C12 脚、D7 脚、D10 脚、E4 脚、E13 脚、G4 脚、G13 脚、K4 脚、K13 脚、M4 脚、M13 脚、N7 脚、N10 脚、P5 脚、P12 脚、R2 脚、R15 脚、E2 脚、H16脚、H15脚、C5脚、B15 脚、B2 脚、G11 脚、M5 脚、E12脚、G11 脚、M5脚、E12 脚、E5 脚、 M12脚接地，集成电路U5的F13脚、M2脚、Ml脚、E15脚、E16脚、M15脚、M16脚、A9脚、B9脚、B8脚、 T9 脚、R8脚、E9脚、D9脚、B10脚、A10脚、F9脚、A15脚、Cl 1 脚、B11 脚、Al 1 脚、B12脚、E10脚、E11 脚、B14脚、A14脚、B13脚、A13脚接集成电路U2的52?67脚、70?80脚、3脚、6脚、50脚，集成电 路U5的G5脚、C2脚、C1脚、F3脚、D2脚、D1脚、H2脚、F2脚、F1脚、B1脚、J2脚、J1脚、K2脚、K1脚、 L1 脚、L3 脚、L2 脚、K5 脚、L4 脚、R1 脚、P2 脚、P1 脚、N3 脚、P3 脚、T2 脚、R4 脚、T4 脚、N6 脚、M6 脚、P6 脚接集成电路U1的52?67脚、70?80脚、3脚、6脚、50脚，集成电路U5的T7脚、L8脚、M8脚、N8 脚、P8脚、T10脚接集成电路U3的1?6脚，集成电路U5的N9脚、Rl 1脚、R12脚、T12脚接集成电 路U4的1?4脚，插座J5的1脚接地，晶体振荡器Y4的1脚接3V电源、3脚接地;集成电路U1和集 成电路U2的型号为CH7025,集成电路U3的型号为NRE24L01，集成电路U4的型号为MAX485,集 成电路U5的型号为EP4CE22F17C6。
【文档编号】H04N21/41GK205726075SQ201620398875
【公开日】2016年11月23日
【申请日】2016年5月5日
【发明人】赵鹏, 赵宣铭, 冯博
【申请人】榆林学院
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1