专利名称：无线通讯系统的制作方法
技术领域：
本发明是有关于一种无线通讯系统，但不受限于无线区域网络(wireless local area network，WLAN)，且特别是有关于一种802.11b接收器，其包含具有快速多路径干扰加密器(Fast MultipathInterference Cipher，FMIC)的封包式无乘法CCK解调器。
背景技术：
伟伯斯彻(Webster)等人的美国专利公开案号2001/0036223揭露了一种RAKE接收器，其用于具非常短字元码长度的直接展频(direct spreadspectrum)信号的室内多路径WLAN中。该RAKE接收器在接收器通道匹配滤波器与字元码关联器间的信号处理路径中具有一嵌入式回授决定等化器结构。该回授决定等化器用于抵消字元码间干扰(ICI，inter-codewordinterference)(也称为字符码间干扰(inter-symbol interference，ISI)(亦即CCK字元码间的排放过度(bleed-over))。
伟伯斯彻的第12-14图显示字元码间位元(chip)干扰(ICI)抵消器，其设计成抵消在802.11b CCK解码器中的由使用长度复变操作(乘法与加法)的后游标(post-cursor)所产生的ICI，包括各字元码(总计有高达256个字元码)之一DFE旋积(convolution)方块与一字元码关联方块。64或256个ICI输出的各输出从一独立处理路径独立计算。
在伟伯斯彻的图12中，对各字元码(总计有高达256个字元码)来说，需要三个基本建构方块(i)一DFE旋积方块1220，利用各字元码(8个复数位元，标示为OW#Kchip)间的复数旋积与高达8个的复数DFE标签(tap)来计算字元码关联器1230前的ICI的逐位元代表；(ii)一逐位元减法器1210，从方块1220的输出减去各接收复数位元(方块1203)；以及(iii)一字元码关联器1230，计算各字元码(8复数位元)与减法器1210的输出间的关联性。所有运算都是复数的，且被各字元码所需要。简言之，256个ICI偏差输出1212在方块1220内独立计算，在方块1210处进行平行减法，接着从该字元码关联器1230找到256个关联输出。因为各字元码关联器1230的输入1223在经ICI偏差校正后变得不同，此架构避免快速瓦许转换(Fast Walsh Transform，FWT)以共同(jointly)与有效地计算所有CCK字元码的CCK关联性。
在伟伯斯彻的图13的另一实施例中，对于各字元码(共有64个字元码)，需要两个基本建构方块(具有上述的相同功能)(i)一DFE旋积方块1340与(ii)一字元码关联器1330。所需的DFE方块与关联方块的数量从256减少为64。经由复数运算，方块1330的64个ICI输出展开成256个ICI输出。相比于图12，此架构计算后-CCK字元码关联器校正1360的ICI偏差。因而，利用64元件快速瓦许转换器1320与1至4展开方块1350，可有效实现能共同与有效计算CCK关联性的字元码关联器。然而，利用复数旋积1340与复数关联1330来先计算各后关联ICI偏差。接着利用1至4展开方块1350来产生全部的256个后关联ICI偏差。接着从方块1350的相关256个关联器输出减去这些后关联ICI偏差。为实施此接收器架构，需要能独立操作的64个复数旋积1340与复数字元码关联器1330。
在伟伯斯彻的图14的又一实施例中，对于各字元码(共有256个字元码)需要两个基本建构方块(具有上述的相同功能)(i)一DFE旋积方块1440与(ii)一复数字元码关联器1430。伟伯斯彻描述了，可预计算与预储存DFE标签。再次，在方块1440独立计算256个ICI输出，接着在方块1430的输出找到256项关联性。
总结，伟伯斯彻的架构需要大量复杂硬件与复数运算的大量运算(复数旋积与复数关联所需的复数乘法与加法)。因此，为实施伟伯斯彻的图12-14的实施例，需要大量功率消耗，复杂的硬件与长处理时间。
发明内容
本发明的目的就是在提供一种利用较少复数运算数量的CCK接收器。
本发明的再一目的是简化CCK接收器的硬件。
为完成本发明的目的，本发明提供一种用于RAKE接收器内的最佳演算架构，以计算用于抵消字元码内位元干扰(ICI)的多路径干扰(MPI)。此演算架构共同计算复数可能字元码的ICI。此演算架构相似于CCK关联计算所需的最佳架构。因而，本发明可从此两架构间的相似性产生优点且在不同时间使用相同硬件以计算MPI与计算复数可能字元码的CCK关联。
一种应用于多路径环境的直接序列展频接收的RAKE接收器，该接收器接收互补码移位键(Complementary Code Keying，CCK)字符，包括通道评估装置，根据所接收的CCK字符而决定一通道脉冲响应，以产生回授标签权值与前馈标签权值；多路径评估装置，耦合至该回授标签权值与前馈标签权值以共同计算复数多路径干扰，该多路径干扰是所接收CCK字符的字元码内位元干扰(ICI)的后关联代表；以及解码装置，耦合以接收该些多路径干扰以抵消该先前CCK字符的ICI。
一种计算在该字元码关联器的该输出处的一接收编码后字符的字元码间干扰(ICI)失真的方法，该方法包括共同计算复数可能字元码的该ICI。
一种计算一接收字符的字元码内干扰(ICI)失真的方法，该方法包括提供一共享电路，在不同时间操作于两种模式下；其中在一第一模式下，该共享电路是一多路径干扰加密器，接收回授标签权值与前馈标签权值以及共同计算为该接收字符的ICI的后关联代表的复数多路径干扰；以及其中在一第二模式下，该共享电路是一CCK关联器，接收该接收字符的位元并计算该接收位元与复数字元码的关联。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下
图1显示简化后的802.11b封包格式；图2显示根据本发明一实施例的接收器；图3显示通道脉冲评估(CIR)结果的一例；图4显示图2的该接收器的共享硬件；图5显示图2的该接收器的CCK解码器；图6显示图2的该接收器的多路径干扰的一例；图7显示可再用以实施快速多路径转换(FMT)与快速瓦许转换(FWT)的基本硬件构成方块；图8显示图4的该CCK关联器的一实施例；图9显示图5的该CCK解码器的多路径干扰抵消器与最大选择器(MIC&MS)方块；图10显示图4的FMIC方块的一实施例；图11显示图4的FMIC方块的另一实施例；图12显示图4的FMIC方块的又一实施例；图13显示半FMWT方块；图14显示图10-12中所用的映对器的输入与输出表。
具体实施例方式
以下描述本发明的最佳实施模式。此描述非用于限制本发明，只为描述本发明实施例的一般原则。本发明的范围由申请专利范围定义。在某些例子中，省略现有装置，元件，机构与方法以免模糊本发明的描述。
简化的802.11b封包格式显示于图1中，其包含两种操作模式。封包的序言(模式1)为巴克(Barker)编码式，而资料部份(模式2)调变于互补码移位键(Complementary Code Keying，CCK)以提供编码后CCK位元。因为不会同时操作此两模式，可共享模式1与2的硬件以降低硬件复杂度。
一接收器20显示于图2中。802.11b传输器一次传输一个资料封包至接收器20以进行处理。当传输CCK调变封包时，各8资料位元经CCK编码成8个复数位元(称为一个CCK字符)，此8个复数位元由该802.11b传输器逐位元地依序传输。此信号经过一无线通道并到达802.11b接收器(比如为接收器20)。一般的无线通道的特征在于多路径传播，其会让接收到的信号失真。因此，必需实施低成本与高性能的接收器以减轻多路径失真。该接收器20具有一第一选择器22，将所接收信号送至两路径的一。该第一选择器22在序言处理下接通该第一路径(模式1)而在解码所接收的CCK字符时接通该第二路径(模式2)。
该接收器20具有一CIR(channel impulse response，通道脉冲响应)评估方块24，其输入端耦合至该第一选择器22，输出端耦合至一通道匹配滤波器(channel matched filter，CMF)方块28(其输入端耦合至该第一选择器22)，一回授决定等化器(DFE，decision-feedbackequalizer)方块30(其输入端耦合至该CMF方块28)与一第二选择器26。一多工器(MUX)34的输入端耦合至该DFE方块30而输出端耦合至该第二选择器26。一共享硬件(Shared Hardware，SH)方块36的输入端耦合至该第二选择器26而输出端耦合至一CCK解码器38。如以下所述，该SH方块36可为快速多路径干扰加密器(Fast Multipath InterferenceCipher，FMIC)方块36a或一CCK关联器(correlator)36b，根据其操作模式而定。该CCK解码器38的输出系输入至一CCK再调变(Remod)方块32的输入端，该方块32的输出端耦合至该DFE方块30。模式1与模式2信号至输入至该选择器22，26，该SH方块36与该CCK解码器38。在模式1操作下，该第二选择器26将该CIR评估方块24所输出的8个输入导至该SH方块36。在模式2操作下，该第二选择器26将该MUX34所输出的8个输入导至该SH方块36。操作细节将于底下描述。该CCK解码器38的输出为解码后CCK字元码的8位元索引(index)。此索引也代表该8位元解码后资料。
虽然图2显示了该DFE方块30与该CCKremod方块32，未必需要此两方块，如果由先前字符的多路径传播所导致的ISI很小的话，可将此方块省略。
在模式1操作间，该CIR评估方块24利用巴克码关联以决定一评估通道脉冲响应。该CIR评估方块24的输出系相关于多路径曲线的后与前游标部份的回授(feedback，FB)与前馈(FF，feed-forward)标签权值。在各封包的序言处理期间，该CIR评估方块24操作于模式1下。在模式1下，该SH方块36(在模式1下，为FMIC方块36a)利用该些FB与FF标签当成输入值以共同与有效地计算64个(或32个，或16个或8个)多路径干扰(Multipath interference，MPI)。底下将显示计算MPI的新式架构。也将显示出，计算MPI的此架构本质上不需要加入新硬件。
该FMIC方块36a所提供的MPI代表由目前所接收CCK字符(8位元)所导致的ICI的后关联性。此多路径曲线假设在封包期间内未被改变。因而，在模式1下，只需计算各封包的MPI一次。当该CCK解码器38将相关MPI值由其关联器输出减去以抵消ICI效应时，这些MPI可使用于模式2。与在模式1下实施FMIC运算的相同硬件可用于实施模式2下的CCK关联器方块36b。亦即，相同硬件可“共享”，或用于执行在两个不同时间下的两种不同功能。
在模式2操作下，该通道评估方块24提供该CMF方块28的CMF标签权值以一致地合并透过多路径通道所接收的信号的能量。该DFE方块30利用CIR评估方块24输出的FB标签权值以从先前CCK字符抵消ISI。先前字符解码于CCK解码方块38并被该CCKRemod方块32再次调变。
该MUX34将该DFE方块30后的每8个复数位元集成一组(一个CCK字符)。该第二选择器26接着将MUX34的输出导至该SH方块36。该SH方块36在模式2下的操作方式相同于CCK关联器36b。最后，该CCK解码器38找到具有所接收信号(由8个接收位元代表)与所有可能CCK字元码间的最大关联的一CCK字元码的索引。此索引为解码后8位元资料。
图3显示通道脉冲评估(CIR)结果的一例。该位元周期代表为Tc。一般来说，该CIR评估方块24评估7或8个FF与FB复数标签(亦即约一CCK字符周期)。所评估出的FFB与FB复数标签分别表示成Fi与Bi(i＝1，2…7或8)。
该SH方块36的操作显示于图4。图4省略该第二选择器26，且直接显示该第二选择器26的8个相关输入。在模式1下，该CIR评估方块24所评估出的4个FF标签与4个FB标签系输入至该FMIC方块36a。64个MPI输出标示成Ci，i＝1，2，…64。在模式2下，MUX34的8位元输出(标示成r1～r8)系输入至该CCK关联器36b。该CCK关联器36b应用快速瓦许转换(Fats Walsh Transform，FWT)以计算8位元与64字元码的关联性。64个CCK关联输出标示成Xi，i＝1，2…64。
该CCK解码器38显示于图5中。该CCK解码器38包括一选择器42，一MPI映对器(mapper)44，以及一多路径干扰抵消器与最大选择器(Multipath Interference Canceller and Maximum Selector，MIC&MS)方块46。在模式1下，该FMIC方块36a输出的64个MPI输出系排列(permute)与储存于该MPI映对器44内。排列后的MPI输出(标示成Yi，i＝1，2，…64)系为所有256字元码的相关ICI失真。在模式2下，64个关联性输出系耦合至该MIC&MS方块46。在该MIC&MS方块46内，相关的ICI失真接着从CCK关联输出减去。底下将描述图5的详细实施方式。
802.11b系统的CCK调变字符(8位元)描述于IEEE标准802.11b，D8.0，IEEE标准部，匹斯卡达威(Piscataway)，NJ，2001年9月中，其内容在此一并做为参考。向量的各字元码为C≡[ck]＝[ej(φ1+φ2-φ3-φ4)，ej(φ1+φ3-φ4)，ej(φ1+φ2+φ4)，-ej(φ1+φ4)，ej(φ1+φ2+φ3)，ej(φ1+φ3)，-ej(φ1+φ2)，ejφ1]T各编码后相φ1，φ2，φ3与φ4具下列4值之一0，π/2，π或3π/2。因而，有44＝256个字元码。最佳解调器是找出在256个字元码中对所接收CCK字符有最大关联性的一个。在发明人所作的内部测试中，由现有FWT产生的256CCK关联输出为W(φ1,φ2,φ3,φ4)≡RHC=Σk=18rkφck={[(r1*ejψ2+r2*)ejψ]]>3+(r3*ejψ2-r2*)]ejψ4+(r5*ejψ2+r6*)ejψ3+[-r7*ejψ2+r8*]}ejψ等式(1)其中ri(i＝1，2，3…8)是所接收的CCK字符(8复数位元)，而符号星字(*)与负号(-)代表复数的共轭复数与复数减法。FWT是现有演算，其可利用少量数学运算(乘法及/或加法)与硬件处理时间来共同计算全部的64或256个关联值。FWT特征包括(1)共同复数因子，ejφ1，具下列值(1，j，-1与-j)之一，从所有的256个关联输出中找出。因而，只需要计算64关联输出来展开至256输出。
(2)64(或256)个关联输出是“共同”(但不独立)计算。
(3)64(或256)个关联输出的所有共同因子只在中间态步骤中计算一次(亦即，可减少复数计算的次数)。
(4)对于任一802.11b接收器，仍需大量硬件与处理时间来实施此CCK关联器40以操作于模式2。然而，在模式1下，执行CCK关联的硬件却处于闲置。
本发明显示相同的CCK关联硬件也可在模式1下用于计算MPI。亦即，本发明可减少伟伯斯彻法中所需的全部(64或256)复数旋积与关联。
图6显示利用三个传输CCK字元码(各为8位元的P，C与N)的该CCK关联器36b的输出的ICI。具三个多路径的特殊多路径曲线假设为预游标F1|，所需信号路径h0，与具复数增益B1的后游标。所接收的信号向量具有所需信号路径加上从不被需要的多路径传来的两个ICI。简言之，所接收的信号向量如下R＝h0C+B1[C(+1)]+F1C(-1)上述等式中的第一项代表所需的信号向量。后与前游标ICI分别描述成传输字元码向量C的向右与向左移位。接着，利用该CCK解码器38来从256关联结果中找出具有所接收信号的最大关联RHC的一字元码，亦即RHC＝h0*CHC+B1*[C(+1)]HC+F1*[C(-1)]HC其中H代表所接收信号向量的复数共轭与移位运算。上述等式中的后两项为前游标与后游标的ICI，其可能会造成不正确解码决定并降低系统性能。
一般，具图3的MP曲？的所接收信号向量的ICI为R≡h0C+Σk=17{Fk[C(-k)]+Bk[C(+k)]}]]>其具有7个前游标，7个后游标与一个所需信号路径。因而，该CCK关联器36b的输出为RHC＝h0*CHC+ICI
ICI≡Σk=17{Fk*[C(-k)]HC+Bk*[C(+k)]HC}]]>在本发明中，前游标与后游标的ICI将利用FMIC方块36a而计算接着抵消于CCK解码器38内。
可发现，所接收信号向量的ICI是所需字元码的移位后总和。比如，前游标F1与后游标B1的ICI为 对于相对延迟相等于从所需信号路径传来的位元的偶数的多路径，可显示出，ICI在该CCK关联器36b输出处全等于0[C(-k)]HC＝[C(+K)]HC＝0，如果j＝2，4或6接着，整体ICI计算可简化成 ≡f(φ2,φ3,φ4)]]> where 等式(2)函数fF(Φ2，Φ3，Φ4)与fB(Φ2，Φ3，Φ4)分别由前游标(包含Fi的项)与后游标(包含Bi的项)所造成的ICI。因而，不只可抵消后游标造成的ICI，也可抵消前游标造成的ICI。相反地，Webster无法解决后游标造成的ICI的问题。
等式(2)为编码后相位Φ2，Φ3，Φ4的函数(Φ1对ICI没有影响)。编码后相位Φ2，Φ3，Φ4各具有下列值之一0，π/2，π或3π/2。因而，在等式2中有43＝64个MPI输出。因此，在本发明中，256个字元码的MPI值的总数从Webster的256(＝44)减少为64(43)。因此，本发明的架构能减少硬件复杂度且能节省功率。底下显示更进一步减至32，16或8。
计算等式(2)的MPI输出的结构相似于用于在等式(1)中计算64个CCK关联输出的结构。等式(1)显示了(a)MPI的计算量可从256减至64。
(b)MPI可利用相似于FWT的相似演算法而共同计算；以及(c)CCK关联器36b可再度使用于MPI计算。
计算MPI的快速演算法称为“快速多路径转换(Fast MultipathTransform)”或FMT。将CCK关联器36b再度使用于MPI计算的详细描述如下。
可在模式1的FMT与模式2的FWT中共享的基本硬件构成方块表示成FMWT方块且显示于图7。FMWT方块的内部操作只需要复数加法(不需要乘法)。四个复数输出(D1～D4)是两复数输入值(A1与A2)的实部及/或虚部的相加，如底下等式(3a)与(3b)。一控制线应用于选择模式1或2。根据所选的模式，四个不同的复数输出将根据等式(3a)或(3b)而得到。两复数输入值(A1与A2)与四个复数输出(D1～D4)间的数学关系如下在模式1(FMT输出)Re{D1}＝Re{A1+A2}＝Re{A1}+Re{A2}Im{D1}＝Im{A1+A2}＝Im{A1}+Im{A2}Re{D2}＝Re{jA1-jA2}＝-Im{A1}+Im{A2}Im{D2}＝Im(jA1-jA2}＝Re{A1}-Re{A2}Re{D3}＝Re{-A1-A2}＝-Re{A1}-Re{A2}Im{D3}＝Im{-A1-A2}＝-Im{A1}-Im{A2}Re{D4}＝Re{-jA1+jA2}＝Im{A1}-Im{A2}Im{D4}＝Im{-jA1+jA2}＝-Re{A1}+Re{A3}等式(3a)在模式2(FWT输出)Re{D1}＝Re{A1+A2}＝Re{A1}+Re{A2}Im{D1}＝Im{A1+A2}＝Im{A1}+Im{A2}Re{D2}＝Re{jA1+A2}＝-Im{A1}+Re{A2}Im{D2}＝Im{jA1+A2}＝Re{A1}+Im{A2}Re{D3}＝Re{-A1+A2}＝-Re{A1}+Re{A2}Im{D3}＝Im{-A1+A2}＝-Im{A1}+Im{A2}Re{D4}＝Re{-jA1+A2}＝Im{A1}+Re{A2}Im{D4}＝Im{-jA1+A2}＝-Re{A1}+Im{A2}
等式(3b)其中Re{}与Im{}代表在括弧内的复数的实数与虚数部份，而复数j定义为(-1)的平方根。因而，在模式1与2下的基本构成方块不需要乘法。
可设计相同硬件方块以操作于模式1或模式2下，如图7，因为模式1与模式2不会同时运算。
甚至，对于所有256个字元码，MPI输出的数量可从64减少为32，或16。可从等式(2)看出f1(Φ2+π，Φ3Φ4)＝-f1(Φ2Φ3Φ4)，Φ2＝0或π/2 等式(4a)从等式(4a)可知，当编码后相位Φ4＝π或3π/2时，不需要计算MPI输出。相似地f1(Φ2，Φ3，Φ4+π)＝-f1(Φ2，Φ3，Φ4)，Φ4＝0或π/2 等式(4b)fI(Φ2+π，Φ3，Φ4+π)＝f1(Φ2，Φ3，Φ4)，Φ2Φ4＝0或π/2 等式(4c)从等式(4b)与(4c)可知，只有两种情况的编码后相位Φ2，Φ4必需计算MPI输出。因为编码后相位φ3有四个选择，所需MPI输出的数量是4*2*2或16。其余的全部48个MPI输出的绝对值相同于此16个MPI输出但为负号。
如果系统内的主要ICI只由后游标(或前游标)造成，利用下列等式，所需MPI输出的数量可更减少为8 比如，只需计算具有两种Φ2选择与四种Φ3选择的函数fF1(Φ2，Φ3)或fB1(Φ2，Φ3)。复数exp(jΦ4)具有底下四个值之一1，j，-1或-j。在实际硬件实施中，这些运算是由改变这些值的(正/负)号及或交换实数/虚数部份而完成，亦即不要任何计算。
简言之，需要先计算函数fF1(Φ2，Φ3)或fB1(Φ2，Φ3)的8个值，接着可从改变fF1(Φ2，Φ3)或fB1(Φ2，Φ3)的(正/负)号及或交换实数/虚数部份而得到fF(Φ2，Φ3，Φ4)或fB(Φ2，Φ3，Φ4)。
等式(4a)-(4e)的实施可由底下三个实施例得到。根据等式(2)的其他数学等效实施例由底下得到 因为等式(5a)-(5d)的项数之间没有共同因子，无法应用FMT演算法来估等式(5a)-(5d)的64(或32或16)个MPI输出。因而相比于根据等式(2)的FMT实施，利用等式(5a)-(5d)之一来计算MPI的话需要更多的复杂硬件。然而，比起需要计算全部256个MPI输出的Webster，等式(5a)-(5d)的各实施例的硬件复杂度较低且处理时间也较短。
图8显示将FMWT当成基本构成方块的该CCK关联器36b的结构。控制线提供模式2指示至所有FMWT方块。MUX34的输出的八个位元r1，r2…r8系馈入至该复数运算方块48。需要这些复数运算方块来准备关联性运算的接收信号。复数运算方块48的8个输入与输出系显示于图8。星号“*”与负号“-”代表复数的复数共轭根与复数的负数。接着需要三个步骤(图8的“Step1”，“Step2”与“Step3”)以共同计算64个关联性输出。所有输入，输出与连接性(比如ai，i＝1，…16，以及bj，j＝1，…32)系标于图8。64个CCK关联性输出(标示为Xi，i＝1，…64)系馈入至该MIC&MS方块46。因为只使用FMWT方块，图8的整体计算不需要乘法。利用FMWT当成基本构成方块，CCK关联器36b的实施可根据FWT而得，且具有下列优点(a)可共同(但不独立)地计算64个CCK关联输出；以及(b)复数计算的次数可减少，因为所有64个关联性的所有共同因子可在中间步骤中只计算一次。
图9显示该MIC&MS方块46的运算。该CCK关联器36b所输出的该64个CCK关联性输出(标示为Xi，i＝1，…32)系展开256个CCK关联，以符合总数256个字元码。各字元码的相关MPI(虽然图9未显示，但只需要实数部份)从256CCK关联输出减去。最大值选择方块50将找出具最大实数关联性的该字元码的索引(1～256)(虽然图9未显示，但在最大值选择中，只需比较复数联关结果的实数部份)。图9的确显示出，在本发明中，利用数学可知，对于全部的256字元码只需要64个MPI输出(FMIC方块36a所输出)。相比下，Webster需要256ICI偏差值以抵消MPI。
总之，本发明导出一数学等式，等式(2)，其提供计算抵消ICI所需的MPI的最佳演算结构(FMT)。此演算结构计算一群可能字元码的ICI。此运算结构类似法于CCK关连运算所需的最佳演算结构，因而，可从此两相似结构中得到好处且在不同时间再度使用相同硬件。等式(2)的其他数学等效实施例列于等式(5a)-(5d)中。可利用等式(5a)-(5d)的一来显示出，ICI抵消的所需MPI输出数量也从256减少为64。从等式(2)，等式(5a)-(5d)可看出，可得到等式(4a)-(4e)间的对称性。利用这些对称性，根据等式(4a)-(4e)，只需计算64个MPI中的32，16或8个MPI接着可得到所有64个MPI。
图10，11与12分别显示计算64，32与16个MPI输出的FMIC方块的三个实施例。各实施例包括一MPI映对器以产生排列后MPI。显示图10，11与12的MPI映对器的输入与输出的表系显示于图14中。
图4的该FMIC方块36a的第一实施例以FMIC方块36aa显示于图10中。任一CCK接收器需要CCK关联器36b。操作于模式2下的CCK关联器36b的FMWT方块可被再度使用成操作于模式1下的FMIC方块36a，以计算64个MPI。输入至FMIC方块36aa的8个输入值(4个FF标签与4个FB标签)系从该CIR评估方块24输出。该复数运算方块48aa执行简单数学运算，比如对输入值进行复数共轭根，负复数与乘以2(位移1位元而不需乘法)。当相比于使用于图8的该CCK关联器36b的硬件，在步骤1中，该FMIC方块36aa包括16个额外复数加法器52aa，其耦合至四个FMWT方块的输出。该复数运算方块48aa的12个复数输出系输入至前四个FMWT方块与该16个额外复数加法器52aa。一MPI映对器I方块44aa用于产生排列后MPI。该些排列后MPI输出，Yi(i＝1，…，64)系输入至该MIC&MS方块46。在实际做法上，最后十六个FMWT方块所输出的该64个输出ci可直接连接(不需要任何“硬件”MPI映对器I)至图9的MIC&MS方块46的相关减法器，所以图10的MPI映对器I方块只为描述而显示出。因为图10的实施例只需要FMWT方块与加法器52aa，此实施例不需要使用任何乘法运算。
图11与图12分别使用FMIC方块36bb与36cc的其他实施例。在这些实施例中，只需要计算32或16个MPI输出。接着可根据等式(4a)-(4c)的对称性来得到所有的64MPI。根据等式(4a)-(4c)的输入与输出的关系表系显示于图14。可观察出，映对器I方块44aa的64个输出(Yi，i＝1，…64)是64个输入值(ci，i＝1，…64)的排列。另一方面，映对器II方块44bb的64个输出(Yi，i＝1，…64)则只是32个输入值(ci，i＝1-8，17-24，33-40与49-56)的排列。最后，映对器III方块44cc的64个输出(Yi，i＝1，…64)是16个输入值(ci，i＝1，2，5，6，17，18，33，34，37，38，49，50，53与54)与其负复数的排列。
因为不需要计算所有的64个MPI输出，在实际做法上，可失能不必要的输出与FMWT方块。如图13所示的半FMWT方块是部份失能FMWT方块(4个输出中有2个输出是不必要的，故而将其省略)。特别是，只需要等式(3a)的前2个复数输出Re{D1}＝Re{A1+A2}＝Re{A1}+Re{A2}Im{D1}＝Im{A1+A2}＝Im{A1}+Im{A2}Re{D2}＝Re{jA1-jA2}＝-Im{A1}+Im{A2}Im{D2}＝Im{jA1-jA2}＝Re{A1}-Re{A2} 等式(6)此(无乘法式)半FMWT方块只操作于模式1。
现参考图11的实施例，该FMIC方块36bb具有12个FMWT方块与8个半FMWT方块。只显示必要的输出与FMWT方块。不显示失能的FMWT方块。部份致能FMWT方块显示成具2个输入端与2个输出端的半FMWT方块。在图8，图10，图11与图12中，保留各输入的索引以容易参考(亦即，图8，图10，图11与图12的输出与连线的索引可交叉参考)。32个输出ci(显示于最后8个FMWT方块的末端)系被图14的MIP映对器II方块44bb展开成64个MPI输出。此64个MPI输出相同于利用图10的实施例所用的64个MPI输出。
现参考图12的实施例，该FMIC方块36cc具有4个FMWT方块与16个半FMWT方块。只显示必要的输出与FMWT方块。不显示失能的FMWT方块。部份致能FMWT方块显示成具2个输入端与2个输出端的半FMWT方块。16个输出ci(显示于最后8个半FMWT方块的末端)系被图14的MIP映对器II方块44CC展开成64个MPI输出。此64个MPI输出相同于利用图10的实施例所用的64个MPI输出。
根据本发明的FMIC方块的实施方式不受限于等式(2)，(5a)-(5d)的模式。数学上等效于等式(2)，(5a)-(5d)的FMIC方块的其他实施方式也在本发明范围内。
因此，当相比于Webster的RAKE接收器，本发明提供数个重要优点(1)本发明的FMIC方块36a的64个MPI输出本质上可视为从图4的CCK关联器36b的相同硬件所产生。
(2)对于所有的256个字元码只需要64个(或32个，或16个，甚至8个)MPI输出，相较于Webster的最佳CCK解码器需要256个ICI输出。
(3)本发明的64个MPI输出从相似于FWT的结构得到，能减少所需硬件(亦即只需要加法器)，减少复数计算次数与减少处理时间。
(4)虽然Webster的256个ICI输出是独立计算，本发明的64个MPI输出是共同计算。得到64个(或32个，或16个)不同MPI输出的共同运算只需计算一次。因而，可减少运算次数。
(5)本发明不需要乘法运算。
(6)在本发明中，预游标与后游标的MPI从FF与FB标签计算。相对地，在Webster中，只有后游标的MPI可从FB标签计算。因而，相比于Webster架构，本发明可抵消更多干扰。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围以权利要求范围所界定者为准。
权利要求
1.一种应用于多路径环境的直接序列展频接收的RAKE接收器，该接收器接收互补码移位键字符，其特征在于，包括通道评估装置，根据所接收的CCK字符而决定一通道脉冲响应，以产生回授标签权值与前馈标签权值；多路径评估装置，耦合至该回授标签权值与前馈标签权值以共同计算复数多路径干扰，该多路径干扰是所接收CCK字符的字元码内位元干扰(ICI)的后关联代表；以及解码装置，耦合以接收该些多路径干扰以抵消该先前CCK字符的ICI。
2.如权利要求1所述的装置，其特征在于，更包括一通道匹配滤波器，接收该CCK字符的字元码；一CCK再调变器，接收该解码装置的该输出并提供一再调变输出；一差动合并器，具有耦合至该通道匹配滤波器的一第一输入端与接收该再调变输出的一第二输入端，该差动合并器的输出系耦合至该多路径评估装置；以及其中当该多路径评估装置接收该差动合并器的该输出时，该多路径评估装置也当成一CCK关联器。
3.如权利要求1所述的装置，其特征在于，所述该解码装置包括映对装置，接收该多路径评估装置的该输出以排列与储存该多路径评估装置的该输出。
4.如权利要求2所述的装置，其特征在于，所述该解码装置包括接收该CCK关联器的该输出的装置以抵消该先前CCK字符的ICI，以及找出具有所接收CCK字符与所有可能CCK字元码间的最大关联性的一CCK字元码的一索引。
5.一种计算在该字元码关联器的该输出处的一接收编码后字符的字元码间干扰(ICI)失真的方法，其特征在于，该方法包括共同计算复数可能字元码的该ICI。
6.如权利要求5所述的方法，其特征在于，更包括提供一字元码关联器，计算具复数可能字元码的该接收编码后字符的该关联。
7.如权利要求5所述的方法，其特征在于，其中该共同计算步骤包括在一字元码关联器的该输出处，加入由各多路径导致的ICI失真而计算由多路径导致的该ICI失真。
8.如权利要求7所述的方法，其特征在于，其中由一特定多路径导致的该ICI失真是从具相关多路径增益的复数可能字元码的自关联所计算。
9.如权利要求8所述的方法，其特征在于，所述该自关联是一移位后字元码与一未移位字元码间的该关联。
10.一种计算一接收字符的字元码内干扰失真的方法，其特征在于，该方法包括提供一共享电路，在不同时间操作于两种模式下；其中在一第一模式下，该共享电路是一多路径干扰加密器，接收回授标签权值与前馈标签权值以及共同计算为该接收字符的ICI的后关联代表的复数多路径干扰；以及其中在一第二模式下，该共享电路是一CCK关联器，接收该接收字符的位元并计算该接收位元与复数字元码的关联。
全文摘要
本发明提供一种用于RAKE接收器内的最佳演算架构，以计算用于抵消字元码内位元干扰(ICI)的多路径干扰(MPI)。此演算架构共同计算复数可能字元码的ICI。此演算架构相似于CCK关联计算所需的最佳架构。此两架构间的相似性允许在不同时间使用相同硬件以计算MPI与计算复数可能字元码的CCK关联。
文档编号H04J11/00GK1702977SQ20031010362
公开日2005年11月30日 申请日期2003年11月6日 优先权日2002年11月7日
发明者陈政宏, 彭蔚中 申请人:华邦电子股份有限公司