专利名称：可靠上电复位装置的制作方法
技术领域：
本发明涉及上电复位技术，尤其涉及通讯领域内一种使用了复位时对供电电压有要求的芯片的电路板的一种可靠的上电复位装置。
背景技术：
在通讯领域，为保证电路板可靠运行，需要在电路板上放置看门狗芯片。电路板上电时，由看门狗芯片为电路板上的其它芯片提供复位信号。业界通常使用的上电复位电路如图1所示，包括看门狗芯片101、上拉电阻103及隔离驱动器102，其中看门狗芯片101用于输出复位脉冲；在各个芯片的复位管脚上设置的一个上拉电阻103用于保证电路板上的各个芯片不因受各种干扰而错误进入复位状态。另外，采用隔离驱动器102对101输出的复位信号进行隔离驱动，以应对看门狗芯片101的复位信号输出管脚驱动能力有限的问题，同时，若电路板上芯片较多，则可以通过隔离驱动器102输出多路复位信号，这样就可以同时对电路板上各个芯片的进行复位操作。图2是常规上电复位装置的具体实施方式
。
以上所提到的上电复位电路中，为保证看门狗芯片101和隔离驱动器102能够可靠工作，需要为它们提供满足芯片要求的标准工作电压VCC。实际应用中，供电电压达到一定电平阀值时(小于标准工作电压)就可激活看门狗芯片101和隔离驱动器102。
通常情况下，看门狗芯片101的激活电压V1要小于102的激活电压V2，隔离驱动器102被激活后，将看门狗芯片101提供的信号输出到各芯片的复位脚。电路板上电时，供电电压首先达到看门狗芯片101的激活电压V1，此时看门狗芯片101开始输出复位脉冲信号(低有效)。随着供电电压的上升，当达到隔离驱动器102的激活电压V2后，该隔离驱动器102开始将看门狗芯片101提供的复位信号输出到各个芯片的复位管脚，芯片进入复位状态。但此时电路板供电电压V2还没有达到芯片要求的标准工作电压VCC，如果电路板上使用了复位时对供电电压有要求的芯片(如需要在复位状态时读取配置管脚的电平以确定工作状态的芯片或在复位状态时需要提供标准工作电压VCC才能正确配置状态寄存器的芯片)，则可能会产生配置错误，从而导致这种芯片不能进入正确的工作状态。这种情况下，就需要在电路板上电过程结束后，通过手动复位操作，来完成对电路板各芯片的初始化配置工作。
由此可知，如图1所示的常规复位电路对某些电路板在上电时，不能达到对芯片进行可靠复位的效果。
发明内容
本实用新型的目的正是为了克服现有技术中在电路板上电过程中芯片在供电电压还没有达到标准工作电压时已进入复位状态的缺点，从而提供一种可靠上电复位装置，在不影响单板的正常复位操作的前提下，解决了对电路板中芯片实现可靠上电复位的问题。
本实用新型所提出的一种可靠上电复位装置，包括延时电路、隔离驱动器、可控隔离驱动器、看门狗芯片以及上拉电阻组成，其中延时电路，用于延缓在电路板上电过程中隔离驱动器的输入信号的变化；隔离驱动器，用于隔离延时电路的输出信号与带控制端的隔离驱动器的控制端信号；可控隔离驱动器，在激活状态下驱动看门狗芯片提供的信号，并且将所述信号输出给电路板上各芯片；看门狗芯片，用于在电路板上电过程中输出具有低电平复位信号；上拉电阻，用于为电路板上各芯片复位管脚提供高电平；所述延时电路的输出端接所述隔离驱动器的输入端，并经所述隔离驱动器后，变成标准逻辑电平，并送至所述可控隔离驱动器的控制端，所述看门狗芯片的输出端接所述可控隔离驱动器的输入端，所述可控隔离驱动器输出端接所述上拉电阻和所述上电复位电路板上各芯片的复位脚。
采用本实用新型所述可靠上电复位装置，与现有技术相比，克服现有技术中电路板上电过程中电源电压还未达到标准工作电压时芯片已进入复位状态的缺点，在电路板上利用延时电路和可控隔离驱动器，保证电路板上电时供电电压达到标准工作电压后才开始对各芯片进行复位操作，达到了电路板上电复位过程完成后即可进入正确工作状态的效果，避免了电路板上电过程结束后还需要通过额外的复位操作来再次初始化芯片的问题，提高了电路板的上电处理流程的可靠性。
下面将结合实施例并参照附图对该发明的技术方案进行详细说明。
图1是现有技术中上电复位装置结构框图；
图2是现有技术中上电复位装置的电路连接示意图；图3是本实用新型的可靠上电复位装置结构框图；图4是本实用新型的可靠上电复位装置的电路连接示意图；图5是现有技术所采用电路的输出信号时序图；图6是本实用新型的可靠上电复位电路输出信号时序图。
具体实施方式
常规上电复位装置如图1所示，其工作过程为看门狗芯片101的输出信号输入到隔离驱动器102的输入端，隔离驱动器102激活后，就将看门狗芯片101提供的信号输出到各芯片的复位脚(各芯片复位管脚都有相应的上拉电阻)。该电路板上电时各输出信号的时序变化如图5所示。其中，电源电压的变化如图5中的曲线5a所示，T3时电路板电源电压达到标准工作电压VCC；T1(T1＜T3)时单板供电电压达到看门狗芯片101的激活电压V1(V1＜VCC)，该芯片输出复位信号并在T4时停止输出复位信号，输出复位信号时序变化如图5中的曲线b所示；T2(T1＜T2＜T3)时单板供电电压达到隔离驱动器102的激活电压V2(V1＜V2＜VCC)，此后隔离驱动器102才将看门狗101提供的复位脉冲信号输出到各个芯片复位脚，因此各芯片接收的复位信号的时序变化如图5中的曲线c所示。
由此可见，对于常规上电复位装置，其供电电压还未达到标准工作电压VCC时电路板上各芯片已进入了复位状态。对于某些在复位状态时需要提供标准工作电压VCC才能正确配置状态寄存器的芯片在此供电电压状态下则会出现配置错误。
本实用新型所述的可靠上电复位装置在电路板电压达到标准工作电压VCC后，将看门狗芯片提供的复位信号输出到电路板上的各个芯片，从而保证了芯片配置的正确性，使电路板在上电复位过程完成后即进入正确的工作状态而无需额外的手动复位操作。
如图3所示，为本实用新型所述的可靠上电复位的装置，它由延时电路301、隔离驱动器302、可控隔离驱动器303、看门狗芯片304以及上拉电阻305组成，其中延时电路301，用于延缓在电路板上电过程中隔离驱动器302的输入信号的变化，即通过一定的延时，保证电路在达到标准工作电压后输出的信号达到隔离驱动器输入端的高触发电平；隔离驱动器302，用来隔离延时电路301的输出信号与可控隔离驱动器303的控制端信号，从而将延时电路301输出的渐变信号变成标准的逻辑电平信号。之所以在本发明中使用隔离驱动器302，是因为对于可控隔离驱动器303而言，其控制端的信号必须是标准的逻辑电平信号，而由延时电路301输出的信号为一渐变的模拟信号，若其直接与可控隔离驱动器303的控制端相连，会产生误判断信号，因此使用器件302来保证器件303的可靠操作。其中，隔离驱动器302可选用业界专用芯片；可控隔离驱动器303，其可在激活状态下将看门狗芯片304提供的信号驱动后输出给各芯片。当控制端输入信号无效(逻辑低电平)时，可控隔离驱动器303处于非激活态，不能驱动看门狗芯片304提供的信号，输出端为高阻；当控制端输入信号有效(逻辑高电平)时可控隔离驱动器303处于激活态，同现有技术的隔离驱动器功能相同，将看门狗芯片304提供的信号驱动后输出给各芯片。该可控隔离驱动器303为控制端高电平有效器件，可选用业界专用芯片或使用可编程逻辑器件(EPLD)实现；看门狗芯片304，用于在电路板上电过程中输出具有一定宽度的低电平复位信号，可选用业界专用芯片。
上拉电阻305，用于在电路板正常工作时，为各芯片复位管脚提供高电平，这样设计的目的是防止各芯片因干扰而错误进入复位状态。同样，其也可选用业界通用电阻。
延时电路301的输出端接隔离驱动器302的输入端，并经隔离驱动器302隔离驱动后，变成标准逻辑电平并送至可控隔离驱动器303的控制端，看门狗芯片304的输出端接可控隔离驱动器303的输入端，可控隔离驱动器303的输出端接上拉电阻和上电复位电路板上各芯片的复位脚。
本实用新型所提供的可靠上电复位电路的工作过程是电路板上电，当供电电压达到看门狗芯片304的激活电压V1时，该芯片开始输出复位信号，此时延时电路301的输出信号并没有达到隔离驱动器302输入端的高触发电平V3，对于隔离驱动器302的输入端而言为低触发电平，因此隔离驱动器302输出低电平信号，可控隔离驱动器303的控制端无效，输出端为高阻信号(，各芯片复位脚由上拉电阻305上拉为高电平)。经过延时电路301适当的延时，直至电路板供电电压达到标准工作电压VCC后，来自延时电路301的输出信号才达到隔离驱动器302的输入端的高触发电平V3，此后，隔离驱动器302输出高电平信号，使可控隔离驱动器303的控制端一直有效，可控隔离驱动器303进入激活态并保持此状态，将看门狗芯片304提供的复位信号输出到的电路板上各个芯片的复位脚。
如图4所示，是本实用新型的可靠上电复位装置的电路连接示意图，具体说明了本发明的技术方案可靠上电复位装置延时电路的输出信号接隔离驱动器的输入端，经隔离驱动器隔离驱动后送至可控隔离驱动器的控制端用于控制其工作状态看门狗芯片的输出接可控隔离驱动器的输入端，可控隔离驱动器的输出端接至电路板各芯片的复位脚(各芯片复位管脚都有相应的上拉电阻)。隔离驱动器的输入端的信号逻辑判断电平为V3(V3＜VCC)，当隔离驱动器的输入端的信号电平高于V3时就判断为逻辑高电平，否则判断为逻辑低电平。
其中，隔离驱动器、可控隔离驱动器、看门狗芯片可分别选择如图4所示各标准专业芯片，也可选择等效的其它芯片或电路。
本实用新型所提供的上电复位电路的电路板上电时电源电压的变化如图6中的曲线d所示，T3时电路板电源电压达到标准工作电压VCC；看门狗芯片304的输出端复位信号时序图如图6中的曲线e所示，在T1(T1＜T3)时单板供电电压达到看门狗芯片304的激活电压V1(V1＜VCC)，该芯片开始输出复位信号并在T4(T4＞T3)时停止输出复位信号；延时电路301和隔离驱动器302的输出信号时序图分别如图6中的曲线f和曲线g所示，其中，延时电路301一直处于充电状态，在T5(T3＜T5＜T4)之前延时电路301的输出信号电平低于V3(V3＜VCC)，隔离驱动器302一直输出低电平，在T5时延时电路301的输出信号电达到V3，隔离驱动器302开始输出高电平；可控隔离驱动器303的输出信号时序图如图6的曲线h所示，该输出信号实际上也是各芯片所接收到的复位信号，由于T5＞T3，因此隔离驱动器开始输出高电平时供电电压已完全稳定在标准工作电压VCC上，同时，当隔离驱动器302输出高电平时，意味着可控隔离驱动器303的控制端信号有效，T3后可控隔离驱动器303被激活，并将看门狗芯片304提供的复位脉冲信号输出到各个芯片的复位脚。由此可见，采用图4所示的上电复位装置，当电源电压达到标准工作电压VCC后，各芯片才进入复位状态。由于此时各芯片的供电电压已满足芯片要求，不会出现错误的逻辑判断而导致配置错误，保证了电路板的可靠运行。
由图6所示的曲线g可知，当电路板上电完成进入正常的工作状态后，可控隔离驱动器的控制端会一直保持高电平，这样就可以一直保持激活状态，与常规上电复位电路中的隔离驱动器功能完成相同。
因此，本实用新型所提供的可靠上电复位装置仅在电路板上电复位过程中起调整作用，对单板正常工作后其它复位功能没有任何影响。
由此可见，如果采用图3所示的装置，通过合理选择延时参数和隔离驱动器，可以保证电路板上电时供电电压达到标准工作电压后才开始对各芯片的复位操作。因此不会出现逻辑判断错误的情况，保证了配置的正确性，简化了电路板上电处理流程，提高了电路板的上电处理流程的可靠性。另外，本装置仅在电路板上电复位过程中起调整作用，对单板正常工作后其它复位功能没有任何影响。
尽管本实用新型通过实施例公开了一种可靠上电复位装置，但是，以上所有描述的目的均为说明本发明而不是限制本发明，本发明的保护范围以权利要求为准。在不脱离本发明的精神和范围的情况下，本领域技术人员在不偏离本发明的范围和精神的情况下，对其进行的关于形式和细节的种种显而易见的修改或变化均应落在本发明的保护范围之内。
权利要求1.一种可靠上电复位装置，包括延时电路、隔离驱动器、可控隔离驱动器、看门狗芯片以及上拉电阻，其特征在于延时电路，用于延缓在电路板上电过程中隔离驱动器的输入信号的变化；隔离驱动器，用于隔离延时电路的输出信号与带控制端的隔离驱动器的控制端信号；可控隔离驱动器，在激活状态下驱动看门狗芯片提供的信号，并且将所述信号输出给电路板上各芯片；看门狗芯片，用于在电路板上电过程中输出具有低电平复位信号；上拉电阻，用于为电路板上各芯片复位管脚提供高电平；所述延时电路的输出端接所述隔离驱动器的输入端，并经所述隔离驱动器后，变成标准逻辑电平，并送至所述可控隔离驱动器的控制端，所述看门狗芯片的输出端接所述可控隔离驱动器的输入端，所述可控隔离驱动器输出端接所述上拉电阻和所述上电复位电路板上各芯片的复位脚。
2.如权利要求1所述的可靠上电复位装置，其特征在于，该可控隔离驱动器在激活状态下将看门狗芯片提供的信号驱动后输出给电路板上各芯片。
3.如权利要求2所述的可靠上电复位装置，其特征在于，该可控隔离驱动器为控制端高电平有效的芯片，控制端为低电平时此器件进入非激活状态，输出端高阻；当控制端为高电平时，所述可控隔离驱动器进入激活状态。
4.如权利要求1所述的可靠上电复位装置，其特征在于，该看门狗芯片为电路板上各芯片输出低电平复位脉冲信号。
5.如权利要求4所述的可靠上电复位装置，其特征在于，该看门狗芯片采用MAX706TESA专用芯片。
6.如权利要求1所述的可靠上电复位装置，其特征在于，该隔离驱动器将延时电路输出的渐变信号变成标准的逻辑电平信号后送至可控隔离驱动器的控制端信号。
7.如权利要求6所述的可靠上电复位装置，其特征在于，该隔离驱动器采用74LPT244专用芯片。
8.如权利要求1所述的可靠上电复位装置，其特征在于，该延时电路为RC充电电路，用于延缓在电路板上电过程中隔离驱动器的输入信号的变化。
9.如权利要求1所述的可靠上电复位装置，其特征在于，该可控隔离驱动器输出高阻时由上拉电阻保证各芯片的复位管脚为高电平。
专利摘要一种可靠上电复位装置，包括延时电路、隔离驱动器、可控隔离驱动器、看门狗芯片以及上拉电阻，其特征在于，所述延时电路的输出端接所述隔离驱动器的输入端，并经所述隔离驱动器后，变成标准逻辑电平，并送至所述可控隔离驱动器的控制端，所述看门狗芯片的输出端接所述可控隔离驱动器的输入端，所述可控隔离驱动器输出端接所述上拉电阻和所述上电复位电路板上各芯片的复位脚；本实用新型在电路板上利用延时电路和可控隔离驱动器，保证电路板上电时供电电压达到标准工作电压后才对各芯片复位，提高了上电处理流程可靠性和成功率，简化了电路板上电处理流程。
文档编号H04B1/00GK2703362SQ20032011206
公开日2005年6月1日 申请日期2003年10月29日 优先权日2003年10月29日
发明者戴庆军 申请人:中兴通讯股份有限公司