专利名称：基于ixp425npu的双路智能百兆pci以太网卡的制作方法
技术领域：
本实用新型涉及一种计算机的网络通讯接口卡。它具有两个百兆以太网接口和一个PCI接口，卡上具有一个网络处理器芯片、配套的程序和数据存储器，网络处理器将在程序存储器内的软件控制下处理第四到七层的网络数据，并完成程序规定的网络数据交换功能。
背景技术：
现有百兆以太网接口都是基于百兆网络接口芯片实现的，该接口芯片要么设计成PCI接口卡，要么直接集成到微机的主板上，但同样是连接到微机的PCI总线上，由于这些网络接口芯片通常只处理到第三层的网络数据，随后通过PCI总线和微机的CPU进行数据交换，最后由主CPU完成网络数据的第四到第七层的数据处理功能。虽然现有的微机性能不断提高，但受现有百兆网络接口芯片的固有性能、网络数据的固有特性以及PCI接口总线的特性限制，在现有微机和网络接口框架下，由微机的CPU完成的网络数据处理性能难于跟上网络数据处理的要求，尤其无法满足一些特定场合，比如高性能的百兆防火墙、入侵检测、内容监控等等的需求，为此需要寻找一种合适的解决方法。
实用新型内容本实用新型目的在于利用Intel公司的一种可编程的通用网络处理器芯片IXP425和有关相应的其它器件，设计出一种具有高性能双路百兆以太网PCI卡。
IXP425网络处理器是Intel公司IXP42X低端网络处理器系列中功能最齐全的一种，其内部具有Xscale核心处理器，集成了三个网络处理引擎(NPE)以及多种网络通信接口的高性能处理器，适合用于系统控制和业务处理相结合的接入端设备，利用它具有的2个百兆以太网接口、标准的PCI总线接口和可编程特性，设计成一种电路组成结构简单、功能强大、具有两路百兆以太网接口、可对网络处理器进行编程实现网络数据预处理的通用PCI网络接口卡。
本实用新型是这样实现的由IXP425网络处理器5分别连接SDRAM1，时钟驱动电路2，Flash3，电源电路4，PCI接口6，两个百兆以太网收发器7、8，RS-232驱动电路9，JTAG测试接口10和复位逻辑电路14；SDRAM1和时钟驱动电路2连接；两个变压器11、12分别连接两个百兆以太网收发器7、8和RJ45网络接口15；RJ45网络接口15又连接两个百兆以太网收发器7、8；RS-232接口13连接RS-232驱动电路9；复位电路14分别连接PCI接口6、IXP425网络处理器5、电源电路4、Flash3和两个百兆以太网收发器7、8；以上电路设计成PCI接口卡的形式，同时具有相应的软件驱动程序和应用程序。
该网卡的优点是板卡上的IXP425采用533MHz的主频，作为核心处理部分，用户可以编程实现自己所需功能，两路百兆以太网接口都是双向的网络接口，用户的可以编程实现两个网口的互联互通，或者在IXP425的Xscale CPU控制下实现有限制的互联互通；网口接收的数据可以直接通过PCI总线送到系统主控计算机，也可以经过Xscale处理后再送到系统主控计算机；主控计算机也可以通过PCI总线向网口发送所需的网络数据。同时，由于IXP425能够对接收和发送的网络数据进行预处理，因此在通过PCI总线和微机的主控CPU通讯时，可以一次发送或接收大块的数据，大量减少PCI的中断次数，减少PCI总线的开销，提高PCI总线的数据传送速率，减轻微机主控CPU的负担，使微机的CPU可以处理更多的工作，从而获得提升微机系统的性能的目的。
该板卡的两路百兆以太网接口都是双向的网络接口，用户可以在IXP425的Xscale CPU上编程实现两个网口的直接互联互通，也可以实现有限制的互联互通；两路以太网接口接收的数据可以程序的控制下直接通过PCI总线送到系统CPU，也可以经过程序预处理后再送到系统CPU；主控计算机可以通过PCI总线向直接发送数据包，这些数据包也可以经过进一步处理再从网口发送出去；该板卡的PCI接口可以每次传送大量的数据，从而大量减少PCI的中断次数，降低PCI总线控制信号占用的时间开销，提高PCI总线的数据传送速率，减轻主控CPU的负担，使主控CPU可以处理更多的工作，从而达到提升系统性能的目的；该板卡的应用软件可以根据实际产品的需要，分担系统主CPU的功能，执行百兆VPN、百兆IDS、百兆防火墙、百兆网关、百兆信息内容监控配合系统等所需的预处理功能，从而进一步提升这些系统的整体性能。
图1“基于IXP425NPU的双路智能百兆PCI以太网卡”内部结构示意图图2“基于IXP425NPU的双路智能百兆PCI以太网卡”线路方框图图3“基于IXP425NPU的双路智能百兆PCI以太网卡”的IXP425软件流程具体实施方式
如图1、2所示的给出的“基于IXP425NPU的双路智能百兆PCI以太网卡”内部结构示意图和线路方框图，该板卡由SDRAM1，时钟驱动电路2，Flash3，电源电路4，IXP425网络处理器5，PCI接口6、两个百兆以太网收发器7、8，RS-232驱动电路9，JTAG测试接口10，两个变压器11、12，RS-232接口13，复位逻辑电路14，RJ45网络接口15组成。
SDRAM1的时钟来自于时钟驱动电路2，其它的地址信号、数据信号和控制信号来自于IXP425网络处理器5的SDRAM接口，SDRAM可以使用2片或4片SDRAM芯片，其容量可以是64MB、128MB或256MB；时钟驱动电路2的输入信号来自于IXP425网络处理器5提供的SDRAM时钟，经过驱动后输出到SDRAM1；Flash3和IXP425网络处理器5的扩展总线相连，其容量可以是4MB、8MB、12MB、16MB、20MB、24MB或32MB；电源电路4用于为IXP425网络处理器5提供所需的1.3V专用电源，同时也为其它所有电路提供3.3V电源；PCI接口6和IXP425网络处理器5的PCI总线相连，提供插入微机PCI槽的接口；JTAG测试接口10和IXP425网络处理器5的JTAG总线相连，允许外部设备通过该接口对本板卡进行调试；两个百兆以太网收发器7、8一方面分别和IXP425网络处理器5的MII0、MII1相连，另一边分别和各自的变压器11、12相连，同时向RJ45网络接口15提供LED指示信号；两个变压器11、12一边分别和两个以太网收发器7、8相连，另一边连接到RJ45网络接口15；RS-232驱动电路9一边连接到IXP425网络处理器5的UART1，另一边则连接RS-232接口13，为本板卡提供RS-232调试接口；复位逻辑电路14则用于监视本板卡的电源供应情况，并随时为IXP425网络处理器5、Flash3、两个百兆以太网收发器7、8等提供所需的复位信号。
剩下的IXP425网络处理器5是本板卡的核心电路，它分别和SDRAM1、时钟驱动电路2、Flash3、电源电路4、PCI接口6、两个百兆以太网收发器7、8、RS-232驱动电路9、JTAG测试接口10和复位逻辑电路14等相连，将在Flash中的有关操作系统和驱动程序的的管理下，运行特定的用户程序，执行用户规定的各种功能，完成用户的各种目标。
参见图3给出的“基于IXP425NPU的双路智能百兆PCI以太网卡”的IXP425软件流程，本板卡上电之后，IXP425将开始执行Flash中的初始化和应用程序，首先禁止各种中断程序，根据所使用的SDRAM的器件类型和容量设定有关配置参数，把程序从Flash中拷贝到SDRAM中，执行程序的解压缩功能，重新初始化所有硬件，中断向量初始化，系统内核初始化，执行引导程序，最后装载并执行实际的应用程序。在这些步骤中，所有前面的过程都是为最后一步的应用程序准备的，而最后的应用程序可以根据板卡的所需的功能定位而修改，从而实现不同的功能执行百兆VPN、百兆IDS、百兆防火墙、百兆网关、百兆信息内容监控配合系统等所需的预处理功能，从而进一步提升这些系统的整体性能。该能力是现有其它所有百兆网卡所不具备的功能，也是本实用新型存在的根本意义所在。
权利要求一种“基于IXP425NPU的双路智能百兆PCI以太网卡”，其特征在于所述的网卡由IXP425网络处理器(5)分别连接SDRAM(1)、时钟驱动电路(2)、Flash(3)、电源电路(4)、PCI接口(6)、两个百兆以太网收发器(7，8)、RS-232驱动电路(9)、JTAG测试接口(10)和复位逻辑电路(14)；SDRAM(1)和时钟驱动电路(2)连接；两个变压器(11，12)分别连接两个百兆以太网收发器(7，8)和RJ45网络接口(15)；RJ45网络接口(15)又连接两个百兆以太网收发器(7，8)；RS-232接口(13)连接RS-232驱动电路(9)；复位电路(14)分别连接PCI接口(6)、IXP425网络处理器(5)、电源电路(4)、Flash(3)和两个百兆以太网收发器(7，8)；以上电路共同组成PCI接口卡的形式。
专利摘要一种“基于IXP425NPU的双路智能百兆PCI以太网卡”，该卡由SDRAM、时钟驱动电路、Flash、电源电路、IXP425网络处理器、PCI接口、两个双速以太网收发器、两个变压器、RS－232驱动电路、RS－232接口、JTAG测试接口、复位逻辑电路和RJ45网络接口硬件电路组成，它们相互电连接，并设计成PCI接口卡的形式，同时具有相应的软件驱动程序和应用程序；本板卡以IXP425可编程网络处理器作为核心处理部件，用户可以编程分担主控CPU的一些功能，提高PCI总线的数据传送效率，减少系统CPU的占用时间，从而提升整体系统的整体性能。
文档编号H04L12/28GK2666042SQ200320129780
公开日2004年12月22日 申请日期2003年12月24日 优先权日2003年12月24日
发明者徐亚非, 周宽裕, 刘江林, 常乐 申请人:北京国都兴业科技发展有限公司