专利名称：提高全t交叉中数据存储器使用效率的方法
技术领域：
本发明涉及通信技术领域，具体涉及一种提高数据存储器使用效率的方法。
背景技术：
随着通信技术的发展，在SDH(同步数字体系)/SONET(同步光网络)网络中承载的信息量越来越大，这样，就需要SDH/SONET网络中最重要的网元数字交叉连接设备(DXC)具有更大的交换能力。DXC的核心是一个交叉连接矩阵，实现对VC(虚容器)的交叉连接。通常交叉连接矩阵的功能由交叉芯片来完成。对于大容量交叉芯片的实现而言，无论从芯片实现的复杂性还是从芯片的价格而言，片内使用RAM的大小都是一个很重要的因素，随着交叉芯片交叉容量的日益增大，这一因素也日益突出。在大规模交叉芯片的实现中，DM(数据存储器)的大小具有决定性的作用，它将占用交叉芯片的大部分RAM资源。
传统的全T交叉实现方案如图1所示，所谓的全T交叉是指输出的所有时隙的数据可以来自输入的所有时隙，通常采用如下的实现方法假如输入业务共有N路，每路有M个时隙的数据需要进行交叉，那么，对于N路输出的每路而言，需要将输入的N路的M个时隙的数据存储到容量为N×M×8bits的DM中，而且，对每路输出而言，DM要设成相同的两块DM0和DM1，两块乒乓工作。N路业务数据流顺序输入，输入数据流的第1组0～M-1时隙的数据存储在DM0中，第2组0～M-1时隙的数据存储在DM1中，第3组0～M-1时隙的数据存储在DM0中，依此类推。在DM0写满以后，开始写DM1，同时输出方向在CM(控制存储器)的控制下开始读出DM0的内容(即实现了交叉)；当DM1写满后，DM0中需要读出的数据也已经全部读出，这样，输入的数据又开始写入DM0，同时在CM的控制下读出DM1中的数据输出。如此循环往复，即可实现全T交叉。
由该图可以看出，在传统的全T交叉实现方案中，对于N路输出而言，每路输出需要两块容量为N×M×8bits的DM，分别为DM0和DM1，所有的DM的大小及结构完全一致；而且，N块DM0存储的数据完全相同，N块DM1存储的数据也完全相同。DM的大量使用会带来两个问题一是使得现有工艺能实现的单片交叉容量有限；二是使实现某一规格的交叉容量的成本增加。
发明内容
本发明的目的是提供一种提高全T交叉中数据存储器使用效率的方法，以减小完成一定容量的交叉所需的RAM资源，从而提高单片交叉芯片的交叉容量，并且在实现相同容量的交叉情况下，降低单片交叉芯片的成本。
本发明的目的是通过以下技术方案实现的一种提高全T交叉中数据存储器使用效率的方法，包括A、设定待交叉的业务为N路，每路参加交叉的最小颗粒业务总数为M；B、设定N路待交叉的业务中的L路为一组；C、设置N/L组数据存储器和延时存储器；D、控制每组中的数据存储器和延时存储器完成N路输入、L路输出的全T交叉；E、同步控制所述N/L组数据存储器和延时存储器完成N路输出的全T交叉。
设置每组数据存储器和延时存储器中至少包括L+1个数据存储器和(L-1)×L个延时存储器。
所述数据存储器的最小容量为N×M×8bits。
所述延时存储器的最小容量为M×8bits。
所述步骤D包括D1、依次延迟预定时间后将输入的N×M个时隙业务数据写入所述数据存储器中；D2、依次延迟所述预定时间后由每路输出对应的控制存储器依次控制读取所述数据存储器中的数据并依次写入所述延时存储器中；D3、当本组中的最后一路输出对应的控制存储器读取所述数据存储器中的数据时，直接输出读取的数据，并同步输出存储在所述延时存储器中的本组中其他路控制存储器读取的本数据存储器中的数据，完成L路×M个时隙输出的全T交叉。
所述数据存储器和所述延时存储器均循环使用。
由以上本发明提供的技术方案可以看出，本发明通过使交叉芯片中的DM作分时流水操作，使传统方式中对输入为N×M的业务实现全交叉所需DM的容量由2N×N×M×8bits减少为N/L×(L+1)×N×M×8bits+N/L×(L-1)×L×M×8bits，L的取值在1～N之间，选取合适的L值，就会使DM减少很多。因此，利用本发明可以在现有工艺水平下，适度提高单片交叉芯片的交叉容量；并且在实现相同容量的交叉的情况下，与传统的交叉方案相比，可以减少使用的DM的大小，从而有效地降低单片芯片的成本。
图1是现有技术中全T交叉实现方案示意图；图2是本发明方法的流程图；图3是本发明方法中设定2路输入业务为一组时需要的数据存储器和延时存储器的结构示意图；图4是图3所示的一组业务实现全交叉的流程图；
图5是图3所示的一组业务实现全交叉过程的时序图。
具体实施例方式
本发明的核心在于根据待交叉的输入业务的大小，将其分成合适的若干组，对于每组设定一定数量及容量的数据存储器和延时存储器，通过对各组中数据存储器作分时流水操作依次获取每路交叉后的数据，并将获取的交叉后的数据暂存在延时存储器中，当最后一路从数据存储器中读取交叉后的数据时将暂存在延时存储器中的前几路从该数据存储器获取的交叉后的数据同步输出，从而实现该组中的业务的全T交叉，控制这些若干组按照相同的工作方式同步输出各自的全交叉业务数据，从而完成所有待交叉业务数据的全T交叉。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和实施方式对本发明作进一步的详细说明。
参照图2所示的本发明方法的流程，包括以下步骤步骤201设定待交叉的业务为N路，每路参加交叉的最小棵粒业务总数为M。
步骤202设定N路待交叉的业务中的L路为一组，使L的取值在1～N之间。
步骤203设置N/L组L+1个数据存储器和(L-1)×L个延时存储器，所述数据存储器的最小容量为N×M×8bits，所述延时存储器的最小容量为M×8bits。
步骤204分时控制每组中L+1个数据存储器和(L-1)×L个延时存储器完成N路输入、L路输出的全T交叉。按如下方式读写各数据存储器和延时存储器(1)依次延迟预定时间后将输入的N×M个时隙业务数据写入数据存储器中；
(2)依次延迟预定时间后由每路输出对应的控制存储器依次控制读取数据存储器中的数据并依次写入延时存储器中；(3)当本组中的最后一路输出对应的控制存储器读取数据存储器中的数据时，直接输出读取的数据，并同步输出存储在延时存储器中的本组中其他路控制存储器读取的本数据存储器中的数据，完成L路×M个时隙输出的全T交叉。
在以上对数据存储器的读写过程中，L+1个数据存储器和(L-1)×L个延时存储器都可以循环使用。由于待交叉的业务有L路，因此，刚好写最后一个数据存储器时，最后一路输出对应的控制存储器读取第1个数据存储器中的数据，此时，直接输出读取的数据，并同步输出存储在延时存储器中的本组中其他路控制存储器读取的第1个数据存储器中的数据，该过程完成后，不再需要第1个数据存储器中的数据，因此，在下一个周期又可以使用该数据存储器；同时，存储在延时存储器中的本组中其他路控制存储器读取的第1个数据存储器中的数据也不再需要，在下一个周期又可以使用这些延时存储器。
步骤205同步控制N/L组L+1个和(L-1)×L个延时存储器完成N路输出的全T交叉。
为了使本技术领域人员更好地理解本发明，下面以L＝2为例，对本发明作进一步说明。
设L＝2，即在该组中要完成N路输入、2路输出的全T交叉。
共需要3块大小为N×M×8bits的数据存储器，设为DM0、DM1和DM2，2块大小为M×8bits的延时存储器，设为00_DM和01_DM，其结构如图3所示。
图4示出了对3个数据存储器及2个延时存储器进行循环操作完成2路全交叉的过程，其中，图中左边表示输入数据流，每个小块代表单路输入的M个时隙的业务数据，DM0、DM1和DM2，以及00_DM和01_DM的结构参见图3。其中，DM0、DM1和DM2分别用于存储一组N×M个时隙的业务数据，00_DM和01_DM分别用于存储单路输出的交叉后的M个时隙的数据。
图4(1)表示将输入的第0组N×M个时隙业务数据写入DM0中；图4(2)表示将输入的第1组N×M个时隙业务数据写入DM1中；同时由第0路输出对应的CM控制读取DM0的数据写入到延时存储器00_DM中；图4(3)表示将输入的第2组N×M个时隙业务数据写入DM2中；同时由第0路输出对应的CM控制读取DM1的数据写入到延时存储器01_DM中；同时由第1路输出对应的CM控制读取DM0的数据，直接输出，并且同步顺序输出00_DM中存储的由第0路输出对应的CM控制读取DM0的数据，该过程完成后，即完成了第0路输出的交叉。此时，DM0中的数据已无效，下一个周期输入业务数据又可以写入DM0中，同样，00_DM中的数据也已无效，下一个周期单路交叉后的数据又可以循环使用。
图4(4)表示将输入的第3组N×M个时隙业务数据写入DM0中；同时由第0路输出对应的CM控制读取DM2的数据写入到00_DM中；同时由第1路输出对应的CM控制读取DM1的数据，直接输出，并且同步顺序输出01_DM中存储的由第0路输出对应的CM控制读取DM1的数据，该过程完成后，即完成了第1路输出的交叉。此时，DM1中的数据已无效，下一个周期输入业务数据又可以写入DM1中，同样，01_DM中的数据也已无效，下一个周期单路交叉后的数据又可以循环使用。
图4(5)表示将输入的第4组N×M个时隙业务数据写入DM1中；同时由第0路输出对应的CM控制读取DM0的数据写入到01_DM中；同时，由第1路输出对应的CM控制读取DM2的数据，直接输出，并且同步顺序输出00_DM中存储的由第0路输出对应的CM控制读取DM2的数据，该过程完成后，即完成了第0路输出的交叉。此时，DM2中的数据已无效，下一个周期输入业务数据又可以写入DM2中，同样，00_DM中的数据也已无效，下一个周期单路交叉后的数据又可以循环使用。
依上述过程循环使用DM0、DM1和DM2，同时，利用00_DM和01_DM暂存单路输出的M个时隙的数据，就可以实现2路输出的全交叉。
上述交叉过程中的时序关系可以表示为图5。
下面再看一下两种极限的情况下，即L＝1或L＝N时，实现全交叉所需的资源根据前面所述，完成输入业务为N路，每路有M个时隙的全交叉时，如果以L路为一组时，则每组需要L+1个大小为N×M×8bits的数据存储器，同时需要(L-1)×L个大小为M×8bits的延时存储器，N/L组需要的资源如下N/L×(L+1)×N×M×8bits+N/L×(L-1)×L×M×8bits，因此，当L＝1时，需要的总资源为2N×N×M×8bits；当L＝N时，需要的总资源仍然为2N×N×M×8bits，与采用传统方法所需资源相同。因此，可以在1至N之间选定合适的L值，就会使交叉资源减少很多。
以320G支持SDH和SONET的高阶交叉为例，输入输出均为2.5G，那么N＝128，M＝48。
传统方法所需DM资源2×128×128×48×8＝12M bits。
本发明方法所需DM资源L取4128/4×5×128×48×8+128/4×3×4×48×8＝7.64M bits。
L取8128/8×9×128×48×8+128/8×7×8×48×8＝7.08M bits。
可见，在实现相同容量的交叉情况下，与传统的交叉方案相比，可以减少使用的DM的大小，从而降低单片芯片的成本。
在实际应用中，可以根据实际情况选择合适的L值，以便在现有工艺水平下，提高交叉芯片中数据存储器的使用效率。
虽然通过实施例描绘了本发明，本领域普通技术人员知道，本发明有许多变形和变化而不脱离本发明的精神，希望所附的权利要求包括这些变形和变化而不脱离本发明的精神。
权利要求
1.一种提高全T交叉中数据存储器使用效率的方法，其特征在于，包括A、设定待交叉的业务为N路，每路参加交叉的最小颗粒业务总数为M；B、设定N路待交叉的业务中的L路为一组；C、设置N/L组数据存储器和延时存储器；D、控制每组中的数据存储器和延时存储器完成N路输入、L路输出的全T交叉；E、同步控制所述N/L组数据存储器和延时存储器完成N路输出的全T交叉。
2.如权利要求1所述的提高全T交叉中数据存储器使用效率的方法，其特征在于，所述步骤C包括设置每组数据存储器和延时存储器中至少包括L+1个数据存储器和(L-1)×L个延时存储器。
3.如权利要求2所述的提高全T交叉中数据存储器使用效率的方法，其特征在于，所述数据存储器的最小容量为N×M×8bits。
4.如权利要求2或3所述的提高全T交叉中数据存储器使用效率的方法，其特征在于，所述延时存储器的最小容量为M×8bits。
5.如权利要求4所述的提高全T交叉中数据存储器使用效率的方法，其特征在于，所述步骤D包括D1、依次延迟预定时间后将输入的N×M个时隙业务数据写入所述数据存储器中；D2、依次延迟所述预定时间后由每路输出对应的控制存储器依次控制读取所述数据存储器中的数据并依次写入所述延时存储器中；D3、当本组中的最后一路输出对应的控制存储器读取所述数据存储器中的数据时，直接输出读取的数据，并同步输出存储在所述延时存储器中的本组中其他路控制存储器读取的本数据存储器中的数据，完成L路×M个时隙输出的全T交叉。
6.如权利要求5所述的提高全T交叉中数据存储器使用效率的方法，其特征在于，所述数据存储器和所述延时存储器均循环使用。
全文摘要
本发明公开了一种提高全T交叉中数据存储器使用效率的方法，包括设定待交叉的业务为N路，每路参加交叉的最小颗粒业务总数为M；设定N路待交叉的业务中的L路为一组；设置N/L组数据存储器和延时存储器；控制每组中的数据存储器和延时存储器完成N路输入、L路输出的全T交叉；同步控制所述N/L组延时存储器完成N路输出的全T交叉。利用本发明，可以提高单片交叉芯片的交叉容量，并且在实现相同容量的交叉情况下，降低单片交叉芯片的成本。
文档编号H04L12/54GK1694426SQ200410038909
公开日2005年11月9日 申请日期2004年5月9日 优先权日2004年5月9日
发明者苏文彪, 胥海洲, 成民, 陈小铁 申请人:华为技术有限公司