专利名称：通讯波特率可任意设置的串行接口卡的制作方法
技术领域：
本实用新型涉及计算机与外围设备之间的连接设备，更具体地指一种通讯波特率任意可设的串行接口卡。
背景技术：
串行接口卡主要用于外围设备与计算机之间的串行数据传输与通信连接，以及在采用多台微机处理机组成分级分布控制系统中，各计算机之间的通信。串行接口卡是由时钟电路、外围驱动电路、数字逻辑电路组成，请先参阅图1所示，外围驱动电路将计算机来的并行数据驱动后发送给数字逻辑电路，并将数字逻辑电路转换得到的并行数据接收等待计算机取走。数字逻辑电路在发送数据时将并行数据转换成串行数据，并对有效数据“包装”，即加上起始位、产生奇偶校验位和停止位，再发送出去。接收数据时要将串行输入的数据转换成并行数据，同样要对有效数据进行“包装”(去掉起始位、校验位和停止位)和奇偶校验。使用异步方式还是同步方式，数据字符的位数，有无奇偶校验，是奇校验还是偶校验，停止位的位数等参数其中时钟信号通过时钟电路产生。标准串行接口卡的时钟电路采用晶振产生时钟信号(见图2)。标准串行接口卡能够产生2400bps，4800bps，9600bps等标准波特率的串行信号，但是在实际使用中经常要用到非标准的波特率时就需要改变串行接口卡上的晶振以改变时钟频率，因此需要更换晶振才能使用非标准的波特率，经常更换串行接口卡上的晶振容易损坏串行接口卡，而且更换晶振后，又无法使用原有标准的波特率。
发明内容
本实用新型的目的是针对传统的串行接口卡存在的上述缺点，提供一种通讯波特率可任意设置的串行接口卡，该接口卡可直接通过程序控制就可以改变时钟频率，能使用任意波特率进行串行通信。
为了实现上述目的，本实用新型采用如下技术方案一种通讯波特率任意可设的串行接口卡，包括一外围驱动电路、一数字逻辑电路以及一时钟电路，外围驱动电路与数字逻辑电路之间通过并行数据线、以及控制信号线双向连接，时钟电路的时钟信号输出接至数字逻辑电路的时钟输入端，所述的时钟电路采用直接数字频率合成模块，该合成模块产生时钟信号送入数字逻辑电路的时钟输入端。
所述的数字频率合成模块包括数字频率合成器AD9830和比较器U，数字频率合成器AD9830的REFIN端与REFOUT端相并接，D0-D15端、A0-A2端、WR端、MCLK端、Reset端相并接后作为频率控制输入端，PSEL1、PSELO、FSELECT端接地，IOUT端接到比较器U1的正相端，比较器U1的负相端接参考电压，比较器U1的输出端为时钟信号输出端。
由于本实用新型采用了以上的技术方案，串行接口卡采用直接数字频率合成模块代替晶振作为串行接口卡的时钟电路。因此，本实用新型具有其显然的优点，它可以大大增加串行接口卡的灵活性，在使用非标准波特率时，可以不需要对串行接口卡做任何硬件改动，直接通过程序控制就可以改变时钟频率，从而用任意波特率进行串行通信。
图1是串行接口卡的方框原理示意图。
图2是串行接口卡中，现有的时钟电路原理示意图。
图3是本实用新型串行接口卡的时钟电路原理示意图。
具体实施方式
请先参见图1，本实用新型的串行接口卡也是一常用的接口卡电路，它包括一时钟电路、一外围驱动电路以及一数字逻辑电路单元。外围驱动电路与数字逻辑电路之间通过并行数据线、以及控制信号线双向连接，时钟电路的时钟信号输出接至数字逻辑电路的时钟输入端。所不同的是，所述的时钟电路采用直接数字频率合成模块，该合成模块产生时钟信号送入数字逻辑电路的时钟输入端，也就是说，时钟电路的输出端产生的频率信号与数字逻辑电路相连接。该串行接口卡采用直接数字频率合成模块生成时钟，通过程序控制可以改变直接数字频率合成模块输出频率，使得串口卡的波特率可以扩展为非标准波特率，请继续参阅图3所示，本实用新型数字频率合成模块包括数字频率合成器AD9830和比较器U，数字频率合成器AD9830的REFIN端与REFOUT端相并接，D0-D15端、A0-A2端、WR端、MCLK端、Reset端相并接后作为频率控制输入端，PSEL1、PSELO、FSELECT端接地，IOUT端接到比较器U1的正相端，比较器U1的负相端接参考电压，比较器U1的输出端为时钟信号输出端。
在该合成模块中，通过计算机直接发送并行数据到频率控制输入端，改变AD9830的输出频率。AD9830的REFOUT作为参考输入直接接到REFIN简化了硬件设计，将IOUT输出的正弦波信号经过比较器转换成方波信号即可作为时钟电路单元的时钟输出以供数字逻辑单元使用。
AD9830内部有32位相位累加器，含有高性能的D/A转换器，时钟频率高，频率分辨率高，频率跳变速度快。
本实用新型的时钟电路具有的优点是输出分辨率小，只要相位累加器的位宽足够大，参考时钟频率足够大，则分辨率可以很小。
输出频率变换时间小，频率合成器的频率变换时间通常为几十个ns。
调频范围大，一个负反馈环的宽带输出参考频率决定了模拟锁相环的稳定的调频范围；合成器是不受稳定性的影响的，在整个频率范围内是可调的。
体积小、集成度高，封装成小面积芯片，占用面积小。
设计和应用方便，不再需要专门的射频设计，简单的数字控制减少了硬件的复杂性。
权利要求1.一种通讯波特率任意可设的串行接口卡，包括一外围驱动电路、一数字逻辑电路以及一时钟电路，外围驱动电路与数字逻辑电路之间通过并行数据线、以及控制信号线双向连接，时钟电路的时钟信号输出接至数字逻辑电路的时钟输入端，其特征在于所述的时钟电路采用直接数字频率合成模块，该合成模块产生时钟信号送入数字逻辑电路的时钟输入端。
2.根据权利要求1所述的通讯波特率任意可设的串行接口卡，其特征在于所述的数字频率合成模块包括数字频率合成器AD9830和比较器U，数字频率合成器AD9830的REFIN端与REFOUT端相并接，D0-D15端、A0-A2端、WR端、MCLK端、Reset端相并接后作为频率控制输入端，PSEL1、PSELO、FSELECT端接地，IOUT端接到比较器U1的正相端，比较器U1的负相端接参考电压，比较器U1的输出端为时钟信号输出端。
专利摘要本实用新型公开了一种通讯波特率任意可设的串行接口卡，包括一外围驱动电路、一数字逻辑电路以及一时钟电路，外围驱动电路与数字逻辑电路之间通过并行数据线、以及控制信号线双向连接，时钟电路的时钟信号输出接至数字逻辑电路的时钟输入端，时钟电路采用直接数字频率合成模块，该合成模块产生时钟信号送入数字逻辑电路的时钟输入端。因此，它可以大大增加串行接口卡的灵活性，在使用非标准波特率时，可以不需要对串行接口卡做任何硬件改动，直接通过程序控制就可以改变时钟频率，从而用任意波特率进行串行通信。
文档编号H04L29/10GK2750581SQ20042011067
公开日2006年1月4日 申请日期2004年12月3日 优先权日2004年12月3日
发明者黄丽芳, 纪华 申请人:中国电子科技集团公司第五十研究所