使用cmos技术的矩阵图像记录器的制作方法

专利名称：使用cmos技术的矩阵图像记录器的制作方法
技术领域：
本发明涉及一种尤其是用于数字摄影的矩阵图像传感器。
背景技术：
传统技术使用CCD(电荷耦合器件)传感器，但显然也可采用CMOS技术，其优点是允许实际图像传感器，即光敏元件组成的矩阵，以及复杂的电子图像处理电路，在同一个硅集成电路芯片上被制造出来。该CMOS技术还有耗能少的优点。但是，其缺点是不允许在获取图像和读取该图像之间有宽裕的间隔。
典型地，总体上希望在转到对由曝光在每个象元(或像素)产生的电荷进行读取操作之前，在一次曝光时间内获取整幅图像，该曝光时间不仅对所有的象元都相同，而且对于所有的象元都在同一时刻开始，并在同一时刻结束。
上述希望是可能的，只要在每个像素处具有对该像素处累积的电荷进行存储的装置，限制曝光时间的装置，曝光时间即获取该矩阵所有像素的电荷的时间，以及随后将存储在该像素中的电荷逐像素地传送到该矩阵的输出的装置。这些组件可用于CCD技术中，并包括和光检测区域相同数量的存储区域，它们位于与光检测区域(帧传送结构frame transfer organization)毗邻的矩阵中，或位于每个像素中(隔行结构interline organization)。然而，在CMOS技术中，需要在每个像素中使用几个晶体管。这些晶体管，它们的连接，以及允许它们工作的行和列导线，减少了产生实际光敏区域的可用空间。结果，在给定的像素尺寸内灵敏度减小。或者，在给定的灵敏度下，像素尺寸增大，从而芯片尺寸增大，以及相关的昂贵的光学物镜的尺寸增大，否则，如果保持芯片的尺寸，则像素数量减少，从而传感器的分辨率降低。
发明概要本发明的一个目标是为CMOS技术的传感器提供一种改进的像素结构，在各种参数(传感器尺寸、分辨率、灵敏度)之间提供恰当的折衷，同时在对由该组像素获取的图像进行读取之前，提供曝光时间控制和同时曝光该传感器所有像素。
本发明的主题是图像传感器，该图像传感器包括光敏元件矩阵，在该矩阵的每行和每列相交的区域中具有一个像素，该像素包括n型传导性的光敏区域，能够存储一次曝光时间内的光敏电荷；n型存储区域，能够接收并临时存储来自光敏区域的电荷；由一个电极控制的第一转移栅极，用于控制从光敏区域到存储区域的电荷转移；第二转移栅极，用于控制从光敏区域到整个矩阵公共的供电导线的电荷转移；第三转移栅极，用于控制存储区域和供电导线之间电荷转移；第一跟随器MOS晶体管，其漏极连接到供电导线，且其栅极由第四级转移栅极形成，该栅极连接到存储区域，以使得当该第一MOS晶体管导电时，该MOS晶体管的源极电位跟随存储区域的电位的变化；第二MOS晶体管，用于控制第一MOS晶体管内的电流传导，该第二晶体管的漏极连接到第一晶体管的源极，该第二晶体管的源极连接到对任一列中所有像素公共的列导线，以及该第二晶体管的栅极由第五转移栅极形成，所述传感器还包括第一行导线或行选择导线，其连接到任一行中所有像素的第二和第五级转移栅极；第二行导线或复位导线，其连接到任一行中所有像素的第三转移栅极；以及第三导线，即转移或曝光控制导线，其连接到矩阵中所有像素的第一转移栅极。
因此，该矩阵的每个像素的结构包括五个转移栅极和一个光敏区域，从而在每行和每列的相交处构成相对复杂的电路，但根据本发明的结构，这些像素仅通过四条导线(除了电源和地)连接到外围的驱动器，这四条导线是两条行导线(一条用于选择，一条用于对每次新的图像获取进行复位)；一条列导线，用于读取获取的图像；以及所有像素公共的用于控制曝光时间的一条导线。考虑到CMOS技术中图像传感器的操作复杂性，该数目尤其小，从而使生产限制条件最小。
优选地，第一、第二和第三转移栅极是半导线区域上方的转移栅极，该半导线区域中的掺杂使得允许电荷流进这些区域的阈值电压实际为零。可以记得，位于p型半导线区域上方的转移栅极，当在栅极和源极区域之间的电压超过指定阈值VT时，其允许电流在位于该栅极任何一侧的称为源极区域和漏极区域的两个n型区域之间流动，该阈值VT取决于栅极和衬底之间的距离以及p型区域的掺杂。在该突出的半导体区域中，通过改变该距离和掺杂的程度，可能任意地调节该阈值，尤其是将其降低到接近零的值。一种方法在于，通过在这三个栅极下面的衬底内局部地加入n型传导性的杂质，部分地补偿p区域内的掺杂。另一种方法在于选择合适的衬底掺杂，其对应于零阈值电压或十分接近零的阈值电压。
优选地，第一和第二MOS晶体管是常规的n沟道晶体管，其具有非零阈值电压(例如，约0.5伏，供电电压Vdd是2.5伏)，并且这些晶体管形成于在半导体衬底的表面形成的p型井(well)中，所述传感器形成在该半导体衬底中。相反，第一、第二和第三转移栅极直接位于根据期望阈值电压进行局部掺杂的半导线衬底区域的上方，但它们并不位于井中形成的区域上方。
优选地，由位于接地的p型浅区域(shallow region)下面的n型掺杂区域形成光敏区域。
优选地，像素矩阵为交错方式的结构，即，假设矩阵的行是水平的，列是垂直的，行控制寄存器位于矩阵的垂直边缘，在列的末端进行电荷收集的电路位于矩阵的水平边缘，而所述光敏区域的中心在沿着矩阵的对角线方向上彼此最接近。这些转移栅极和晶体管组成与一个光敏区域关联的像素的控制电子器件，优选地将这些转移栅极和晶体管合并在位于光敏区域一角(即，既不在中心也不分布在周围)的一个控制区域中，并且这些控制区域的中心在沿着矩阵的对角线方向上彼此最接近。
附图简要描述通过阅读下文中的详细描述并参考附图，本发明的其它特征和优点将变得明了，其中

图1表示矩阵中一个像素的控制电子器件的电路图；图2表示承载该矩阵的半导线衬底的横截面，可以在该横截面中看到该像素的所有有用的半导线区域；图3是表示在半导线衬底上形成的像素的原理的俯视图；图4表示该矩阵中多个像素的交错结构的一个总体视图；图5表示行导线布置的简化视图；图6表示列导线布置的简化视图；图7表示彩色图像获取矩阵的总体视图。
优选实施例描述矩阵图像传感器在具有p型传导性的半导线衬底上形成，将n型或p型杂质局部扩散到该半导线衬底中，从而形成不同掺杂程度的p型区域和n型区域。符号n+或p+用于表示高度掺杂从而高度传导的n型或p型区域。符号p-用于表示轻微掺杂的p型衬底区域。其中形成传感器的衬底的主体是p-型。
图1和2中所示的像素包括了一个光敏元件，本例中该光敏元件是由p+型区域P1和n+型区域N1之间的结形成的光敏二极管。优选地，区域P1形成在衬底的表面上并接地(零供电电压)，p-型衬底也通过p+型扩散(未示出)接地。区域N1完全位于区域P1之下。光敏区域可称为区域N1。在区域N1收集由像素的光照产生的负电荷，这是因为该区域保持了高于区域P1的电位。
图1中符号表示的两个晶体管T1和T2为与光敏区域N1相邻的控制元件，它们允许电荷转移到该光敏区域或从该光敏区域转移出去。事实上，如图2可见，因为这些晶体管的源极不独立，而是由区域N1自身构成，所以它们并不是那种具有独立漏、源、栅极的晶体管。因而这些控制元件T1和T2本质上是电荷转移装置，包括在沟道之上的转移栅极(晶体管T1的栅极G1，晶体管T2的栅极G2)，该沟道把区域N1和漏极区域分隔开。
第一转移栅极G1允许电荷在衬底的表面上从光敏区域N1转移到n+型掺杂漏极区域N2，该区域N2被称为存储区域。该栅极G1允许这次转移在指定的曝光时间后发生。
第二转移栅极G2允许电荷从光敏区域N1转移到n+型漏极区域N0，该区域N0连接到总体供电导线Vdd。由下文可知，发生该电荷转移是为了复位光敏区域的电位。供电导线Vdd的固定电位可以为例如2.5伏。
第三转移栅极G3允许电荷从存储区域N2转移到n+型漏极区域N3，该区域N3连接到供电导线Vdd。使用该栅极G3来复位存储区域N2的电位。该栅极位于两个n+型扩散之间的衬底上，形成了一个真正的MOS晶体管。
在一个p型的井W内形成分别具有源极、漏极和栅极的两个晶体管T4和T5，该p型的井在p-型衬底的表面上形成，且比该衬底有更高的掺杂。由于该井比该衬底的其余部分有更高掺杂，所以晶体管T4和T5的阈值电压比在p-衬底中直接形成的晶体管的阈值电压高。图2的右侧表示p型的井W，而该图左侧的井W对应于所述像素左侧的相邻像素。
晶体管T4的栅极G4通过金属或多晶硅导线连接到存储区域N2。晶体管T4的漏极由位于井W内的n+型区域N′3内形成，并连接到供电导线Vdd。可以通过将区域N3(在井W外部)向右延伸到井W内形成区域N′3。晶体管T4的源极由位于井W内的n+型区域N4形成。
晶体管T4是一个跟随晶体管，即，至少当该晶体管内允许电流传导时，该晶体管的源极跟随栅极的电位(在一个偏移量之内，该偏移量为该晶体管的栅-源阈值电压)，而且将会看到，只有在读取像素行上的电荷时，才可能出现该导电。
为了读取一行像素上的电荷，使与晶体管T4串联的晶体管T5导通，以允许晶体管T4导电。晶体管T5的漏极和晶体管T4的源极由相同区域N4形成。晶体管T5的转移栅极G5连接到任一行上所有像素公共的行选择导线SEL上，其源极由n+型区域N5形成，并连接到任一列上所有像素公共的列导线COL上。
图3是一个俯视图，表示在衬底表面上各种n型杂质扩散的原理，以及在用于分隔开两个n+型区域的p型或p-型区域之上的转移栅极的原理。这些区域的尺寸和几何位置仅以例子方式给出，在一个特定实施例中，目标是最小化所有转移栅极的覆盖面积以及它们的连接，从而在光敏二极管PD1上，尽可能多地留出没有被这些栅极和连接覆盖的空闲表面。
如上所述，通过使接地的p+型区域P1覆盖n+型区域N1形成光敏二极管PD1。
按照通常使用的MOS技术，转移栅极G1到G5由多晶硅制成。这种多晶硅可以连接到金属导线上，或者可以被金属导线覆盖，或者可以连接到n+型扩散半导线区域，依情况而定。例如，为了将一行中多个像素的所有栅极G2连接到一个相同的行导线SEL，可以整个长度的该行导线由多晶硅制成；或者，整个长度的该行导线由覆盖有更具传导性的金属(铝、钽等)的多晶硅制成，该更具传导性的金属使得接触均匀；或者，使该行导线为一条金属线(铝或者第二多晶硅层(level))，其连接到仅在该像素内光敏二极管PD1和区域N0之间局部形成的第一层多晶硅栅极G2。
列导线可以由金属(铝)形成，而供电导线可由上部的金属层形成。
图3表示该布置的原理，其中，为了简化问题，导线SEL在其整个长度上被看作一条多晶硅线。
就栅极的产生而言，对于栅极G5(连接到同一行选择导线SEL)和连接到导线RESET的栅极G3，可以得到相同的说明，该导线RESET连接了任一行的所有栅极G3。对于栅极G1也可以得到相同的说明，除了栅极G1不仅与栅极G2、G5和G3一样连接到像素的行，还连接到整个矩阵的公共导线上。
任一列中所有像素的区域N5连接到一条相同列导线COL。虽然该导线被显示为位于区域N5旁边，但该导线可以适当地经过区域N5，并只局部地与该区域相接触。
在像素内部，区域N2被局部连接到同一像素的栅极G4，但其并不连接到相邻像素。该连接可经由连接区域N2和栅极G4的金属导线来实现。然而，由于栅极G4由多晶硅制成，所以可以通过使该多晶硅延伸到区域N2并与该区域直接进行欧姆接触(ohmic contact)来实现该连接。
区域N0、N3、N′3连接到金属导线上，这些金属导线拉至电压Vdd，且分布在整个矩阵中。在区域N0、N3、N′3的硅之上的位置，这些导线可以下行(come down)，与这些区域建立局部欧姆接触。
图3中，与公共导线COL相同，SEL和RESET行导线以及公共导线TRA表示为直线，但是如图4等所示，它们并不必须是直线。
在矩阵排列中像素行和像素列的交叉处，刚刚描述的像素除了总体电源和地之外仅有下列控制导线一条列导线，两条行导线SEL和RESET，以及用于控制曝光结束的总体导线TRA。通过在所有栅极G2上同时施加一个脉冲使曝光开始。导线的数目相对适中，但却允许同时控制该矩阵所有像素的曝光时间，不像那些一行一行相继地曝光像素的系统。
矩阵按如下方式进行操作，以获取一幅图像并读取这幅图像a.初始状态在开始时，在与新的图像获取开始对应的时刻t0之前，所有具有复位控制功能的行导线RESET设置为电位Vdd。对于该矩阵的所有像素，转移栅极G3之下的沟道导通。结果，所有的存储区域N2都处于电位Vdd，且行选择导线SEL接地，栅极G2下的沟道关闭。转移导线TRA处于地电位；b.曝光触发在时刻t0，通过导线SEL向该矩阵的所有栅极G2施加用于触发新图像的一个脉冲。该脉冲是电平为Vdd的从时刻t0持续到t′0的短脉冲。栅极G2下的沟道导通，把该矩阵所有像素的光敏区域N1的电荷清空。该脉冲与曝光时间相比很短(例如持续一微秒)，然而，该持续时间足够清空区域N1的所有电荷，并使区域N1转到已全部耗尽电荷的光敏二极管的参考电位。此脉冲消失后，栅极G2的电位恢复为0，在转移栅极G2下的沟道关闭，且在栅极G1下的沟道也关闭。因此光敏区域N1不含有电子。在导线TRA上的该脉冲结束后，行复位导线RESET立刻恢复到地电位，关闭整个矩阵的栅极G3下的沟道。从而存储区域N2绝缘，并被充电至电压Vdd；c.曝光在时刻t′0之后，对于该幅图像的所有像素，光敏区域收集并存储曝光产生的电荷。光敏区域的电位与在所选择的曝光持续时间内在像素上接收到的照度(illumination)成比例地下降。
d.曝光结束当作为曝光结束脉冲的一个新的短脉冲经由导线TRA同时施加于整个矩阵上时，开始于t′0时刻的曝光持续时间在t1时刻结束。该脉冲以电位Vdd持续很短一段时间(例如一微秒)，但这足够清空存储区域内光敏区域上的电荷。对于整个矩阵来说，仅有单个曝光时间，且被传感器的外围电路所控制，该外围电路对导线TRA进行控制。通过使转移栅极下的沟道导通，在光敏区域中积累的电荷流进存储区域N2，该区域N2的电荷已经预先清空，且该区域N2已绝缘。在G1下的沟道在时刻t′1关闭，该时刻t′1非常接近于t1时刻。元件N2的电位下降，该下降量与在光敏区域中累积并释放到区域N2中的电荷成比例。该电位下降依赖于区域N2的电容(实际上是固定的)。该电位下降代表了曝光期间的照度；e.在读取矩阵之前存储区域N2被绝缘(在G1和G3下的沟道关闭，栅极G4绝缘)，且其电位在对刚记录在区域N2内的图像进行读取的整个期间内保持恒定。该读取逐行进行，从而，首先将与该列和第一行相交处的像素对应的区域N2的电位转移到该列导线COL上，然后将与第二行的像素对应的区域N2的电位转移到该列导线COL上，等等。在读取一行需要的时间里，通过将行导线SEL升高到Vdd来选择此行；f.读取一行(阶段1)；当所述行正要被读取时，该行的导线SEL处于Vdd，且晶体管T5到通。虽然之前晶体管T4内没有电流流过，但是导通晶体管T5使得在晶体管T4内能够导电，从而晶体管T4可以作为一个电压跟随器，在与晶体管T4的传导阈值相对应的偏移量VT内，将其栅极电压转移到源极。由于该阈值电压VT而减小的区域N2的电位，经由晶体管T4和T5转移到列导线COL上。例如通过位于该列末端的采样-保持器件，将该列导线的电位存储到存储器中，之后立即等待新的电位测量，并且旨在通过减法(subtraction)消除阈值电压对于该测量的影响；与此同时，行选择导线SEL使栅极G2下的沟道导通，但是由此导致的光电荷(photocharges)的消除无关紧要，因为这些电荷不再含有有用信息；g.读取一行(阶段2)在行选择导线SEL的电位返回到低值之前，相同像素行的行导线RESET被激活，区域N2转到电位Vdd，且该列的电位值为减去了阈值电压VT的Vdd。然后该导线接地，并通过第二采样保持器件存储该列的电位。通过用步骤f中得到的测量值减去该测量值，消除从一个像素到另一个像素可能不同的该未知的VT，并且可以精确地确定区域N2的电位，该电位代表了像素的照度；h.读取其它行行选择导线SEL的电位返回到零，这就使列COL与该像素隔离，并且另一行被读取；以及i.如必要，在读取了整幅图像后复位当所有行都经历了这两次测量时，一幅新图像被读取，但这建立在假设(步骤a)所有的存储区域N2都处于高电位状态(Vdd)。需要在读取完所有行之后，通过最后步骤i终止该过程，步骤i在于同时或快速顺序地将所有导线RESET拉到Vdd。
从光敏区域到存储区域转移电荷的步骤必须允许完全清空电荷，不能由于转移栅极和期望转移电荷的源极之间存在势垒而导致有任何残留的电荷仍存储在区域N1内。同样，向存储区域N2施加电压Vdd也必须确保，施加在区域N2上的是该电位Vdd，而不是减去了阈值电压的Vdd。
这就是为什么优先选择栅极G1、G2和G3的阈值电压而不必要选择栅极G4和G5的阈值电压尽可能地接近于零。为此，一方面栅极G1、G2和G3在轻微p-掺杂的衬底上形成，另一方面，依赖于技术参数(栅极绝缘厚度，p-掺杂级)，可以使用n型杂质(特别是磷或砷)轻微地对p-掺杂进行补偿，直到阈值电压十分接近0伏。
考虑到驱动像素所需要的组件，并考虑到希望优化图像读取速度、分辨率和敏感特性(为了能够快速连续地获取几幅图像)，对优选的像素矩阵的结构进行描述。
图4表示该矩阵中像素的总体排列。该排列是交错排列，即，如果我们取通常的一个水平像素行，则两个像素中的一个像素相对于它侧面组成同一行的一部分的像素，向上或向下偏移。以Pij表示的像素对应于第i行和第j列的相交处。像素P11、P12、P13和P14组成了相同第一行的一部分。
在此排列中，假设每个像素完全占据了一个粗略的p微米乘p微米的正方形区域，如图4中斜的网格符号所示，水平行的间距(即，属于任一列且属于两个不同行的两个相邻的像素P12和P22之间在垂直方向上的间隔)是 并且垂直列的间距(即，属于任一行且属于两个不同列的两个相邻像素P11和P12之间的间隔)是 沿着一条对角线，两个相邻像素的间距为p。使光敏区域的中心彼此最接近的方向实际上就是对角线方向，且这些中心之间的距离是p。
为了最大化灵敏度，同时使光敏区域3尽可能大，并不被控制元件(除光敏区域外的转移栅极G1到G5，金属连接点，扩散区域)掩盖，根据本发明的像素的形状为具有局部延伸的大体八边形的形状，在图4所示的例子中，该延伸集中于该八边形的一条边，例如，八边形的顶边。由Cij表示的该大体上正方形的延伸对应于像素Pij，且包含了用于控制该像素的元件。如下文中所述，使用表示八边形边界的线作为行或列导线的通道。
图5以简化的方式表示行导线的路径，这些行导线连接到该交错结构中的像素的驱动器。一行交错像素L1，例如，P11、P12、P13、P14和P15，为驱动相应的像素，包括两条行导线SEL和RESET，且这两条导线为依照该交错排列的大体折线。更精确地，这些导线之一，如导线SEL，沿着包含像素驱动器的每个正方区域C11、C12、C13、C14、C15的底部经过，并且也沿着像素的八边形区域的斜边经过，而另一条导线经由包含驱动器的每个正方区域的顶部经过。
图6与图5重叠，但为使排列更易于理解而分开表示该图，该图6表示与每个像素列关联的列导线COL1、COL2、COL3、COL4。与第一列关联的列导线COL1沿着正交区域和正方形区域C11、C12的一侧(右侧)的垂直和倾斜边界经过像素P11和P21，其中区域C11、C12中包含与该列导线电连接的元件(晶体管T5，图1到3)。第二条列导线COL2类似地沿着像素P12，P22的倾斜和垂直边界经过像素P12，P22的右侧，并连接到与这些像素关联的区域C12、C22中包含的晶体管T5上。
图7表示交错像素的整体结构，从而表示了彩色矩阵的色彩的结构。与每个像素关联的字母R、G、B表示对应像素被分别设置了红、绿或蓝色滤波器。该交错的几何排列尤其有利于内插计算，知道了根据每个像素上的滤波器在该像素上检测到的基色的亮度级后，该内插计算可以为这些像素中的每个像素重建复合色彩。这样，可以认为红色像素P22是被色彩组合照亮的一个点，该色彩组合对应于在该点P22接收的红色值(red level)以及绿色值和蓝色值，该绿色值为从关于像素P22对称的像素P11和P23接收到的绿色亮度值的和的一半，或从四个对称像素P11、P23、P13和P21接收到的亮度的和的四分之一，该蓝色值为从关于像素P22对称的像素P12和P32接收到的蓝色值的和的一半。类似地，通过内插，绿色像素P23可以被认为由色彩组合照亮，该色彩组合对应于该像素P23接收到的绿色值以及红色值和蓝色值，该红色值对应于从关于该绿色像素P23对称的红色像素P22和P34接收到的亮度值的和的一半，该蓝色值对应于从关于该绿色像素P23对称的蓝色像素P24和P32接收到的亮度值的和的一半。这种内插为彩色元素提供了十分平滑的过渡，减少了在图像有强烈色彩变化时出现的彩色莫尔(color moires)现象。
相比已知的当前结构，该矩阵的结构可以对于指定分辨率和矩阵的指定区域，提高了传感器的灵敏度；对于指定灵敏度(也就是对于指定的像素区域)，提高了分辨率；以及对于指定分辨率和指定灵敏度，读取矩阵更快，因而在获取一幅新图片之前，具有更短的时间延迟。
权利要求
1.一种图像传感器，包括光敏元件矩阵，在该矩阵的每行和每列相交的区域内具有一个像素，该像素包括n型传导性的光敏区域(N1)，能够存储一次曝光时间内的光敏电荷；n型存储区域(N2)，能够接收并临时存储来自所述光敏区域的所述电荷；第一转移栅极(G1)，用于控制从所述光敏区域(N1)到所述存储区域(N2)的电荷转移；第二转移栅极(G2)，用于控制从所述光敏区域(N1)到整个矩阵公共的供电导线(Vdd)的电荷转移；第三转移栅极(G3)，用于控制所述存储区域(N2)和所述供电导线(Vdd)之间电荷转移；第一跟随器MOS晶体管(T4)，其漏极连接到所述供电导线，且其栅极由第四转移栅极(G4)形成，该栅极连接到所述存储区域(N2)，以使得当所述第一MOS晶体管导电时，该MOS晶体管的源极电位跟随所述存储区域的电位的变化；第二MOS晶体管(T5)，用于控制所述第一MOS晶体管(T4)内的电流传导，所述第二晶体管的漏极连接到所述第一晶体管的源极，所述第二晶体管的源极连接到任一列中所有像素公共的列导线(COL)，以及所述第二晶体管的栅极由第五转移栅极(G5)形成，所述传感器还包括第一行导线(SEL)，其连接到任一行中所有像素的所述第二和第五转移栅极；第二行导线(RESET)，其连接到任一行中所有像素的所述第三转移栅极；以及第三导线(TRA)，其连接到所述矩阵中所有像素的所述第一转移栅极。
2.如权利要求1所述的图像传感器，其特征在于，使在所述第一转移栅极(G1)下形成的沟道开始导电的阈值电压接近于零。
3.如权利要求1和2中任一项所述的图像传感器，其特征在于，使在所述第二转移栅极(G2)下形成的沟道开始导电的阈值电压接近于零。
4.如权利要求1至3中任一项所述的图像传感器，其特征在于，使在所述第三转移栅极(G3)下形成的沟道开始导电的阈值电压接近于零。
5.如权利要求1至4中任一项所述的图像传感器，其特征在于，用于导通所述晶体管T4和T5的阈值电压高于用于使在所述栅极G1、G2和G3下的沟道开始导电的阈值电压。
6.如权利要求1至5中任一项所述的图像传感器，其特征在于，所述光敏区域是在其中形成所述像素的半导体衬底中形成的n掺杂区域，该区域位于接地的p型区域之下。
7.如权利要求1至6中任一项所述的图像传感器，其特征在于，所述像素矩阵为交错方式的结构，各个像素的所述光敏区域的中心在沿着所述矩阵的对角线方向上彼此最接近。
全文摘要
本发明涉及一种矩阵图像传感器，该传感器尤其用于数字摄影。本发明在每个像素中提供了一个驱动器，该驱动器允许对整个矩阵进行共同的曝光控制。该驱动器包括五个晶体管(T1到T5)，一个光敏二极管(PD1)，以及除了供电导线(Vdd)和地线以外的四条控制导线，它们是矩阵中所有像素公共的曝光控制导线(TRA)；任一行中所有像素公共的行选择导线(SEL)；任一行中所有像素公共的复位导线(RESET)；以及列导线，在对该矩阵的像素中产生的电荷进行逐行读取期间，用于收集从这些像素上读取的信号。
文档编号H04N5/3745GK1795560SQ200480014256
公开日2006年6月28日 申请日期2004年4月22日 优先权日2003年5月23日
发明者路易斯·布里索 申请人:Atmel 格勒诺布尔公司