专利名称：滤波器系数调整电路的制作方法
技术领域：
本发明涉及从采用FIR(有限脉冲响应)滤波器的光盘等记录介质中再生数据的记录信息再生装置，特别涉及通过FIR滤波器来校正再生信号的群延迟失真的滤波器系数调整电路。
背景技术：
图10中表示以DVD为例的一般的记录信息再生装置。
图10中所示的记录信息再生装置包括记录介质111、AGC(自动增益控制)电路112、模拟均衡滤波器113、偏移调整电路114、A/D变换器115、自适应FIR波滤器116、维特比(Viterbi)译码器117以及PLL(锁相环)电路118。
下面简单说明该装置的各部分的功能。
在AGC电路112与偏移调整电路114中，调整再生信号的振幅·偏移，以使再生信号的特性被纳入到A/D变换器115的输入范围内。模拟均衡滤波器113进行再生信号的除噪以及为使再生信号的特性与位于后级的维特比译码器所具有的特性相匹配的波形均衡处理(主要是提升(Boost)处理)。
然后，将经A/D变换器115量化所得的再生数据输入到自适应FIR滤波器116中，实施对剩余均衡误差的校正处理。在此自适应FIR滤波器116中采用了LMS(最小均方)等自适应均衡算法进行自动调整处理，以使得抽头系数变为最佳。
通过模拟均衡滤波器113与FIR滤波器116而实施了波形均衡处理的再生信号被输入到维特比译码器117，对记录介质111上所记录的数字数据进行检测处理。与此数据同步的时钟则使用A/D变换器115、自适应FIR滤波器116的输出，由PLL电路118进行提取。
进而，在这种记录信息再生装置中，为谋求节省面积，例举出将模拟功能数字化的方法。具体如图11所示，将图10中的模拟均衡滤波器113的除噪功能与波形均衡处理功能分割开，使模拟低通滤波器120只具有除噪功能，而由与A/D变换器115的下一级相连接的数字均衡滤波器121实现波形均衡处理功能(具体为提升处理功能)。这种模拟功能的数字化不仅能显著减少模拟(部分的)面积，而且还极其有助于减小系统的面积。
在如图11所示的记录信息再生装置中，除了在数字区域上实现作为波形均衡处理的提升处理外，还实现了校正再生信号的群延迟特性的功能，在这一点上可谋求进一步减小模拟(部分的)面积。校正该再生信号的群延迟特性的功能对用于使PLL电路118使用再生信号进行动作是必须的，其中PLL电路118用于提取与数据同步的时钟，利用上述这一功能可使输入到PLL电路118的再生信号的群延迟特性平坦化，其结果可以抑制PLL电路118的抖动。
作为这样的系统中的以往的群延迟调整方法包括有基于已均衡过的再生信号的振幅电平与理想值之间的差分值来校正滤波器系数的方法(例如参照专利文献1)。
特许文献1特开平11-191202号公报发明内容但是，在图11所示的已有的记录信息再生装置中，由于为使输入到PLL电路118中的再生信号的群延迟特性变得平坦，采取了使用数字均衡滤波器121的输出和与之对应的预期值之间的差分值、将数字均衡滤波器121的抽头系数设定为非对称值的结构，因此存在有如以下列举出的问题点。
第一点，当想要使用数字均衡滤波器121的输出与理想值之间的差分值而使数字均衡滤波器121的抽头系数渐变的环结构时，需要此环和时钟提取用PLL进行双环动作，这将导致控制复杂化。此外，由于输入的再生信号受到群延迟以外不理想的因素、如失真或再生抖动等的影响，因此有可能在数字均衡滤波器121的输出与理想值之间产生由群延迟以外的影响造成的误差，从而PLL电路118的抖动特性变得恶化。
第二点，在对数字均衡滤波器121的抽头系数进行非对称控制的情况下，当相对于中心抽头在其左与右进行完全独立的控制时，由于数字均衡滤波器121的增益特性会发生显著变化，因此需要用另外的功能来校正这种增益特性。
本发明正是为了解决上述问题而提出的，其目的在于提供一种能使输入到时钟提取用PLL中的再生信号的群延迟特性最优化的滤波器系数调整电路。
本发明的技术方案1中所记述的滤波器系数调整电路，其特征在于具有FIR滤波器，对输入信号进行对应于均衡系数的滤波器处理；PLL，使用上述FIR滤波器的输出，提取与上述输入信号同步的时钟；均衡性能检测单元，检测上述FIR滤波器的均衡性能；以及均衡系数确定单元，根据上述均衡性能检测单元的输出值确定上述FIR滤波器的均衡系数。
由此，可简化电路内的控制，而且还能不增设电路地对应于输入信号的特性来谋求该输入信号的群延迟的最优化，其结果可使再生性能提高。
另外，本发明的技术方案2中所记述的滤波器系数调整电路，它是使技术方案1所述的滤波器系数调整电路具有下述特征在上述PLL成为锁定状态之前，上述均衡系数确定单元输出被预先设定为上述FIR滤波器的均衡系数的初始值。
由此，由于在PLL锁定后抖动值成为常值，因而可以顺畅地搜索均衡系数的最优值。
另外，本发明的技术方案3中所记述的滤波器系数调整电路，它是使技术方案1所述的滤波器系数调整电路具有下述特征上述均衡系数确定单元在上述FIR滤波器的抽头数目为奇数时，使上述FIR滤波器的中心抽头左侧的上述均衡系数的初始值进行n倍(n为大于等于0且小于等于2的实数)的加权、使其右侧的上述均衡系数的初始值进行(2-n)倍的加权后进行输出。
由此，可使FIR滤波器的增益特性基本无变化地更新均衡系数，其结果可不必如过去那样设置增益调整电路。
另外，本发明的技术方案4中所记述的滤波器系数调整电路，它是使技术方案1所述的滤波器系数调整电路具有下述特征上述均衡系数确定单元在上述FIR滤波器的抽头数目为偶数时，使上述FIR滤波器延迟线的中央左侧的上述均衡系数的初始值进行n倍(n为大于等于0且小于等于2的实数)的加权、使右侧的上述均衡系数的初始值进行(2-n)倍的加权后进行输出。
由此，可使FIR滤波器的增益特性基本无变化地更新均衡系数，其结果可不必如过去那样设置增益调整电路。
另外，本发明的技术方案5中所记述的滤波器系数调整电路，它是使技术方案3所述的滤波器系数调整电路具有下述特征上述权重n的值是按由距上述FIR滤波器的中心抽头的距离相等的两个抽头组成的各个对独立设定的。
由此，可精细地调整群延迟。
另外，本发明的技术方案6中所记述的滤波器系数调整电路，它是使技术方案4所述的滤波器系数调整电路具有下述特征上述权重n的值是按由距上述FIR滤波器的延迟线的中央的距离相等的两个抽头组成的各个对独立设定的。
由此，可精细地调整群延迟。
另外，本发明的技术方案7中所记述的滤波器系数调整电路，它是使技术方案3至6中任一项所述的滤波器系数调整电路具有下述特征上述均衡系数确定单元检测上述均衡性能检测单元的输出值中的最优值，并确定该均衡性能检测单元的输出值为最优的上述权重n的值。
由此，可简便地确定均衡系数。
另外，本发明的技术方案8中所记述的滤波器系数调整电路，它是使技术方案7所述的滤波器系数调整电路具有下述特征上述均衡系数确定单元按可变的时间间隔取入上述均衡性能检测单元的输出，并根据该取入的值确定上述权重n的值。
由此，可更准确地调整均衡系数。
另外，本发明的技术方案9中所记述的滤波器系数调整电路，它是使技术方案7所述的滤波器系数调整电路具有下述特征上述均衡系数确定单元分别独立地设定上述权重n值的上限值、下限值以及更新间隔，并在所设定的范围内确定上述权重n的值。
由此，可精细地设定非对称率。
另外，本发明的技术方案10中所记述的滤波器系数调整电路，它是使技术方案7所述的滤波器系数调整电路具有下述特征上述均衡系数确定单元根据与上述输入信号的特性相对应的动作设定用控制信号，设定用以检测使上述均衡性能检测单元的输出值成为最优的上述权重n的值的动作。
由此，例如可以利用从输入信号中检测出缺陷的信号或者依赖于输入信号的数据格式的门信号(gate signal)来设定动作。
根据本发明的滤波器系数调整电路，与以往的群延迟校正电路相比，可以简化控制方法，并且还可不必增设电路地对应于再生信号的特性来谋求再生信号的群延迟的最优化和再生性能的提高。
图1(a)是表示本发明的滤波器系数调整电路的结构的图。
图1(b)是表示抖动检测器的时序图。
图2是表示FIR滤波器的结构的图。
图3是表示本发明的系数调整电路的结构的图。
图4是表示使权重n的值变化时的FIR滤波器的增益特性的图。
图5是表示使权重n的值变化时的FIR滤波器的群延迟特性的图。
图6(a)是表示本发明的非对称率确定电路的结构的图。
图6(b)是用于表示本发明的非对称率确定电路的动作的图。
图7是表示本发明的非对称率更新部的结构的图。
图8是表示本发明的非对称率确定电路的非对称率输出部的结构的图。
图9是表示本发明的乘法部的结构的图。
图10是表示已有的记录信息再生装置的结构例1的图。
图11是表示已有的记录信息再生装置的结构例2的图。
具体实施例方式
(实施方式1)下面使用图1来说明依据本发明实施方式1的滤波器系数调整电路。图1(a)表示了依据本实施方式1的滤波器系数调整电路的结构。
图1(a)所示的滤波器系数调整电路具有对输入的再生信号1s进行对应于均衡系数的滤波器处理的FIR滤波器1；根据上述FIR滤波器1的输出1a提取出与上述再生信号同步的时钟3c的PLL 3；检测上述PLL 3的锁定状态的锁定检测器4；检测上述FIR滤波器1的均衡性能的均衡性能检测单元(抖动检测器)5；对应于上述抖动检测器5的输出值5a确定上述FIR滤波器1的均衡系数序列2a的均衡系数确定单元(系数调整电路)2。
图2是表示图1(a)的滤波器系数调整电路中的FIR滤波器1的详细结构的图。此外，为便于说明本实施方式，设FIR滤波器1的抽头数目为9。
上述FIR滤波器1具有使再生信号1s各延迟1个时钟的延迟元件21～29；计算出该延迟元件21～29的各输出与从上述系数调整电路2输出的各均衡系数101a～109a(均衡系数序列2a)之积的乘法器31～39；计算出该乘法器31～39的输出的总和的加法器40。
图3是表示图1(a)的滤波器系数调整电路中的滤波器系数调整电路2的详细结构的图。
上述系数调整电路2具有保持上述FIR滤波器1的均衡系数序列2a的初始值11a～19a的延迟元件11～19；确定上述FIR滤波器1的均衡系数序列2a的非对称率的非对称率确定电路201；通过将该非对称率确定电路201所确定的非对称率与保持在上述延迟元件11～19中的均衡系数初始值11a～19a相乘，生成新的均衡系数101a～109a的乘法部202。并且，上述延迟元件11～19保持的均衡系数初始值11a～19a被设定为相对于FIR滤波器1的中心抽头左右对称。
下面关于动作进行说明。
被输入的再生信号1s通过FIR滤波器1被均衡，然后被均衡的信号1a被输出到数据检测部(未图示)与PLL3中。在PLL 3中从上述FIR滤波器1的输出1a中提取出上述再生信号1s的同步时钟3c。此时，锁定检测器4监视PLL 3是否处于锁定状态，当检测出是处于锁定状态时，将锁定检测信号4a输出给系数调整电路2与抖动检测器5。
在抖动检测器5中，将一定个数的、由PLL 3在时钟提取时所检测的相位误差3b进行累计平均，计算出再生信号1s与提取的时钟3c之间的抖动值5a。此运算过程表示在图1(b)中。在图中，将相位误差3b的累计数目设为32。由于一般的相位误差是根据再生信号的过零点算出的，因此每当检测出32个过零点时便更新抖动值。另外，还生成表示该抖动值更新定时的抖动值更新定时信号5b。
在系数调整电路2中，基于上述抖动更新定时信号5b取入从上述抖动检测器5输出的抖动值5a，并调整上述FIR滤波器1的均衡系数序列2a以使该值变为最小。
在此，详细说明基于系数调整电路2的均衡系数调整方法。
首先，由非对称率确定电路201在上述抖动值更新定时5b取入从上述抖动检测器5输出的抖动值5a，然后确定使抖动值5a成为最小的FIR滤波器1的均衡系数序列2a的非对称率。该非对称率是相对于上述FIR滤波器1的中心抽头，以右半面的乘数201a与左半面的乘数201b之比为n(2-n)来表示的(n为大于等于0且小于等于2的实数)。
在乘法部202中，根据上述所确定的非对称率，将延迟元件11～19中的左半面的延迟元件11～14中所保持的均衡系数初始值11a～14a进行n倍处理，将右半面延迟元件16～19中所保持的均衡系数初始值16a～19a进行(2-n)倍处理。图4中表示使权重n的值(非对称值)变化时的FIR滤波器1的增益特性。另外，在图5中表示了此时FIR滤波器1的群延迟特性。从这些图中可知，通过使权重n的值变化可使增益特性基本无变化地调整广域部分中的群延迟特性。
另外，直到锁定检测器4检测出PLL 3的锁定状态为止、也即在PLL3成为锁定状态之前，非对称率确定电路201设定权重n＝1，以输出作为FIR滤波器1的均衡系数序列2a的、预先设定的初始值，也即输出延迟元件11～19中所保持着的均衡系数初始值11a～19a的方式进行控制。由此可以维持PLL 3的锁定动作的稳定性。
在这样的实施方式1中，由于具有对输入的再生信号进行对应于均衡系数的滤波器处理的FIR滤波器1；使用上述FIR滤波器1的输出提取出与上述再生信号同步的时钟的PLL 3；检测上述FIR滤波器1的均衡性能的抖动检测器5；根据上述抖动检测器5的输出值更新上述FIR滤波器1的均衡系数的系数调整电路2，因此电路内的控制简单，且能不增设电路地根据再生信号的特性来谋求该再生信号的群延迟的最优化，其结果可以使再生性能提高。
另外，当上述FIR滤波器1的抽头数目为奇数时，由于系数调整电路2相对于该FIR滤波器1的中心抽头将对应于左侧的均衡系数的初始值进行n倍加权(n为大于等于0且小于等于2的实数)后输出，而将对应于右侧的均衡系数的初始值进行(2-n)倍加权后进行输出，因此可使上述FIR滤波器1的增益特性基本不变地只对群延迟量进行控制。
(实施方式2)以下，使用图1～3、图6～7说明本发明实施方式2的滤波器系数调整电路。另外，由于图1～3已在上述实施方式1中进行了说明，故在此略去其描述。
图6(a)是表示图3的系数调整电路2中的非对称率确定电路201的详细结构的图。
图6(a)中所示的非对称率确定电路201具有取入从上述抖动检测器5输出的抖动值5a的抖动值取入部301；生成上述系数调整电路2内的控制信号的控制器部302；检测取入到上述抖动值取入部301中的抖动值301a的最小值，并保持此时的非对称率的最小值检测部303；根据上述控制器部302的输出302d～302g来更新非对称率的非对称率更新部304；选择输出上述最小值检测部303中所保持的非对称值、由上述非对称率更新部304所更新的非对称值或初始值中的某一个的非对称值输出部305。
图7是表示图6(a)中非对称率更新部304的详细结构的图。
上述非对称率更新部304具有选择器401、比较器402、加法器403、减法器404、延迟元件405、带有使能控制的延迟元件406～408、AND电路409。
图8是表示图6(a)中非对称率输出部305的详细结构的一个例子的图。
上述非对称率输出部305是具有定时调整用寄存器601；选择器602～604，606～608；延迟元件605、609的部件，其输出与使能信号302a、学习结束信号302b以及复位信号302c相对应的非对称率。亦即，在非对称率的学习期间，选择从非对称率更新部304输出的更新后的非对称值304a、304b来进行输出；在学习结束时，选择从最小值检测部303输出的非对称值303a、303b来进行输出；而在输入了复位信号302c时，选择初始值(权重n＝1)来进行输出。
下面，说明基于非对称率确定电路201的非对称率确定方法。
在控制器部302中根据从抖动检测器5输出的抖动值更新定时信号5b来生成使能信号302a。
在此，将抖动值取入部301的时序图表示在图6(b)中。抖动值5a如在上述实施方式1中所述那样，是通过累计预定个数的相位误差3b并进行平均所生成的值，但在更新FIR滤波器1的均衡系数序列2a时，由于FIR滤波器1的群延迟特性发生变动，因此PLL 3将跟随此特性的变化。因此，虽然PLL 3保持着锁定状态，但为了使PLL3成为稳态而进行引入动作。因而，可以认为PLL 3在到达稳态前抖动值5a会产生波动。
于是控制器部302在更新了FIR滤波器1的均衡系数序列2a时，为了不取入该均衡系数序列2a的更新之后的抖动值(j1，j3，j5，j7)，而生成使能信号302a并输出给抖动值取入部301。然后，抖动值取入部301根据上述使能信号302a，执行抖动值(j2，j4，j6，j8)的取入。
在这样更新了均衡系数序列2a的情况下，在抖动值变为了稳定之后，由于生成用于使抖动值5a被抖动值取入部301取入的使能信号302a，因而可通过使取入抖动值的定时延迟来防止在紧接在更新了FIR滤波器1的均衡系数序列2a之后的引入期间生成的、因PLL3的引入动作而引起的抖动值的波动。此外，这里是把引入间隔设为1个来进行说明的，但即便是两个或者两个以上的间隔也能取得同样的效果。即，在更新了均衡系数序列2a后经过一定时间之后取入抖动值能够得到更准确的抖动值。
另外，在控制器部302中，通过输入作为外部输入的学习设定用控制信号21s，将非对称值的上限302d、下限302e、更新步幅302f输出给非对称率更新部304。另外，通过输入动作设定用控制信号22s，将初始化信号302g输出给非对称率更新部304，把复位信号302c输出给最小值检测部303以及非对称率输出部305。进而，在从非对称率更新部304输出搜索结束信号304c的情况下，学习结束信号302b从控制器部302被输出到最小值检测部303与非对称率输出部305。
在非对称率更新部304中，当从控制器部302输出的初始化信号302g为HI时，由选择器401选择从控制器部302输出的非对称值下限302e。然后，在抖动值取入的定时，根据从控制器部302输出的使能信号302a，使带有使能控制的延迟元件406取入从上述选择器401输出的非对称值下限302e。在该带有使能控制的延迟元件406中，以上述所取入的非对称值下限302e为初始值，在每次进行抖动值取入时、即在使能信号302a成为HI的定时，将均衡系数各增加(更新)更新步幅(更新间隔)302f，并将该被更新的值取入到带有使能控制的延迟元件407、408中。另外，在比较器402中比较上述带有使能控制的延迟元件406的输出与从上述控制器部302输出的非对称值上限302d，当该比较结果为带有使能控制的延迟元件406的输出大于或等于非对称值上限302d时，输出表示非对称值搜索结束的搜索结束信号304c。
在最小值检测部303中，在从控制器部302输出的使能信号302a由LOW变为HI的定时，从抖动值取入部301所取入的抖动值301a中检测出最小值，并保持该值与当时的非对称率的值。另外，在从控制器部302输出复位信号302c的情况下，复位所保持的最小值与当时的非对称率。
在非对称值输出部305中，在从控制器部302输出的复位信号302c为HI的情况下，设n＝1并输出非对称率，在从控制器部302输出的学习结束信号302b为HI的情况下，输出使从最小值检测部303输出的抖动值303a、303b成为最小的非对称率，在除此以外的情况下，则输出从非对称率更新部304输出的非对称率更新值304a、304b。
在这样的实施方式2中，由于非对称率确定电路201具有取入从抖动检测器5输出的抖动值的抖动值取入部301；生成系数调整电路2内的控制信号的控制器部302；检测被上述抖动值取入部301所取入的抖动值的最小值，并保持此时非对称率的值的最小值检测部303；根据上述控制器部302的输出来更新非对称率的非对称率更新部304；选择输出上述最小值检测部303中所保持着的非对称值、由上述非对称率更新部304更新的非对称值或初始值中的某一个的非对称值输出部305，因此可从由预先设定的非对称率设定范围确定抖动值成为最小的非对称率，从而可谋求再生性能的提高。
另外，在本实施方式2中，虽然系数调整电路2在从控制器部302向最小值检测部303、非对称率更新部304以及非对称率输出部305输出的复位信号从HI切换为LOW的定时进行均衡系数的学习动作，但如果对应于再生信号特性地使用输入到控制器部302的动作设定用控制信号来生成该复位信号，则能更有效地进行群延迟调整。
例如，从记录型DVD等以扇区为单位来进行划分、并从在记录介质上记录有数据的媒体中再生数据的情况下，存在被记录在媒介中的数据的再生特性在每个扇区都不同的情况。即，会产生FIR滤波器1的均衡系数的非对称率的最优值不同的情况。所以，通过将以同步于扇区的门信号作为控制信号(动作设定用)输入到控制器部302中，并以此为基础生成复位信号，可针对各扇区求得群延迟的最优值。进而，在再生信号中产生缺陷等情况下，如果使用缺陷检测信号，生成复位信号后进行再学习，则可进一步提高群延迟校正的可靠度。
(实施方式3)下面使用图1～3与图9说明关于本发明的实施方式3的滤波器系数调整电路。另外，由于在上述实施方式1中已说明了图1～3，因此在此略去其描述。
图9是表示图3的系数调整电路2中的乘法部202的结构。
图9所示的乘法部202具有基于从非对称率确定电路201输出的定时信号201c生成选择信号503a、使能信号503b的选择信号生成部503；基于上述选择信号503a选择均衡系数初始值11a～14a中的某一个的多路转换器501；基于上述选择信号503a选择均衡系数初始值15a～19a中的某一个的多路转换器502；使上述多路转换器501的输出与非对称值201a相乘的乘法器504；使上述多路转换器502的输出与非对称值201b相乘的乘法器505；基于上述选择信号503a将上述乘法器504的输出连接到位于后级的延迟元件511～514中的某一个上的分路器506；基于上述选择信号503a将上述乘法器505的输出连接到位于后级的延迟元件516～519中的某一个上的分路器507；存储从上述分路器506输出的值的延迟元件511～514；存储从上述分路器507输出的值的延迟元件516～519；根据上述使能信号503b将所保持的均衡系数更新为上述延迟元件511～514中存储的值的带有使能控制的延迟元件521～524；根据上述使能信号503b将所保持的均衡系数更新为上述延迟元件516～519中存储的值的带有使能控制延迟元件526～529，其中根据从非对称率确定电路201输出的定时信号201c，检测非对称率的更新定时，并通过定时共享地使用该输入数据来生成新的均衡系数序列2a。即，将对均衡系数初始值11a～14a进行n倍加权所得的值作为均衡系数101a～104a、将均衡系数初始值15a作为均衡系数105a、将对均衡系数初始值16a～19a进行(2-n)倍加权所得的值作为均衡系数106a～109a，输出给FIR滤波器1。
然后，说明乘法部202的动作。
在为了以FIR滤波器1的中心抽头25为中心、左右对称地设定非对称率的情况下，在选择信号生成部503中使用选择信号503a来进行多路转换器501、502与分路器506、507的输出控制，并在延迟元件511～514中存储将均衡系数初始值11a～14a进行n倍加权所得到的值，在延迟元件516～519中存储将均衡系数初始值16a～19a进行(2-n)倍加权所得到的值。
然后，当结束向延迟元件511～514与延迟元件516～519的存储后，从选择信号生成部503输出使能信号503b，在带有使能控制的延迟元件521～524与526～529中，通过上述使能信号503b的输入，一并对所保持的均衡系数进行更新，然后将更新后的均衡系数作为新的均衡系数101a～104a、106a～109a输出。另外，与FIR滤波器1的延迟元件25相对应的均衡系数仍为初始值。
通过这样反复进行均衡系数的更新并检测出使抖动值成为最小的非对称率，可进行群延迟校正。
另外，也可以使相对于FIR滤波器1的延迟元件25位于等距离位置处的延迟元件为一对，对各个对独立地设定非对称率。例如，首先检测与FIR滤波器1的延迟元件21和延迟元件29这一对相对应的非对称率的最优值，然后检测与延迟元件22和延迟元件28这一对相对应的非对称率的最优值，对以后的所有对反复进行相同的动作。由此便可进行更高精度的群延迟调整。
在此实施方式3中，乘法部202具有多路转换器501、502；基于从非对称率确定电路201输出的定时信号201c生成选择信号503a、使能信号503b的选择信号生成部503；乘法器504、505；分路器506、507；延迟元件511～514、516～519以及带有使能控制的延迟元件521～524、526～529，其中根据从非对称率确定电路201输出的定时信号201c来检测非对称率的更新定时，并通过定时共享地使用输入数据来生成新的均衡系数序列，因此，能够以中心抽头为中心、左右对称地设定FIR滤波器1的滤波器系数，其结果为能使FIR滤波器1的增益特性基本不变地来更新滤波器系数。
在上述实施方式1～3中说明了FIR滤波器的抽头数目为9、即奇数的情况，但对于此抽头数目为偶数的情况(这相当于考虑到上述实施方式中没有中心抽头的情形)，也能取得与上述各实施方式同样的效果。另外，在FIR滤波器1的抽头数目为偶数的情况下，系数调整电路2对位于上述FIR滤波器1的延迟线中央左侧的上述均衡系数的初始值进行n倍(n为大于等于0且小于等于2的实数)加权后输出，对位于右侧的上述均衡系数的初始值进行(2-n)倍加权后输出。
此外，上述实施方式1～3是把用于检测FIR滤波器1的输出与PLL 3所提取的同步时钟之间的抖动的抖动检测器5作为均衡性能检测单元进行说明的，但显然也可使用均衡误差检测单元等来实现相同的功能。
工业上可利用性本发明的再生信号处理装置可以用作能够调整FIR滤波器的均衡系数以使抖动值为最小的延迟校正电路。
权利要求
1.一种滤波器系数调整电路，其特征在于，具有FIR滤波器，对输入信号进行对应于均衡系数的滤波器处理；PLL，使用上述FIR滤波器的输出，提取与上述输入信号同步的时钟；均衡性能检测单元，检测上述FIR滤波器的均衡性能；以及均衡系数确定单元，根据上述均衡性能检测单元的输出值确定上述FIR滤波器的均衡系数。
2.如权利要求1所述的滤波器系数调整电路，其特征在于在上述PLL成为锁定状态之前，上述均衡系数确定单元输出被预先设定为上述FIR滤波器的均衡系数的初始值。
3.如权利要求1所述的滤波器系数调整电路，其特征在于上述均衡系数确定单元在上述FIR滤波器的抽头数目为奇数时，使上述FIR滤波器的中心抽头左侧的上述均衡系数的初始值进行n倍(n为大于等于0且小于等于2的实数)的加权、使其右侧的上述均衡系数的初始值进行(2-n)倍的加权后进行输出。
4.如权利要求1所述的滤波器系数调整电路，其特征在于上述均衡系数确定单元在上述FIR滤波器的抽头数目为偶数时，使上述FIR滤波器延迟线的中央左侧的上述均衡系数的初始值进行n倍(n为大于等于0且小于等于2的实数)的加权、使其右侧的上述均衡系数的初始值进行(2-n)倍的加权后进行输出。
5.如权利要求3所述的滤波器系数调整电路，其特征在于上述权重n的值是按由距上述FIR滤波器的中心抽头的距离相等的两个抽头组成的各个对独立设定的。
6.如权利要求4所述的滤波器系数调整电路，其特征在于上述权重n的值是按由距上述FIR滤波器的延迟线中央的距离相等的两个抽头组成的各个对独立设定的。
7.如权利要求3至6中任一项所述的滤波器系数调整电路，其特征在于上述均衡系数确定单元检测上述均衡性能检测单元的输出值中的最优值，并确定该均衡性能检测单元的输出值为最优的上述权重n的值。
8.如权利要求7所述的滤波器系数调整电路，其特征在于上述均衡系数确定单元按可变的时间间隔取入上述均衡性能检测单元的输出，并根据该取入的值确定上述权重n的值。
9.如权利要求7所述的滤波器系数调整电路，其特征在于上述均衡系数确定单元分别独立地设定上述权重n值的上限值、下限值以及更新间隔，并在所设定的范围内确定上述权重n的值。
10.如权利要求7所述的滤波器系数调整电路，其特征在于上述均衡系数确定单元根据与上述输入信号的特性相对应的动作设定用控制信号，设定用以检测使上述均衡性能检测单元的输出值成为最优的上述权重n的值的动作。
全文摘要
本发明的滤波器系数调整电路包括这样的系数调整电路(2)，它通过对进行再生信号均衡的FIR滤波器(1)的中心抽头左侧的均衡系数的初始值进行n倍加权，对其右侧的均衡系数的初始值进行(2－n)倍加权来调整均衡系数，是进行再生信号均衡性能检测的均衡性能检测单元，例如确定令用于检测再生信号与时钟之间的抖动的抖动检测器(5)的输出为最优的权重n的值。通过本发明的滤波器系数调整电路与以往的群延迟校正电路比较，可简化控制方法，且不需增设电路，即可根据再生信号的特性来谋求再生信号的群延迟的最优化，还可谋求再生性能的提高。
文档编号H04L25/03GK1875419SQ20048003162
公开日2006年12月6日 申请日期2004年11月9日 优先权日2003年11月11日
发明者冈本好史, 中平博幸 申请人:松下电器产业株式会社