专利名称：模拟和数字射频接收器接口的基带信号处理方法和系统的制作方法
技术领域：
本发明涉及射频信号处理，尤其涉及一种用于具有模拟和数字元件的射频接收器接口的方法和系统。
背景技术：
在无线应用领域，无线和/或手持设备需要有足够灵活的设计，以使其数据处理硬件能与多个射频前端接收器连接。来自射频前端接收器的基带信号可能包含同相(I)分量和正交(Q)分量，一般称为I/Q数据信号。在信号到达基带处理器之前，可能需要对这些信号分量的振幅、相位、频率和/或取样比进行处理。因此，在无线设备中采用基带接收器接口来连接射频前端接收器和基带处理器和/或其它数据处理模块。
随着无线设备操作需求的增加，数据处理硬件和射频前端接收器之间交互作用的复杂性也随之增加。例如，要求各种不同厂商的射频前端接收器能够有效地配合不同厂商的基带处理器协同工作。如果为每个可能的射频前端接收器配置一个单独的可以连接到基带处理器的基带处理器接口，将使集成电路空间布局成本变得很高。由于无线设备中元件的尺寸和成本是很受关注的，多基带接收器接口的使用应受到尽可能的限制。另外，这种方法也可能限制应用到特定的基带处理器可能的接口数量。
对于本领域的技术人员来说，通过将上述现有系统与本申请后续部分介绍的本发明进行比较，现有传统方法的局限性和缺点更加显而易见。
发明内容
本发明的相关实施例将在以下用于模拟和数字射频接收器接口的方法和系统中进行介绍。所述方法包括选择模拟接口或数字接口接收来自前端接收器的I/Q数据信号；对接收到的I/Q数据信号进行取样，然后传输给基带处理器。所述模拟接口可以选用常规模拟接口或甚低中频(very lowIntermediate frequency)(VLIF)模拟接口。所述从模拟接口接收到的I/Q数据信号可以被数字化，当确定的平均值大于阈值时，可以检测到所述I/Q数据信号数字化的饱和度。从数字接口接收到的I/Q数据信号可以从数字串行格式转换成数字并行格式。
所述方法还包括当选择的模拟接口是甚低中频模拟接口时，移除甚低中频频率。甚低中频频率的移除可以通过基于CORDIC(协调旋转数字计算机)算法的反旋函数实现。所述甚低中频频率可编程的，可以确定甚低中频频率的相位和相位增量值。所述相位可被规格化(normalized)为第一笛卡儿域并分配给一个符号值。在反旋函数中，根据符号值将这些输出参数分配给对应的输出前，先对输出参数进行规格化操作。
本发明的所述系统包括至少一个处理器，用于选择模拟接口或数字接口以接收来自前端接收器的I/Q数据信号；基带接收器接口，在将收到的I/Q数据信号传输给基带处理器之前对接收到的I/Q数据信号进行取样。所述基带接收器接口可以包括模拟滤波器、模数转换器、饱和度检测器、多个数字取样器、多个多路转换器、反旋器、甚低中频源、串并行转换器。
所述被处理器选用的模拟接口可以是常规模拟接口或甚低中频模拟接口。从模拟接口接收到的I/Q数据信号可通过模数转换器进行数字化转换。当确定的平均值大于阈值时，I/Q数据信号的数字化的饱和度可以通过饱和度检测器检测到。从数字接口收到的I/Q数据信号可通过串并行转换器从数字串行格式转换成数字并行格式。
所述系统还可以包括反旋器，用于当选择的模拟接口是甚低中频模拟接口时，基于CORDIC算法移除其中的甚低中频频率。所述甚低中频频率可经编程后存入存储器，并可通过所述处理器确定甚低中频频率的相位和相位增量值。所述处理器将所述相位规格化为第一笛卡儿域并分配一个字符值。根据所述符号值将输出参数分配给对应的输出前，所述反旋器先对输出参数进行规格化操作。
根据本发明的一个方面，提出一种处理基带信号的方法，所述方法包括选择模拟接口或数字接口接收来自前端接收器的I/Q数据信号；在将接收到的I/Q数据信号传输给基带处理器之前，对所述I/Q数据信号进行取样。
作为优选，所述方法进一步包括从常规模拟接口或甚低中频模拟接口中间选择所述模拟接口。
作为优选，所述方法进一步包括当从所述模拟接口接收到I/Q数据信号时对其进行数字化。
作为优选，所述方法进一步包括当确定的平均值大于阈值时，检测所述接收到的I/Q数据信号的数字化饱和度。
作为优选，所述方法进一步包括当所述选择的模拟接口是甚低中频模拟接口时，移除所述甚低中频频率。
作为优选，所述方法进一步包括采用基于CORDIC算法的反旋函数来移除所述甚低中频频率。
作为优选，所述方法进一步包括对所述甚低中频频率进行编程。
作为优选，所述方法进一步包括为移除所述甚低中频频率而确定相位和相位增量。
作为优选，所述方法进一步包括将相位规格化为第一笛卡儿域并分配一个字符值。
作为优选，所述方法进一步包括规格化多个输出参数。
作为优选，所述方法进一步包括依据字符值分配给多个输出其对应的输出参数。
作为优选，所述方法还进一步包括当所述选择的接口是数字接口时，将所述I/Q数据信号从数字串行格式转换成数字并行格式。
根据本发明的另一个方面，提供一种处理基带信号的系统，所述系统包括至少一个处理器，用于选择模拟接口或数字接口以接收来自前端接收器的I/Q数据信号；基带接收器接口，用于在将接收到的I/Q数据信号传输给基带处理器之前对接收到的I/Q数据信号进行取样。
作为优选，所述至少一个处理器从常规模拟接口或甚低中频模拟接口中选择所述模拟接口。
作为优选，当从所述模拟接口接收到所述I/Q数据信号时，所述基带接收器接口内的模数转换器以所述I/Q数据信号进行数字化处理。
作为优选，当确定的平均值大于阈值时，所述基带接收器接口内的饱和度检测器检测所述I/Q数据信号的数字化饱和度。
作为优选，当选择的模拟接口是甚低中频模拟接口时，所述基带接收器接口内的反旋器移除甚低中频频率。
作为优选，所述反旋器基于CORDIC算法移除所述甚低中频频率。
作为优选，所述至少一个处理器对所述甚低中频频率编程并存入存储器。
作为优选，所述至少一个处理器为移除所述甚低中频频率而确定相位和相位增量。
作为优选，所述至少一个处理器将所述相位规格化为第一笛卡儿域并分配一个字符值。
作为优选，所述反旋器规格化多个输出参数。
作为优选，所述反旋器基于字符值分配给多个输出对应的输出参数。
其中，当所述选择的接口是数字接口时，串并行转换器将所述I/Q数据信号从数字串行格式转换成数字并行格式。
根据本发明的另一个方面，提供一种基带接收器接口，包括与模数转换器连接的模拟过滤器；所述模数转换器与饱和度检测器和第一取样器连接；
所述第一取样器与第二取样器连接；所述第二取样器与反旋器和第一多路转换器连接；所述反旋器与甚低中频源和所述第一多路转换器连接；所述第一多路转换器与第三取样器连接；所述第三取样器与第二多路转换器连接；串并行转换器，与所述第二多路转换器连接；所述第二多路转换器与第四取样器连接。
本发明的优点、目的以及创新特征和具体实施例将在以下的描述和附图中给出更加详细的介绍。
图1是根据本发明一实施例的典型的射频接口到基带处理器的示意框图；图2是根据本发明一实施例的典型的基带接收器接口的示意框图；图3是根据本发明一实施例的典型的第一取样器的实施方式示意图；图4是根据本发明一实施例的典型的反旋器的示意框图；图5是根据本发明一实施例，确定反旋器的输出所采用的CORDIC算法的典型的流程图。
具体实施例方式
本发明的一些方面可以在具有改进的模拟和数字元件的改进的射频接收器接口的方法和系统中得以体现。基带接收器接口可用于连接射频前端接收器和基带处理器。所述基带接收器接口可以选择从可编程模拟接口或者从可编程数字接口接收I/Q数据信号。所述模拟接口可接收常规的射频I/Q数据信号或甚低中频I/Q数据信号。该方法提供了一种具有成本效益的、灵活的基带接收器接口结构。
图1是根据本发明一实施例的典型的射频接口到基带处理器的框图。如图1所示，无线接收器系统100可以包括射频前端接收器102、基带接收器接口104、基带处理器106、处理器108。射频前端接收器102可包含适当的逻辑、电路和/或代码，并适用于接收通过无线媒介传输的I/Q数据信号。基带接收器接口104可包含适当的逻辑、电路和/或代码，适用于处理接收到的I/Q数据信号并将处理后的I/Q数据信号传输给基带处理器106。基带接收器接口104所执行的处理是可程序化的，包括以模拟格式和/或以数字格式对I/Q数据信号进行处理。处理器108可包括适当的逻辑、电路和/或代码，可适用于控制所述基带接收器接口104的操作。处理器108可用来对基带接收器接口104内的模拟和数字部件编程，并从基带接收器接口104可用的多种接口模式中选择一种。所述基带处理器106可包括适当的逻辑、电路和/或代码，可适用于对由基带接收器接口104传输来的已处理I/Q数据信号进行其它的处理。
图2是本发明一实施例的基带接收器接口的典型框图。如图2所示，基带接收器接口104由模拟滤波器202、模数转换器(ADC)204、饱和度检测器206、第一取样器208、第二取样器210、反旋器212、甚低中频源214、第一多路转换器(MUX)216、第三取样器218、串并行转换器(S/P)220、第二多路转换器222、第四取样器224组成。
模拟滤波器202可包含适当的逻辑、电路和/或代码，可适用于接收模拟I/Q数据信号并滤除基带频宽以外的频率。模数转换器204可包含适当的逻辑、电路和/或代码，可适用于数字化所述经过滤波的模拟I/Q数据信号。模数转换器204可以是，例如，超取样(oversampling)模数转换器，可包括∑Δ(sigma-delta)调制器。所述模数转换器204可以是可编程模数转换器，其中的取样比由所述处理器108控制。例如，模数转换器204的取样比可以是但不限于13MHz或26MHz。
饱和度检测器206可包括适当的逻辑、电路和/或代码，可适用于检测所述I/Q数据信号水平是否足够高以使所述模数转换器204达到饱和。模数转换器204开始转换I/Q数据信号后，所述饱和度检测器206求出例如50个绝对取样的平均值。当同相分量或正交分量两者之一的平均值大于阈值时，饱和度检测器206便可以确定模数转换器204已达到饱和。当模数转换器204达到饱和时，可以通过降低前端增益、和/或通过缩短例如16或32个时钟周期而减小模数转换器204的输入。然后，饱和度检测器206可以复位并开始重新累计取样。
第一取样器208可以包括适当的逻辑、电路和/或代码，可适用于从数模转换器204中取样所述取样I/Q数据信号。第一取样器208可以是，例如，12取1(或12∶1)的取样器，采用三阶SINC滤波器，按照转移函数H(z)＝((1-z-12)/(1-z-1))3进行处理。例如，当数模转换器204以13MHz的取样比对输入模拟I/Q数据信号进行取样时，按照12∶1取样后，第一取样器208的输出信号的取样比为13/12MHz或1.0833MHz。第一取样器208的的输入可以是四位的输入值，其输出将是十五位的输出值。所述第一取样器208的取样比率是可编程的，可通过处理器108进行编程。处理器108可以根据程序指令为第一取样器208确定合适的滤波器系数。
第二取样器210可包括适当的逻辑、电路和/或代码，可适用于对从第一取样器208传输来的信号进行取样。所述第二取样器210可以是2∶1取样器，采用具有25个分支(tap)的有限脉冲响应(FIR)滤波器来实现，其最大分支值是2047。在这种典型的配置中，输入是十六位值，输出则先降低转换至十一位，然后四舍五入使之饱和至十六位。利用FIR滤波器实现第二取样器210，所采用的滤波器系数是可编程的，可通过处理器108进行编程。所述处理器108根据程序指令为第二取样器210确定合适的滤波器系数。所述第二取样器的滤波器系数可以是十二位的值。所述第一取样器208和第二取样器210可以作为一个单独的取样器模块来实现。
反旋器212可包括适合的逻辑、电路和/或代码，可适用于移除数字化模拟I/Q数据信号中的甚低中频频率。反旋函数可用以下公式表示{Ox(t)Oy(t)}=Ix(t)cos(θ(t))-Iy(t)sin(θ(t))Ix(t)sin(θ(t))+Iy(t)cos(θ(t))]]>其中Ix(t)和Iy(t)是反旋器212的输入，分别对应同相和正交数据信号分量；Ox(t)和Oy(t)是输出，分别对应频移值同相和正交数据信号分量；θ(t)是0-360度范围内的角度。反旋函数的表达式不需要单独确定cos(θ(t)和sin(θ(t)的值，可采用协调旋转数字计算机(CORDIC)算法来计算。在该实施例中，角度θ(t)可用十七位的值表示，反旋器212的输入和输出可以是十六位的值。角度θ(t)可表示为θ(t)＝θ(t-1)+Δθ，其中Δθ代表每个取样期间的相位增量，可存储在甚低中频源214的寄存器内。例如，如果频宽为100KHz，取样比为13/12MHz，则Δθ＝12099。在本实施例中，当θ(t)＞217时，θ(t)＝θ(t)-217；当θ(t)＜0时，θ(t)＝θ(t)+217；θ(t)的值还可以用下面的式子确定θ(t)=θ(t-1)+ΔθΔθ>0θ(t-1)+217+ΔθΔθ<0]]>甚低中频源214可包括适合的逻辑、电路和/或代码，可适用于存储反旋器212将要使用的甚低中频频率数值信息。第一多路转换器216可包括适合的逻辑、电路和/或代码，可适用于利用选择信号1选择采用常规的射频基带模拟接口还是甚低中频模拟接口来连接射频前端接收器102和基带处理器106。常规的射频基带模拟接口指的是从第二取样器210直接到第一多路转换器216的通路；甚低中频模拟接口指的是从第二取样器210出来的I/Q数据信号通过反旋器212再到第一多路转换器216的通路。处理器108依照将模拟I/Q数据信号提供给基带接收器接口104的射频前端接收器102，利用选择信号1来选择所述通路。
第三取样器218可包括适合的逻辑、电路和/或代码，可适用于对从第一多路转换器216传输过来的信号进行取样。第三取样器218可以是2∶1取样器，采用32分支(tap)的FIR滤波器，其最大分支值是2047。在这种配置中，输入是十六位的值，输出则先降低转换至十一位，然后四舍五入使之饱和至十六位。利用FIR滤波器实现第三取样器218，所采用的滤波器系数是可编程的，可通过处理器108进行编程。所述处理器108根据程序指令为第三取样器218确定合适的滤波器系数。所述第三取样器的滤波器系数可以是十二位的值。
串并行转换器220可包括适合的逻辑、电路和/或代码，可适用于将串行数字I/Q数据信号转换成并行数字I/Q数据信号。数字I/Q数据信号输入来自RFMD射频芯片，经过串并行转换后，所述串并行转换器220提供十六位的数字I/Q数据信号作为输出。在采用RFMD射频芯片作为射频前端接收器102的具体实施例中，处理器108可使用多个信号以支持数字I/Q数据信号输入。这些信号可以是ENR、CLKR、FSR、DRI和DRQ。ENR信号可用于激活连接RFMD标准串行接口(SSI)总线的接口。CLKR信号可用作串行数据传输的时钟输入。FSR信号可用作串行数据传输的帧同步输入。DRI和DRQ信号可用作串行数字I/Q数据信号输入。例如，SSI总线为每个GSM字符周期提供两个同相取样和两个正交取样。DRI信号的输入数据模式可以是十六位的同相数据，后面接着八个空位；DRQ信号的输入数据模式可以是十六位的正交数据，后面接着八个空位。当模数转换器204的取样比是26MHz时，FSR信号可以是13/24MHz或541.667KHz，用于标示所述同步和正交数据传输的起点，此时CLKR信号是13MHz。
第二多路转换器222可包括适合的逻辑、电路和/或代码，可适用于利用选择信号2对是采用模拟接口还是数字接口来连接射频前端接收器102和基带处理器106进行选择。所述模拟接口是指模拟I/Q数据信号通过第三取样器218所流经的通路；所述数字接口是指数字I/Q数据信号通过串并行转换器220所流经的通路。
第四取样器224可包括适合的逻辑、电路和/或代码，可适用于对从第二多路转换器输出的信号进行取样。第四取样器224可以是2∶1取样器，采用32分支的FIR滤波器，其最大分支值是4028。在这种配置中，输入是十六位的值，输出则先降低转换至十三位，然后四舍五入使之饱和至十六位。利用FIR滤波器实现第四取样器224，所采用的滤波器系数是可编程的，可通过处理器108进行编程。处理器108根据程序指令为第四取样器224确定合适的滤波器系数。第四取样器的滤波器系数可以是，例如，十三位的值。第四取样器224的输出可以传输给基带处理器106。第四取样器224对取样比进行最后的缩减，使得传输给基带处理器106的I/Q数据信号具有合适的比率。
图3是根据本发明实施例的第一取样器的实施例示意图。如图3所示，第一取样器208的三阶SINC滤波器包括积分器302、304、306、向下取样器(downsampler)308和微分器310、312、314。积分器302、304、306可包括加法器316、模数运算符(modulo operator)318和时延(Z-1)302。微分器310、312、314可包括时延(Z-1)322、加法器324和模数运算符326。微分器310、312、314执行三级梳状滤波器操作。
所述加法器316可包括适合的逻辑、电路和/或代码，可适用于对积分器302的输入和输出进行加法计算。在积分器302的实施例中，输入可以是四位的值，时延(Z-1)320的输出是十五位的值。在积分器304、306中，输入可以是十五位的值，输出也是十五位的值。时延(Z-1)320可包括适合的逻辑、电路和/或代码，可适用于提供一个单元的时延。在时延(Z-1)320的一个实施例中，输入可以是十五位的值，输出也是十五位的值。模数运算符318可包括适合的逻辑、电路和/或代码，可适用于按照以下式子进行赋值当x＞214-1时，x＝x-215；当x＜-214时，x＝x+215；其中x是模数运算符318的输入。
所述向下取样器308可包括适合的逻辑、电路和/或代码，用可适于对数字信号进行向下取样。在第一取样器208的一实施例中，向下取样器308对积分器306的输出执行十二位的向下取样。在另一实施例中，第一取样器208采用不同的取样比，向下取样器308可执行N位的向下取样，其中N与期望的取样比相对应。
加法器324可包括适合的逻辑、电路和/或代码，可适用于对微分器310、312、314的输入进行加法计算，并对微分器310、312、314中的时延(Z-1)322的输出的进行减法计算。在微分器310、312、314中的实施例中，输入可以是十五位的值，输出也可以是十五位的值。所述时延(Z-1)322可包括适合的逻辑、电路和/或代码，可适用于提供一个单元的时延。在时延(Z-1)322的一个实施例中，输入可以是十五位的值，输出也可以是十五位的值。模数运算符326可包括适合的逻辑、电路和/或代码，可适用于按照以下式子进行赋值当x＞214-1时，x＝x-215；当x＜-214时，x＝x+215；其中x是模数运算符326的输入。
图4是根据本发明实施例的典型反旋器的框图。如图4所示，图2所示的反旋器212的频率移动函数的实施例包括四个混频器402和两个加法器404。所述混频器402可包括适合的逻辑、电路和/或代码，可适用于根据相应的三角函数值对反旋器的输入进行混频。所述加法器404可包括适合的逻辑、电路和/或代码，可适用于对混频器404的输出进行加法和/或减法计算以确定反旋器的输出。
图5是根据本发明实施例的用于确定反旋器输出的CORDIC算法的流程图。如图5所示，步骤502开始后，在步骤504中，反旋器212通过赋予θ(t)第一笛卡儿域值Ψ和一个字符值，对第一笛卡儿域的相位进行规格化。例如，当θ(t)＜32768(或215)时，Ψ＝θ(t)，字符值为0；当32768≤θ(t)＜65536(或216)时，Ψ＝θ(t)-32678，字符值为1；当65536≤θ(t)＜98304(或217-215)时，Ψ＝θ(t)-65536，字符值为2；其它情况下，Ψ＝θ(t)-98304，字符值为3。
步骤506中，通过CORDIC算法确定输出参数x和y。该算法首先设置x＝Ix(t)，y＝Iy(t)，作为反旋器212的输入。对于N步CORDIC算法，可确定一个步长表STEPS[N]，其中N是步长表大小，是一个整数值。该步长表可存放于甚低中频源214内，或可被图1中的处理器108从存储位置读出并传输给基带接收器接口104。在一实施例中，CORDIC算法按照以下步骤执行for j＝1 to N-1{dx＝x＞＞j；dy＝y＞＞j；When Ψ≥0，thenΨ＝Ψ-STEPS[j]；x＝x-dy；y＝y+dx；elseΨ＝Ψ+STEPS[j]；x＝x+dy；y＝y-dx；}
其中，j是计数器值，N是步长表STEPS[N]的大小，dx和dy是临时变量，STEPS[j]对应步长表中的第j个记录。操作dy＝y＞＞j表示按照计数器值j所指的位数对输出参数y进行右移位。
在图5所示的步骤508中，可调整输出参数x和y来规格化步骤506中循环操作所产生的增益。在这个CORDIC算法的实施例中，对输出参数的调整按照x＝round(x*311/512)和y＝round(y*311/512)进行，其中round表示进行四舍五入操作。
在步骤510中，基于步骤508中的输出参数x和y以及步骤504中的字符值可以确定输出Ox(t)和Oy(t)。例如，若字符值＝0，则Ox(t)＝x，Oy(t)＝y；若字符值＝1，则Ox(t)＝-y，Oy(t)＝x；若字符值＝2，则Ox(t)＝-x，Oy(t)＝y；若字符值＝4，则Ox(t)＝y，Oy(t)＝-x。当步骤510中输出Ox(t)和Oy(t)的值确定后，反旋器212返回到开始步骤502，移除下一个到达的I/Q数据信号的甚低中频频率。
图1中所示的基带接收器接口104能够以划算的、灵活的结构使基带处理器106接收来自常规射频模拟接口、甚低中频模拟接口和数字接口的I/Q数据信号。
本发明可以通过硬件、软件，或者软、硬件结合来实现。本发明可以在至少一个计算机系统中以集中方式实现，或者由分布在几个互连的计算机系统中的不同部分以分散方式实现。任何可以实现本文所述方法的计算机系统或其它设备都是可适用的。常用软硬件的结合可以是安装有计算机程序的通用计算机系统，通过安装和执行所述程序控制计算机系统，使其按所述方法运行。
本发明还可以通过计算机程序产品进行实施，所述程序包含能够实现本发明方法的全部特征，当其安装到计算机系统中时，通过运行，可以实现本发明的方法。本文件中的计算机程序所指的是可以采用任何程序语言、代码或符号编写的一组指令的任何表达式，该指令组使系统具有信息处理能力，以直接实现特定功能，或在进行下述一个或两个步骤之后，a)转换成其它语言、编码或符号；b)以不同的格式再现，实现特定功能。
以上是结合一定的实施例对本发明的描述，对本领域的技术人员来说，对本发明的各种更换和等效替换都未脱离本发明的保护范围。任何根据本发明公开的内容进行的具体环境和材料的修改均为脱离本发明的保护范围。本发明的范围并非仅限于前述已公开的具体实施例，所有落入权利要求的保护范围内的具体实施例都属于本发明的内容。
相关申请的交叉引用本申请要求2004年6月4日提出的名为“用于具有改进的模拟和数字部件的射频接收器接口的方法和系统”的美国临时申请60/577,270的优先权，并在此全文引用。
权利要求
1.一种处理基带信号的方法，其特征在于，所述方法包括选择模拟接口或数字接口以接收来自前端接收器的I/Q数据信号；在将接收到的I/Q数据信号传输给基带处理器之前，对所述I/Q数据信号进行取样。
2.如权利要求1所述的方法，其中，所述选择模拟接口包括从常规模拟接口或甚低中频模拟接口中间选择一种。
3.如权利要求1所述的方法，其中，当从所述模拟接口接收到I/Q数据信号时，对所述I/Q数据信号进行数字化。
4.如权利要求3所述的方法，其中，当确定的平均值大于阈值时，检测所述接收到的I/Q数据信号的数字化饱和度。
5.如权利要求1所述的方法，其中，当所述选择的模拟接口是甚低中频模拟接口时，移除所述甚低中频频率。
6.一种基带信号处理系统，其特征在于，所述系统包括至少一个处理器，用于选择模拟接口或数字接口以接收来自前端接收器的I/Q数据信号；基带接收器接口，用于在将接收到的I/Q数据信号传输给基带处理器之前对所述接收到的I/Q数据信号进行取样。
7.如权利要求6所述的系统，其中，所述至少一个处理器从常规模拟接口或甚低中频模拟接口中选择所述模拟接口。
8.如权利要求6所述的系统，其中，当从所述模拟接口接收到I/Q数据信号后，所述基带接收器接口内的模数转换器对所述I/Q数据信号进行数字化处理。
9.如权利要求8所述的系统，其中，当确定的平均值大于阈值时，所述基带接收器接口内的饱和度检测器检测所述I/Q数据信号的数字化饱和度。
10.一种基带接收器接口，包括与模数转换器相连的模拟过滤器；所述模数转换器与饱和度检测器和第一取样器连接；所述第一取样器与第二取样器连接；所述第二取样器与反旋器和第一多路转换器连接；所述反旋器与甚低中频源和所述第一多路转换器连接；所述第一多路转换器与第三取样器连接；所述第三取样器与第二多路转换器连接；串并行转换器，与所述第二多路转换器连接；所述第二多路转换器与第四取样器连接。
全文摘要
本发明提供一种无线设备中基带接收器接口的方法和系统，所述基带接收器包含模拟和数字部件。首先为从前端接收器接收到的I/Q数据信号选择模拟接口或数字接口。所述模拟接口可以是常规射频接口或甚低中频接口。当从模拟接口接收到I/Q数据信号后对其进行数字化，并在数字化期间检测饱和度。若模拟接口是甚低中频接口，则使用反旋器按照CORDIC算法来移除甚低中频频率。当从数字接口接收到I/Q数据信号后将其从串行格式转换成并行格式。在将所述I/Q数据信号传输给基带处理器之前对其进行取样。
文档编号H04L27/38GK1708035SQ200510076579
公开日2005年12月14日 申请日期2005年6月3日 优先权日2004年6月4日
发明者陈月, 王民生, 纳尔逊·索伦伯格 申请人:美国博通公司