专利名称：动态彩色字符视频叠加装置的制作方法
技术领域：
本发明涉及一种在视频信号上叠加动态彩色字符的装置，具体地说是一种基于数字化视频处理方式的动态彩色字符视频叠加装置。
背景技术：
目前在视频监控和高速公路收费系统的应用中，字符视频叠加装置得到了广泛的应用。从原理上看，字符视频叠加装置就是在特定的位置改变视频信号的内容，从而在视觉上实现字符与视频图像的混合。目前地字符视频叠加装置从控制方式来看，可以分为动态和静态两种；从显示方式来看，可以分为灰度字符和彩色字符两种；从处理方式来看，可以分成模拟信号处理方式和数字信号处理方式两种。
由于采用模拟信号处理方式很难产生稳定色彩的叠加信号，所以目前采用模拟信号处理方式的字符视频叠加装置都是以灰度字符方式显示，而采用数字处理方式可以保证显示的字符颜色稳定。
采用数字处理方式时需要处理的数据量较模拟信号处理方式要大得多，24位真彩色的字符数据要比灰度字符数据多十几倍，要达到同样的响应速度必须大幅度提高处理能力。RISC(精简指令集计算机)处理器和CISC(复杂指令集计算机)处理器相比，不仅在指令结构上有所进步，在同样的时钟频率下，代码执行效率要高好多。目前的字符视频叠加装置都采用CISC处理器作为CPU，在处理器时钟受限制的情况下，无法在有限的响应时间内完成字符数据的处理和传输。采用RISC处理器之后就可以在相同或者更低的时钟频率下保证响应时间，较低的工作时钟频率可以降低系统功耗和电磁干扰EMI(Electro Magnetic Interference)。
字符视频叠加装置中需要用到大容量的RAM(随机存取存储器)，而8位处理器无法一次产生RAM所需要的地址信号，必须要多次计算和多次输出；采用16位或32位处理器可以解决这个问题，但是造价要高上很多并且很多处理器资源会得到浪费，因而也难以在实际中使用。实践表明，8位处理器配合造价低廉的CPLD(复杂可编程逻辑器件)可以大幅度减少处理器计算和输出RAM的地址的工作，批量写入数据时，处理器只需要提供初始地址即可连续写入，并可根据视频解码装置提供的点时钟和同步信号，在处理器不做任何干预的情况下自动产生读取数据时的地址信号。
发明内容
本发明的目的是提供一种可动态叠加彩色字符于视频信号上的装置，该装置可用于在PAL/NTSC制的CVBS信号上面叠加动态24位真彩色字符，成本低廉，且叠加的字符颜色和位置不受原始视频信号的亮度干扰，响应时间较短。
本发明的目的是通过以下技术方案来实现的
一种动态彩色字符视频叠加装置，其特征是包括将CVBS(复合电视)信号转换成符合ITU(国际电信同盟)656格式的数字信号的视频解码装置、8位RISC处理器、将符合ITU656格式的数字信号转换成CVBS信号的视频编码装置、静态存储器装置和CPLD(复杂可编程逻辑器件)；RISC处理器通过CPLD与视频解码装置和视频编码装置连接，并控制视频解码装置和视频编码装置的状态，向静态存储器装置提供字符数据；视频编码装置通过复杂可编程逻辑器件接受视频解码装置提供的视频同步信号和点时钟信号、视频解码装置输出的数字信号以及从静态存储器装置读出的数据，并在运算后将数字化的视频数据流转换成CVBS信号输出；电源和接口部分与RISC处理器连接。
本发明中，所述静态存储器装置采用先进先出方式读取并采用随机方式写入，读取数据时不需要提供地址信号，批量写入数据时，只需要提供初始地址即可连续写入。
在视频信号上叠加的字符为24位真彩色且采用四周嵌入钩边的方式显示，显示的字符位置和色彩不受背景视频信号亮度的影响，显示一行20个16*16点阵彩色字符的响应时间小于100毫秒。
本发明中，在RISC处理器的设置下，视频解码装置将输入的CVBS信号转换成符合ITU656格式的字节流，其速率为每秒27M字节，另外还输出和输入CVBS信号相关的场同步和行同步信号；在RISC处理器和CPLD的作用下，视频编码装置将输入的符合ITU656格式的字节流在同步信号的控制下转换成CVBS信号输出。
本发明中，视频解码装置输出的数字视频字节流通过CPLD处理之后直接输入到视频编码装置中。由于视频数据流通过CPLD之后会造成延时，与点时钟和同步信号在时序上不一致，所以必须将点时钟和同步信号做相同的延时。延时的方法就是利用CPLD的延时固定，把点时钟和同步信号输入到CPLD中，再由CPLD输出，这样就可以保证数字视频数据流和点时钟以及同步信号之间在时序上的一致。
本发明中，在需要显示叠加字符的视频信号位置要把静态存储器装置中的数据替换此时的数字视频数据，在不需要叠加字符的视频信号位置必须保持原来的数字视频数据。具体方法是由CPLD判断每次从静态存储器装置中读出的数据是否等于零，如果等于零就把原来的数字视频数据输出到视频编码装置，否则就把从静态存储器装置中读出的数据输出到视频编码装置。
由于采用大容量静态存储器装置，在对静态存储器装置进行操作的时候，8位RISC处理器无法一次提供其所需要的地址信号。通常的解决办法是采用分段多次地址赋值操作，然后再进行读写。如果遇到连续地址的批量数据读写操作，每次进行读写之前都要计算地址并分段输出。本发明中利用CPLD的快速运算功能和为数众多的I/O端口，在对静态存储器装置进行读操作的时候，利用同步信号和点时钟构成带复位功能的计数器，将计数器的输出作为静态存储器装置的地址信号；在对静态存储器装置进行连续地址的批量写操作的时候，RISC处理器只需要输出一次完整的地址给CPLD，在每次写操作完成之后，CPLD自动将地址数据加一，RISC处理器无需再次计算或提供地址数据即可继续进行下一个单元的写操作。
本发明采用工作在8MHz以下时钟频率的8位RISC处理器，可用于在PAL/NTSC制的CVBS信号上面叠加动态24位真彩色字符；叠加的字符颜色稳定，位置稳定；叠加的具体内容通过RS232接口送入；显示一行20个16*16点阵彩色字符的响应时间小于100毫秒；系统工作电压为3.3V。与现有技术相比，本发明的优点是制作成本低，采用8位RISC处理器配合造价低廉的CPLD，对数字化后的视频信号进行处理，叠加的字符颜色和位置不受原始视频信号的亮度干扰，颜色稳定，位置稳定。
四
图1是本发明的结构示意图2是本发明的结构框图3是本发明中视频解码装置、8位RISC处理器和视频编码装置的电路原理图4是本发明中静态存储器装置、复杂可编程逻辑器件、电源和接口部分电路原理图。
五具体实施例方式
一种本发明所述的动态彩色字符视频叠加装置，该装置采用工作在8MHz以下时钟频率的8位RISC处理器，可用于在PAL/NTSC制的CVBS信号上面叠加动态24位真彩色字符；叠加的字符颜色稳定，位置稳定；叠加的具体内容通过RS232接口送入；显示一行20个16*16点阵彩色字符的响应时间小于100毫秒；系统工作电压为3.3V。
本发明包括将CVBS信号转换成符合ITU656格式的数字信号的视频解码装置1、8位RISC处理器2、将符合ITU656格式的数字信号转换成CVBS信号的视频编码装置3、采用先进先出方式读取并采用随机方式写入的静态存储器装置4和造价低廉的CPLD5；RISC处理器2通过CPLD5与视频解码装置1和视频编码装置3连接，并控制视频解码装置1和视频编码装置3的状态，向静态存储器4装置提供字符数据；视频编码装置3通过CPLD5接受视频解码装置1提供的视频同步信号和点时钟信号、视频解码装置1输出的数字信号以及从静态存储器装置4读出的数据，并在运算后将数字化的视频数据流转换成CVBS信号输出；电源和接口部分6采用MAX3232，LM1117，并与RISC处理器连接。
本发明的设计特点如下
1、视频解码装置和视频编码装置都是RISC处理器通过IIC(Inter-IC)总线进行设置的，RISC处理器利用两个I/O口模拟IIC总线的SDA和SCL。需要注意的是，必须选择控制地址不同的视频解码装置和视频编码装置，否则在进行设置的时候会造成冲突。本发明中使用Philips公司的SAA7111A视频解码装置和SAA7121H视频编码装置，两者的地址互不冲突。本发明中采用的RISC处理器为Atmel公司的ATMega8515L。
2.数字化后的视频数据流必须和点时钟以及同步信号在时序上保持一致，视频数据流经过CPLD和处理后会产生延时。本发明中采用的CPLD为Lattice公司的LC4128V，该CPLD对所有信号延时的时间是固定的，把点时钟和同步信号输入到CPLD中再输出就可以得到和视频数据流同样的延时，保证了它们在时序上的一致。
3.本发明中，在需要显示叠加字符的视频信号位置要把静态存储器装置中的数据替换此时的数字视频数据，在不需要叠加字符的视频信号位置必须保持原来的数字视频数据。具体方法是由CPLD判断每次从静态存储器装置中读出的数据是否等于零，如果等于零就把原来的数字视频数据输出到视频编码装置，否则就把从静态存储器装置中读出的数据输出到视频编码装置。具体实现方式为如下的verilog语句assign DVD＝(conce&(sramData))？sramDataYUV；
其中，输出的DVD为8位数据给视频编码装置，conce为静态存储器装置的片选信号(低电平有效)，sramData为从静态存储器装置中读出的8位数据，YUV为视频解码装置输出的8位数据。
4.本发明中采用ISSI公司的IS61LV5128大容量静态存储器装置(容量为512K字节)，在对静态存储器装置进行操作的时候，8位RISC处理器无法一次提供其所需要的19位地址信号。通常的解决办法是采用分段多次地址赋值操作，然后再进行读写。如果遇到连续地址的批量数据读写操作，每次进行读写之前都要计算地址并分段输出。本发明中利用CPLD的快速运算功能和为数众多的I/O端口(共有64个)，在对静态存储器装置进行读操作的时候，利用同步信号和点时钟构成带复位功能的计数器，将计数器的输出作为静态存储器装置的地址信号；在对静态存储器装置进行连续地址的批量写操作的时候，RISC处理器只需要输出一次完整的地址给CPLD，在每次写操作完成之后，CPLD自动将地址数据加一，RISC处理器无需再次计算或提供地址数据即可继续进行下一个单元的写操作。具体实现方式为如下的verilog语句
assign clk＝llc&HREF&VREF；//当同步信号处于非消隐期间时时钟信号有效assign sramAdr[18:0]＝conce？sramAdrl[18:0]sramAdr2[18:0]；//操作SRAM的时候采用sramAdr1，否则采用sramAdr2<!-- SIPO <DP n="4"> --><dp n="d4"/>always@(posedge conwr)beginif(conce＝＝0)beginif(conAddr＝＝1) //设置地址的0-7位beginsramAdr2[7:0]＝conData[7:0]；endelse if(conAddr＝＝2) //设置地址的8-15位beginsramAdr2[15:8]＝conData[7:0]；endelse if(conAddr＝＝3) //设置地址的16-18位beginsramAdr2[18:16]＝conData[2:0]；endelsebeginsramAdr2＝sramAdr2+1； //地址自动加一endendendalways@(posedge llc)beginif(VREF＝＝0)beginsramAdr1＝0； //场同步时将地址计数复位为零endelsebeginsramAdr1＝sramAdr1+1；//地址计数器自动加一endend
其中，conce为静态存储器装置的片选信号(低电平有效)，conwr为静态存储器装置的写允许信号(低电平有效)，llc为点时钟信号，HREF和VREF为同步信号，sramAdr1和sramAdr2为临时地址数据，sramAdr为实际输出给静态存储器装置的地址信号，conAdr为RISC处理器输入分段地址时的分段信号，conData为RISC处理器分段输入的地址信号。
权利要求
1、一种动态彩色字符视频叠加装置，其特征是它包括将复合电视信号转换成符合ITU 656格式的数字信号的视频解码装置(1)、8位精简指令集计算机处理器(2)、将符合ITU 656格式的数字信号转换成复合电视信号的视频编码装置(3)、静态存储器装置(4)、复杂可编程逻辑器件(5)以及电源和接口部分(6)；控制视频解码装置(1)和视频编码装置(3)状态的精简指令集计算机处理器(2)通过复杂可编程逻辑器件(5)与视频解码装置(1)和视频编码装置(3)连接，并向静态存储器装置(4)提供字符数据；视频编码装置(3)通过复杂可编程逻辑器件(5)接受视频解码装置(1)提供的视频同步信号和点时钟信号、视频解码装置(1)输出的数字信号以及从静态存储器装置(4)读出的数据，并在运算后将数字化视频数据流转换成复合电视信号输出；电源和接口部分(6)与精简指令集计算机处理器(2)连接。
2、根据权利要求1所述的动态彩色字符视频叠加装置，其特征是所述静态存储器装置(4)采用先进先出方式读取并采用随机方式写入，读取数据时不需要提供地址信号，批量写入数据时，只需要提供初始地址即可连续写入。
3、根据权利要求1所述的动态彩色字符视频叠加装置，其特征是在视频信号上叠加的字符为24位真彩色且采用四周嵌入钩边的方式显示，显示的字符位置和色彩不受背景视频信号亮度的影响，显示一行20个16*16点阵彩色字符的响应时间小于100毫秒。
全文摘要
本发明公开了一种动态彩色字符视频叠加装置，包括视频解码装置、8位RISC处理器、CPLD、视频编码装置和静态存储器装置，RISC处理器通过CPLD控制视频解码装置和视频编码装置的状态，并向静态存储器装置提供字符数据；视频编码装置通过CPLD接受视频解码装置提供的视频同步信号和点时钟信号、视频解码装置输出的数字信号以及从静态存储器装置读出的数据，并在运算后将数字化的视频数据流转换成CVBS信号输出。本发明将RISC处理器和CPLD有机结合，协同工作，制作成本低，叠加的字符颜色稳定，位置稳定。它广泛适用于视频监控和高速公路收费系统中，具有广阔的市场前景和极大的经济价值。
文档编号H04N5/917GK1747532SQ20051009427
公开日2006年3月15日 申请日期2005年9月8日 优先权日2005年9月8日
发明者袁杰, 都思丹, 李扬, 王惠 申请人:南京大学