用于通信的半导体集成电路的制作方法

专利名称：用于通信的半导体集成电路的制作方法
技术领域：
本发明涉及一种用于通信的半导体集成电路，该集成电路中具有利用传输基带信号调制载波信号的调制电路，以及还涉及一种用于消除调制电路的DC偏移的技术。更具体地，本发明涉及一种有效地应用于安装在无线电通信系统上的用于通信的半导体集成电路的技术，所述无线电通信系统诸如蜂窝电话，具有仅仅调制相位分量的方式和调制相位分量与幅度分量的方式。
背景技术：
在诸如蜂窝电话的无线电通信系统中，使用用于通信的半导体集成电路(以下称作RF IC)，其通过由混频器混频高频率的本地振荡信号(载波信号)与接收信号或者传输基带信号，进行下变频/上变频，调制传输信号，以及解调接收信号。
近年来正在实际使用的GSM(全球移动通信系统)等的无线电通信系统，其具有称作EDGE(用于GSM演进的增强数据速率)的模式，不仅包括调制载波的相位分量的GMSK(高斯滤波型最小移频键控)调制方式，而且包括调制载波的相位分量与幅度分量的3π/8旋转8-PSK(相移键控)调制方式，以及其可以在切换调制方式的同时执行通信。在EDGE方式中，不仅执行相位调制、而且执行幅度调制，以便可以比仅仅执行相位调制的GMSK方式高的速度执行数据通信。
近年来，需求不仅能够使用根据GSM的信号、而且能够使用根据WCDMA(宽带码分多址)的信号的双频蜂窝电话，所述WCDMA使用扩展频谱作为多路复用方法，使用QPSK(四相移相键控)作为调制方法(日本未审专利公开No.平成11(1999)-205401)。

发明内容
本发明的发明人检查了为了降低对于具有处理根据GSM信号的功能的蜂窝电话的用于通信的半导体集成电路的成本，通过使用用于传送恒定电流的PNP双极型晶体管而从调制电路中消除PNP双极型晶体管而获得的用于通信的半导体集成电路，该集成电路中具有由NPN双极型晶体管与MOSFET(金属氧化物半导体场效应晶体管)构造的调制电路。
结果，本发明人已经发现了不使用PNP双极型晶体管的调制电路具有问题，即称作载波泄漏的特性降低显著地发生，成品率恶化。所述载波泄漏是这种问题，即由于调制电路的DC偏移，使得载波的频率分量包括在传输信号中。
在下文将描述由所述调制电路的DC偏移所引起的载波泄漏。
图3A与3B示出了本发明人检查的仅仅由NPN双极型晶体管与MOSFET(晶体管)构造的调制电路的输入部分的电路。所述输入电路用来把作为输入信号的I信号(所述基波的同相分量)或者Q信号(所述基波的正交分量)放大的同时转换为适合于放大信号的下一级中的混频器的电平信号。示出了所述I信号侧的输入电路。所述Q信号侧的输入电路与所述I信号侧的输入电路相同。图3A示出了使用PMOS类型双极型晶体管作为用于恒定电流的晶体管Q3与Q4的电路，图3B示出了使用PNP双极型晶体管作为所述晶体管Q3与Q4的电路。
在图3A的电路中，由于P类型MOSFET的门限电压Vth的变化，在下一级中的混频器的输入端产生偏移电压。在所述电路3B中，由于PNP类型双极型晶体管的基极-发射极电压Vbe的变化，在下一级中的混频器的输入端产生偏移电压。在现有半导体制造工艺中，所述电压Vth比电压Vbe的变化大。因此显然地，如图4A与4B所示，在使用图3A的电路的情况下的载波泄漏多于使用图3B的电路的情况下，所述载波泄漏是指所述混频器的输入偏移电压增加并且作为所述混频器另一个输入的载波(载波信号)的频率分量出现在输出端中。
图4A示出了在使用图3A的电路的情况下的频谱，图4B示出了在使用电路3B的情况下的频谱。在图4A与4B的每一个中，具有最高峰值的中心波是想要的波，所述中心波左侧的波是载波。当比较图4A与4B时，很清楚图4A中例如与想要的波相隔64kHz的所述载波分量大于图4B。
所述载波的分量是对于想要的波的噪声分量。很明显，如果作为在所述需要波的信号电平与所述载波信号电平之间的差的载波泄漏数量是如规范的-31dBc或者更少，在使用图3A的电路的情况下发生诸如相位准确度的传输特性的劣化。
已经在如上所述背景中实现了本发明，本发明的目的是提供一种用于通信的半导体集成电路(RF IC)，即使当通过使用具有很大变化的廉价部件构造调制电路时，也能实现高产出而不恶化载波泄漏。
作为消除在所述调制电路中DC偏移的技术，例如，是在日本未审专利公开(JP-A)No.平成11(1999)-205401中公开的发明。在JP-A No.11(1999)-205401中的发明，在把预定信号从基带电路发送到调制电路的同时执行校准。相反，本发明的RF IC可以在其内部执行校准。执行校准的方式彼此不同。本发明不能从JP-A No.11-205401的发明中容易实现。
本发明的上述与其它目的和新的特征将从说明书与附加附图的描述变得清楚。
以下将简短描述在说明书中公开的代表本发明之一的概述。
一种半导体集成电路(RF IC)，包括由差分放大器电路和电平移动器构造的输入电路，其是在称为吉尔伯特单元(Gilbert Cell)的差分电路的混频器的前一级提供的；以及通过相加I/Q信号(传输基带信号)和载波信号而执行调制的调制电路，在该集成电路中提供了用于消除在所述输入电路的输出端中的DC偏移的校准电路。对所述输入电路中DC偏移的消除是恰好在发送开始之前执行的。
由于在所述输入电路中的DC偏移可以由上述装置消除，因此可以避免在后一级混频器中的载波泄漏的出现，以及可以防止传输特性的降低。
以下将简短描述在说明书中公开的由本发明之一获得的效果。
根据本发明，即使当通过使用具有较大变化的廉价部件构造调制电路时，也可以实现高产出而不恶化载波泄漏特性的半导体集成电路(RF IC)。


图1示出了应用本发明的用于通信的半导体集成电路(RF IC)、和使用所述RF IC的通信系统的例子的方框图。
图2示出了在一个实施例的RF IC中的调制电路和校准电路的配置例子的方框图。
图3A示出了在用于本实施例的调制电路的混频器前一级的前置放大器和DC电平移动器的具体例子的电路图；和图3B示出了在本发明之前由本发明的发明人检查的前置放大器和DC电平移动器的例子的电路图。
图4A示出了使用图3A的电路并且其中DC偏移电压大的调制电路的载波泄漏特性的特性曲线图，以及图4B示出了使用图3B的电路并且其中所述DC偏移电压小的调制电路的载波泄漏特性的特性曲线图。
图5示出了本实施例的调制电路的校准操作的时间图。
图6示出了在本实施例的RF IC中的模式控制过程、对RX-PLL与TX-PLL电路的校准、对调制电路的校准的时间图。
图7示出了在本实施例的调制电路的校准操作中的DC偏移的变化的例子的示意图。
图8示出了在应用本实施例的校准电路之前与之后的DC偏移电压与载波泄漏之间的关系图表。
图9示出了能够使用具有DC偏移校准电路的本实施例的调制电路在WCDMA中执行无线电通信的、作为系统的组件的所述RF IC的发送电路的配置例子的方框图。
图10A示出了在所述GSM中校准时间的时序图，以及图10B示出了在所述RF IC的WCDMA中的校准时间的时序图。
具体实施例方式
以下将使用

本发明的实施例。
图1示出了应用本发明的用于通信的半导体集成电路(RF IC)、和使用所述RF IC的无线电通信系统的例子的方框图。
如图1所示，所述系统包括用于发送/接收信号波的天线400，用于切换发送/接收的开关410，用于从接收信号消除多余波的高频滤波器420a至420d，每一高频滤波器采取SAW滤波器或相似类型的形式，用于放大发送信号的射频功率放大器(功率模块)430，用于解调接收信号与调制发送信号的RF IC 200，以及用于执行基带处理的基带电路300，所述处理诸如把要发送的声音信号与数据信号转换到相对于基波的同相分量的I信号和正交分量的Q信号，把解调的接收I与Q信号转换为声音信号与数据信号，以及用于发送用于所述RF IC 200的信号。虽然没有特别限制，所述RF IC 200与所述基带电路300作为半导体集成电路形成在不同的半导体芯片上。
所述RF IC 200大致由有关接收的电路RXC、发送相关的电路TXC、和有关控制的电路CTC构成，所述有关控制的电路CTC包括为发送和接收系统所共有的电路，诸如不同于所述有关接收的电路RXC和所述发送相关的电路TXC的控制电路和时钟产生电路。作为本发明对象的调制电路233a和233b被提供用于所述发送相关的电路TXC，通过混频作为载波信号的中频信号与来自于所述基带电路300的所述I与Q信号而执行正交调制。
首先，将在所述RF IC 200的详细说明之前描述所述调制电路233a与233b和用于其的校准电路231。图2示出了所述调制电路233a与233b、以及用于所述调制电路233a与233b的所述校准电路231的具体电路例子。由于在所述I信号侧的所述调制电路233a的配置与在所述Q信号侧的调制电路233b的配置是相同的，因此仅仅示出了其中之一，另一个未示出。
本实施例的调制电路包括在第一阶段中用于放大输入I与/I信号(或者Q与/Q信号)的放大器(前置放大器)AMP0，用于移动所放大的信号的DC电平的电平移动电路DLS，以及采取称作吉尔伯特电路的差分电路的混频电路MIX。所述前置放大器AMP0与所述DC电平移动电路DLS是由如图3A所示的电路形成的。所述/I信号是于所述I信号的相位相差180°的信号，所述/Q信号是与所述Q信号的相位相差180°的信号。
具体地，所述前置放大器AMP0由以下部件构成输入差分MOSFET Q1与Q2、在所述MOSFET Q1与Q2的源极端子和供电电压终端Vcc之间串联的用于恒定电流的MOSFET Q3与Q4，连接在所述MOSFET Q1与Q2的源极端子之间的电阻器R0以及连接在所述MOSFET Q1与Q2的漏极端子和地GND之间的电阻器R1和R2。所述前置放大器AMP0从所述MOSFET Q1与Q2的漏极端子输出通过放大输入I和/I信号(或者Q和/Q信号)之间的电位差而获得的信号。
所述电平移动电路DLS由串联在所述电源电压端子Vcc与地GND之间的MOSFET Q5与NPN型双极型晶体管Q7与Q9、以及类似地串联在所述电源电压端子Vcc与地GND之间的MOS晶体管Q6和NPN类型双极型晶体管Q8与Q10构成。在所述MOSFET Q7与Q9之间的连接节点和在所述MOSFET Q8与Q10之间的连接节点连接到在前一级前置放大器AMP0的所述输入差分MOSFET Q1与Q2的漏极端子。每个所述晶体管Q7与Q8是所谓的基极与集电极耦合的二极管连接的。当预定电压施加到所述栅极或者基极时，所述晶体管Q5与Q6，以及所述晶体管Q9与Q10作为恒流源。通过仅仅由所述双极型晶体管的基极-发射极电压上移(shifting up)在前一级前置放大器AMP0的输出而获得的信号从Q7与Q8的集电极输出。
如图2所示，所述混频电路MIX包括在下一级中的一对差分晶体管Q11与Q12，其发射极端子经由电阻器Rel与Re2彼此连接，以及对其基极端子输入被所述DC电平移动电路DLS移动的I-in与/I-in信号(Q-in与/Q-in信号)；在上一级中的两对差分晶体管Q21与Q22和差分晶体管Q23与Q24，其公共发射极连接到所述晶体管Q11与Q12的集电极端子，并且对其基极端子输入中频信号IF1与/IF1(IF2与/IF2)；以及连接在下一级差分晶体管对Q11与Q12的发射极端子与地之间的用于恒定电流的晶体管Q13与Q14和发射极电阻器Re3与Re4。所述晶体管Q21与Q23的集电极彼此耦合，并且经由集电极电阻器Rcl连接到电源电压Vcc，所述晶体管Q22与Q24的集电极彼此耦合，并且经由集电极电阻器Rc2连接到所述电源电压Vcc。
图2中的混频电路MIX混合作为输入到下一级的差分部分的信号的I-in与/I-in信号和作为输入到上一级的差分部分的信号的中频信号IF1与/IF1，以及从所述晶体管Q21与Q23的公共集电极和所述晶体管Q22与Q24的公共集电极输出包括对应于信号的频率和与频率差的信号分量的信号。
未示出的Q信号侧的混频电路输出包括对应于Q-in和/Q-in信号和IF2和/IF2的频率和和频率差的信号分量的信号作为差分信号。所述信号IF1与/IF1(IF2与/IF2)是彼此相移90°的正交信号。作为正交信号，使用通过由IF分频电路264分割来自本地振荡器262的高频振荡信号RF的频率，并进一步通过由分频器与移相器232分频并相移得到的信号而产生如80MHz频率的信号。
而且，本实施例的调制电路具有切换开关S21与S22，其位于输入来自所述分频器与移相器232的中频信号IF1与/IF1(IF2与/IF2)的路径上，以便直流电压VL与VH可以施加到上一级中的差分晶体管Q21、Q22、Q23与Q24的基极，代替所述信号IF1与/IF1(IF2与/IF2)。作为所述直流电压VL与VH，选择可以截止晶体管Q21与Q24的电压和可以导通晶体管Q22与Q23的电压，大电流流到在上一级中对的差分晶体管对中的晶体管Q22与Q23，以便可以放大在下一级中差分晶体管Q11与Q12的输入信号。
用于切换增益的电阻器Re0和通-断开关S23与S24串联在下一级中的差分晶体管对Q11与Q12的发射极之间。对用于恒定电流的晶体管Q13与Q14的基极端子提供用于有选择地施加来自未示出的偏压产生电路的偏压Vbias或地电压的切换开关S25。
在具有上述配置的所述吉尔伯特单元类型混频电路MIX的上一级中提供的第一级中的放大器(前置放大器)AMP0的输入侧上，提供用于输入所述输入I与/I信号(或者Q与/Q信号)的开关S26与S27，以及提供用于输入代替所述I与Q信号的预定直流电压Vmcal的开关S28与S29。作为所述直流电压Vmcal，选择与在正常输入所述I与/I信号时的电平相同的诸如0.625V的电压。
所述校准电路231包括检测所述混频电路MIX的差分输出之间的电位差的比较器CMP；用于通过控制所述开关S21至S29等而执行校准的控制逻辑CTL；由许多恒流源I1至I6和有选择地组合所述恒流源I1至I6的电流的开关S11至S16形成的DA转换器DAC；用于选择作为所述DA转换器DAC的输出电流的、所述电平移动电路DLS的任何差分输出的切换开关S10。在所述恒流源I1至I6中，恒流源I1的电流是最大的，所述恒流源I1至I6用2的n次方加权，以使I2等于I1的一半，I3等于I2的一半。
所述控制逻辑CTL具有用于保持对应于所述DA转换器DAC的输入值的7比特控制代码的寄存器REG。根据所述比较器CMP的输出顺序地设置所述寄存器REG的比特值。根据设置在所述寄存器REG中的控制代码对所述DAC中的所述恒流源I1至I6和串联的所述开关S11至S16以及所述切换开关S10进行通/断控制。具体地，所述切换开关S10由在寄存器REG中的控制代码中的比特“B0”控制，在所述DAC中的所述开关S11至S16分别由所述比特“B1”至“B6”控制。所述控制逻辑CTL可以构造为与图1中的控制逻辑260相分离，或者与所述控制逻辑260集成地构造。
其次，将参照图5描述本实施例的调制电路的校准操作。指示传送模式开始的预定命令是从基带电路300发送到控制逻辑CTL(260)的。所述命令由控制逻辑CTL解码，以及顺序地产生控制信号。通过所述控制信号，顺序地执行校准。在所述实施例中，所述命令称作“字3”。
当所述调制电路的校准开始时，首先，所述控制逻辑CTL把控制信号IQSW_ON保持在低电平，以及把所述开关S26与S27设置为断开状态。在禁止输入所述I与/I信号和所述Q与/Q信号的状态中，控制信号IQMOD_ON设置为高电平，以激活在所述I侧上的调制电路233a和在所述Q侧上的调制电路233b。通过控制信号MCAL_ON，激活比较器CMP，以及把开关S28与S29设置为接通状态。相同的直流电压Vmcal施加到所述前置放大器AMP0的差分输入端，以便所述前置放大器与随后电路的的偏移出现在输出(图5的时间t7)中。
随后，所述I侧上的校准控制信号ICAL_ON设置为高电平，切换所述开关S21与S22，以代替中频信号IF1与/IF1把直流电压VL与VH施加到所述混频电路MIX的上一级的差分晶体管。所述开关S23与S24也设置为接通状态，以便电阻器Re0连接在下一级中的所述差分晶体管的发射极端之间。结果，所述混频电路MIX的增益设置为高。设置在I侧上的混频电路MIX的开关S25，以便把偏压Vbias施加到用于恒定电流的晶体管Q13与Q14的基极。设置在Q侧上的混频电路MIX的开关S25，以便把地电位GND施加到用于恒定电流的晶体管Q13与Q14的基极(图5中的时间t71)。其使得在Q侧上的混频电路MIX不活动，以及仅仅根据在I侧上调制电路233a的偏移的输出被输入到比较器CMP。
然后，所述控制逻辑CTL参照比较器CMP的输出确定在DA转换器DAC中的开关S10至S16的状态。具体地，首先，设置在寄存器REG中的控制代码比特B0至B6为“0”，以断开所有开关S11至S16，以便没有来自所述电平移动电路DLS的所述DA转换器DAC的电流。在开关S10连接到所述/Iin信号侧的状态中，确定比较器CMP的输出。
当假定所述比较器CMP的输出是高电平时，在所述电平移动电路DLS的差分输出Iin与/Iin中的Iin信号的电位较高。因此，对应于开关S10的所述寄存器REG的控制比特B0设置为“1”，以把开关S10改变到相对的Iin信号侧。其次，对应于开关S11的寄存器REG的控制比特B1设置为“1”，以接通所述开关S11，所述开关S11串联至具有在所述DAC的电源I1至I6之间最大电流的电源I1。通过所述操作，降低了在所述DC电平移动电路DLS中的差分输出中的I信号的输出电位。
在这个状态中，再次确定比较器CMP的输出。当假定所述比较器CMP的输出是高电平时，在所述DC电平移动电路DLS的I信号的电位仍然较高。因此，以与控制比特B0类似的方式，所述控制比特B1保持“1”，所述开关11保持接通状态。
在下个时间，对应于开关S12的寄存器REG的控制比特B2设置为“1”，以接通所述开关S12，所述开关S12串联至具有在所述DAC中电源I1至I6之间第二大电流的电源I2。通过所述操作，进一步降低了所述DC电平移动电路DLS中的差分输出中I信号侧上的输出电位。
当假定在第二次确定中所述比较器CMP的输出是低电平时，这意味着在所述DC电平移动电路DLS的Iin信号的电位变得较低。因此，所述寄存器REG的控制比特B2重置为“0”，以把开关S12设置为断路状态，以及连续地保持所述控制比特B2的状态。
然后，所述寄存器REG的控制比特B3至B6类似地顺序地设置为“1”，以接通所述开关S13至S16。当比较器CMP的输出是在高电平时，所述控制比特保持在“1”。当所述输出是在低电平时，所述控制比特设置为“0”并且保持。通过这种操作，设置所述寄存器REG的所有控制比特B0至B6的状态。仅仅通过对在所述DAC的电源I1至I6之中接通的开关的求和，所述Iin信号的电位变得接近于所述/I-in信号的电位，以便降低作为在所述Iin信号与所述/Iin信号之间电位差的偏移电压。
在图5中在时间t71阶段中在所述/Iin信号侧上的电位是高的情况中，所述控制比特B0保持在“0”。随后，执行所述校准，以便在所述/Iin信号侧上的电位变得接近所述Iin信号的电位，以及偏移电压降低。
在所述控制比特B6的设置结束时的时间点，所述控制信号ICAL_ON设置为低电平，以及在I侧上的调制电路的校准结束(图5中的时间t72)。在最后的设置状态中，在后一级中的混频电路MIX的输入DC偏移是最小。因此，所述寄存器REG的状态保持原样，直到执行下一个校准。
其次，在所述Q侧上的校准控制信号QCAL_ON设置为高电平，以把直流电压VL与VH施加到在所述Q侧上的混频电路MIX的上一级，以及设置在所述Q侧上的混频电路MIX中的开关S25，以便所述偏压Vbias施加到用于恒定电流的晶体管Q13与Q14的基极(图5的时间t73)。通过类似于所述I侧的过程，执行在所述Q侧上调制电路的校准。设置所述对应于在所述Q侧上的DA转换器的寄存器REG的比特，所述控制信号QCAL_ON设置为低电平，以及在Q侧上的调制电路的校准结束(图5中的时间t74)。
同时，所述控制信号MCAL_ON设置为低电平，以断开开关S28与S29，以便所述直流电压Vmcal不施加到在所述I与Q侧上的调制电路233a与233b上。在经过预定时间之后，所述控制信号IQSW_ON设置为高电平，以接通开关S26与S27，以便所述I与/I信号和所述Q与/Q信号的每一个可以输入到所述前置放大器(图5的时间t75)。而且在经过预定时间之后，所述I与/I信号(或者Q与/Q信号)从所述基带电路输入到前置放大器AMP0，发送开始(图5的时间t76)。即使当发送开始时，所述DA转换器DAC也在工作状态中。因此，可以实现不受诸如前置放大器AMP0输入电路的DC偏移影响的调制。
图7示出了在校准操作时，在所述I信号侧上的混频电路MIX的输出电压(MOD_OUT)转变的例子。实线Cl示出了所述I信号侧上的电压，虚线C2示出了在所述/I信号侧上的电压。在所述操作描述中的控制比特B0在水平轴上在从0到1的周期中设置。所述控制比特B1在从1到2的周期中设置，所述控制比特B2在从2到3的周期中设置。用这种方式，顺序地设置所述控制比特，以及在周期7中设置控制比特6。所述周期0对应于图5中的时间t71，所述周期7对应于时间t72。在所述周期7与随后的周期中，保持偏移电压的最低电平。
图8示出了在执行校准前后的调制电路的载波泄漏特性。
在图8中，A表示在校准之后的载波泄漏特性，B表示校准之前的载波泄漏特性。从图8看很清楚，虽然在校准之前所述载波泄漏在7.5mV超过所述DC偏移的-31dBc或者更多，在校准之后所述载波泄漏抑制到-40dBc或者更少，并且不超过发生传输特性恶化的-31dBc。
其次，将通过使用图6的时序图描述包括本实施例所述RF IC中的校准操作的整个模式控制的流程。
当接通所述系统的电源时，对所述RF IC 200的供电开始。在所述供电接通之后，例如，指示内部复位的命令“字4”从基带IC 300提供给所述RF IC 200。通过所述命令，由所述控制电路260复位诸如所述RF IC中的寄存器的电路，以及所述RF IC进入空闲方式(其中所述RF IC等待命令的睡眠模式)(图6的时间t1)。
当在所述空闲模式“空闲”期间从所述基带IC提供包括指示所述VCO校准的预定比特或者代码的命令“字7”时，执行在所述RF IC中的所述RFVCO与TXVCO的校准处理(频率的测量与存储)(图6的时间t2)。
在发送测量开始命令“字7”之后经过适当时间之后，所述基带IC发送指示初始设定的命令“字5”与“字6”(图6的时间t3)。当所述TXVCO频率的测量结束时，把所述结束通知给控制电路。在所述测量完成之后，所述控制电路为发送/接收操作而初始化设置所述RF IC的内部。
在所述初始化设置完成之后，包括所要使用信道的的命令“字1”从所述基带IC提供给所述RF IC。所述控制电路进入用于起动VCO的预热模式“预热”(图6的时间t4)。所述命令“字1”包括指示发送或者接收的比特。在根据所述比特接收时，在所述RFVCO上执行再校准，基于来自所述基带的频率信息执行选择所述RFVCO(262)的使用频带的操作。允许所述RFVCO振动，设置RF合成器263为锁定状态。
然后，当从所述基带IC发送指示接收操作的命令“字2”时，设置接收模式“Rx”，有关接收的电路RXC工作，以及放大并且解调接收信号(图6的时间t5)。
当所述接收模式“Rx”结束时，包括频率信息的命令“字1”从所述基带IC 300提供到所述RF IC 200，所述控制电路260再次进入启动所述VCO的预热模式“预热”(图6的时间t6)。当在所述命令中指示发送或者接收的比特指示发送时，在所述RFVCO和TXVCO上执行再校准，然后执行基于来自所述基带IC的频率信息对所述RFVCO与TXVCO的使用频带的选择操作。在确定所述频带之后，所述RF合成器263设置为锁定状态。
随后，指示传送模式开始的命令“字3”从所述基带IC 300发送到所述RF IC 200。当接收到所述“字3”时，所述控制电路260进入传送模式，由本实施例的校准电路231校准调制电路233a与233b来准备发送，设置发送回路TxPLL为锁定状态，以及调制与放大发送信号(图6的时间t7)。在称作时隙(例如577微秒)的时间单位执行每个接收模式“Rx”与发送模式“Tx”。
如上所述，可以在极短时间内完成在上述实施例的RF IC中的调制电路233a与233b的校准。因此，可以不用减速GSM的发送操作或者防碍发送来执行所述校准。
最后，将详细描写图1中的RF IC 200。构造所述RF IC 200，以便能够调制/解调在GSM850、GSM900、DCS1800与PCS1900四个频带中的信号。根据各个频带的滤波器420a、420b、420c与420d提供在接收侧上。
所述有关接收的电路RXC包括低噪声放大器210a、210b、210c与210d，用于放大在PCS、DCS与GSM的频带中的接收信号；分频器与移相器211，其分割由RF振荡器(RFVCO)262产生的本地振荡信号RF，以产生彼此相移90°的正交信号，所述RF振荡器将在以后描述；混频器212a与212b，用于通过混频由所述分频器与移相器211产生的正交信号与由所述低噪声放大器210a、210b、210c与210d放大的接收信号，执行解调与下变频；高增益放大部件220A与220B，其放大所述解调的I、Q信号，以及把放大的信号输出到基带电路300；以及增益调节与校准电路213，用于控制所述高增益放大部件220A与220B中的放大器增益，以及消除输入DC偏移。本实施例的有关接收的电路RXC采用直接变换方法，把接收信号直接变换到所述基带的频带中的信号。
所述有关控制的电路CTC包括控制电路(控制逻辑)260，用于控制整个芯片；基准振荡器(DCXO)261，用于产生作为基准的振荡信号REF；射频振荡器(RFVCO)262，作为本地振荡器，用于产生用于变换频率的无线电频率振荡信号RF；RF合成器263，与所述RF振荡器(RFVCO)262一起构造PLL电路；分频电路264，分割由所述RFVCO 262产生的振荡信号RF的频率，调制发送信号，以及产生对第一级的上变频所必须的中频信号IF；分频电路265与266，用于分割所述振荡信号RF的频率，以及产生对于用于发送的所述PLL电路中的反馈信号的频率变换所需的信号；和模式切换开关SW1和SW2。
从所述基带电路300向所述控制电路260提供用于同步的时钟信号CLK、数据信号SDATA、作为控制信号的负载使能信号LEN。当断言所述负载使能信号LEN为有效电平时，所述控制电路260与所述时钟信号CLK同步地顺序地接收从所述基带电路300发送的数据信号SDATA，以及根据包括在所述数据信号SDATA中的命令产生芯片中的控制信号。虽然不是限定，串行发送所述数据信号SDATA。
所述发送相关的电路TXC包括分频器与移相器232，用于进一步分割通过由所述分频电路分割由RFVCO 262产生的振荡信号RF的频率而产生的160MHz等的中频信号IF，由此产生彼此相移90°的正交信号；所述调制电路233a与233b，用于利用从所述基带电路300提供的所述I与Q信号调制所述产生的正交信号；加法器234，用于相加所述调制信号；发送振荡器(TXVCO)240，用于产生预定频率的发送信号TX；下变频混频器235，用于混频通过由耦合器280a与280b等提取从所述发送振荡器(TXVCO)240输出的发送信号TX并由衰减器ATT衰减而获得的反馈信号，以及用通过频率分割由所述RF振荡器(RFVCO)262产生的射频振荡信号RF所获得的信号RF′，由此产生对应于在所述信号之间的频差的频率的信号；相位检测器236，用于通过比较所述混频器235的输出与由所述加法器234相加获得的信号TXIF而检测所述相位差；环路滤波器237，用于根据所述相位检测器236的输出而产生电压；分频器238，用于频率分割所述发送振荡器(TXVCO)240的输出，由此产生GSM发送信号；以及用于发送输出的缓冲电路239a与239b。
本实施例的发送相关的电路采用了偏移PLL方法，该方法利用正交调制发送中频载波I与Q信号，混合来自所述TXVCO 240输出侧的反馈信号和通过频率分割所述RFVCO 262的RF振荡信号RF所获得的信号RF′，由此把所述I、Q信号下变频到对应于所述频差的中频信号，然后，比较所述得到的信号的相位和经受所述正交调制的信号的相位，由此根据所述相位差控制所述TXVCO 240。通过在GMSK调制的GSM模式中的路径和在所述8PSK调制的EDGE模式中的路径，所述下变频混频器235的输出提供给所述相位比较器236，所述两个路径彼此不同。
为了切换所述路径，提供了开关SW3和SW4。对于在所述GSM模式中的信号路径，提供了缓存器BFF1、低通滤波器SLPF1和缓存器BFF2。对于在所述EDGE模式中的信号路径，提供了可变增益放大器MVGA、低通滤波器MLPF2、限制器LIM2和低通滤波器LPF3。为了经由在所述GMSK调制的GSM模式中的路径和在所述8PSK调制的EDGE模式中的路径的任一个向所述相位检测器236提供所述下变频混频器235的输出，提供了用于切换所述路径的开关SW5，所述路径用于提供通过由加法器234相加在所述混频器233a与233b中经历正交调制的信号所获得中频的发送信号。在所述EDGE模式中，所述发送信号经由限制器LIM1与低通滤波器LFP4提供给所述相位检测器236。
而且，本实施例的发送相关的电路TXC具有幅度控制回路，包括幅度比较电路244，用于通过比较所述下变频混频器235的输出和通过由所述加法器234相加由所述混频器233a与正交调制的信号所获得发送信号，检测所述幅度差，以执行在所述EDGE模式中的幅度控制；环路滤波器245，用于对所述幅度比较电路244的输出进行频带限制(band-limiting)；可变增益放大器(IVGA)246，用于放大所述限带的信号；电压-电流转换电路247，用于把所述幅度控制回路的已放大电压转换为电流；电平移动电路248；以及用于把电流转换为电压的滤波器249。构造所述发送相关的电路TXC，以便可以并行地执行幅度调制与相位调制。
其次，将参照图9描述作为在能够执行在所述WCDMA中的无线电通信的系统的组件的所述RF IC中，使用具有所述DC偏移校准电路的调制电路的发送相关的电路的配置例子。
本实施例发送相关的电路TXC包括振荡器267，用于产生用于发送的本地振荡信号TXL0；分频器268，用于分割所产生的振荡信号TXL0的频率；所述分频器与移相器232，用于分割所述振荡信号TXL0或者在所述分频器268中经受分频的信号的频率，以产生彼此相移90°的正交信号；缓存器BFF，用于缓存被分频和相移的信号；放大器230a与230b，用于从所述基带电路输入的I与Q信号；低通滤波器LPFa与LPFb，用于移除高次谐波；所述调制器233a与233b，用于把从所述分频器与移相器232发送的信号与所述输入I与Q信号相加，并且同时执行正交调制与上变频；所述校准电路231，用于消除在所述调制器233a与233b中的DC偏移；以及线性可变RFVGA1、RFVGA2与RFVGA3，用于根据从所述基带电路提供的输出电平指令信号Vct1放大所述已调制信号。
所述调制器233a与233b形成为直接上变频类型的调制电路，能够把在所述基带频带中的I与Q信号直接变换到在所述发送频率中的信号。本实施例的发送相关的电路构造为三频带发送相关的电路，能够处理1920-1980MHz频带(频带1)、1850-1910MHz频带(频带2)与824-849MHz频带(频带5)。
因此，用于产生本地振荡信号TXL0的振荡器267根据所述频带产生3840-3960MHz、3700-3820MHz与3296-3396MHz的振荡信号TXL0。在低频率的频带5中，旁路所述分频器268的开关SW是断开的，所述信号TXL0的频率被除以四，得到的信号提供给所述调制器233a与233b。在高频率的频带1与2中，所述开关SW是接通的，以使得所述信号TXL0旁路所述分频器268，所述信号TXL0的频率被除以二，得到的信号提供给所述调制器233a与233b。
图10A示出了在GSM中发送信号时的所述调制器233a与233b校准的时间。图10B示出了在图9的发送相关电路中在所述WCDMA中发送信号时的所述调制器233a与233b的校准的时间。在图10A中，“Rx”表示接收时隙，“Tx”表示发送时隙。如已知的，所述GSM是所述TDMA，其中以时分方式分别地执行发送与接收。另一方面，在所述WCDMA的无线电通信中，并行地执行发送与接收。因此，如图10B所示，仅仅在发送开始之前执行校准。
在所述GSMA中，如上所述，例如，电路可以构造为使得基于指示发送开始的命令执行校准。在这种情况下，如图10A所示，仅仅在每个发送时隙“Tx”之前执行校准。
虽然在这里已经基于本实施例描述了由发明人实现的本发明，但是本发明不局限于上述实施例。例如，可以提供如图9虚线所示的温度检测电路270。一旦执行校准之后，仅仅在从基带电路接收发送开始命令的情况中执行校准，温度变为预定温度或者更高。或者，可以在控制逻辑260中提供校准执行标记或者计数器，以及每隔一个发送开始命令或者每预定次数的发送开始命令执行校准。
在图1的实施例中，通过由用于IF的分频器264频率分割由RFVCO 262产生的振荡信号RF，产生所要增加的中频信号IF和由混频器233a与233b用于正交调制的I与Q信号。或者，可以提供包括用于产生中频信号IF的VCO与合成器的PLL电路，以产生中频信号IF。
在上述描述中，由发明人实现的本发明在这里应用于在无线电通信系统中使用的RF IC中的用于发送的调制电路，所述无线电通信系统诸如如背景技术所应用的蜂窝电话。然而，本发明不局限于所述实施例，也可以不仅应用到用于无线LAN的RF IC，以及用于执行对接收信号与发送信号的频率变换或调制/解调的电路。
权利要求
1.一种用于通信的半导体集成电路，包括具有混频器的调制电路，所述混频器用于通过混频用于发送的基带信号与载波信号而产生发送信号；和校准电路，其检测在所述调制电路两个输入端子的电位控制为彼此相等，并且所述混频器被阻塞以便没有所述载波信号输入的状态下的差分输出的电位差，以及基于所述检测结果改变所述混频器的差分输入的电位，由此减少所述电位差。
2.根据权利要求1的用于通信的半导体集成电路，其中响应于从外部提供的预定命令，由所述校准电路执行所述电位差的检测和所述电位差的减少。
3.根据权利要求1的用于通信的半导体集成电路，其中发送是以由在时间上连续的许多时隙形成的帧为单位执行的，在所述帧中的发送时隙的发送准备期间，由所述校准电路执行所述电位差的检测和所述电位差的减少。
4.根据权利要求3的用于通信的半导体集成电路，其中在所述发送时隙的所述发送准备期间的前一半中由所述校准电路执行所述电位差的检测，以及在所述发送准备期间的后一半中执行基于检测结果的所述电位差的减少。
5.根据权利要求3的用于通信的半导体集成电路，其中所述调制电路包括第一混频器，其混频第一相位分量的第一发送基带信号和载波；和第二混频器，其混频与所述第一相位分量正交的分量的第二发送基带信号和载波，以及其中在所述传输时隙的发送准备期间，所述校准电路以时分方式顺序地执行所述第一混频器的差分输出的电位差的检测和所述第二混频器的差分输出的电位差的检测。
6.根据权利要求3的用于通信的半导体集成电路，其中在用于发送的多个时隙包括在所述帧中的情况下，在所述用于发送的多个时隙的每个发送准备期间由所述校准电路执行所述电位差的检测和所述电位差的减少。
7.根据权利要求1的用于通信的半导体集成电路，还包括具有混频器的解调电路，所述混频器混频接收信号和载波，以产生用于接收的基带信号，其中所述调制电路和所述解调电路同时操作，以便可以并行地执行发送处理和接收处理，以及所述校准电路仅仅在所述发送/接收处理之前执行一次所述电位差的检测和所述电位差的减少。
8.根据权利要求1的用于通信的半导体集成电路，其中所述调制电路包括在第一级中的放大器，用于放大差分输入信号；DC电平移动电路，用于移动所述放大的信号的DC电平；和混频器，混频所述被移动的信号和所述载波，以产生发送信号，以及其中在所述第一级中的放大器包括金属氧化物半导体场效应晶体管和NPN双极型晶体管。
9.根据权利要求8的用于通信的半导体集成电路，其中，所述混频器包括在下一级中的差分晶体管对、以及在第一供电电压端子和第二供电电压端子之间串联到在所述下一级中的所述晶体管对的晶体管的在上一级中的两对差分晶体管，其中用于发送的基带信号输入到在所述下一级中的所述差分晶体管对的输入端子，可以把彼此相移90度的载波信号输入到在所述上一级中的所述两对差分晶体管的输入端子，以及其中，在由所述校准电路检测所述电位差时，禁止所述载波信号的输入，第一直流电压施加到在所述上一级中的两对差分晶体管之一的晶体管的输入端子，以及高于所述第一直流电压的第二直流电压施加到另一晶体管的输入端子。
10.根据权利要求9的用于通信的半导体集成电路，其中所述混频器构造为使得能够切换增益，以及在由所述校准电路检测所述电位差时，增益被设置为高于在输入所述用于发送的基带信号和所述载波信号并执行调制时所设置的增益。
全文摘要
本发明提供了一种用于通信的半导体集成电路(RF IC)，即使在通过使用具有较大变化的廉价部件形成调制电路时，也实现了不恶化载波泄漏的高产出。在半导体集成电路(RF IC)中包括由差分放大器电路和电平移动器构造的输入电路，其是在称为吉尔伯特单元的差分电路的混频器的前一级提供的；通过相加I/Q信号和载波信号执行调制的调制电路，用于消除在所述输入电路的输出端中的DC偏移的校准电路。
文档编号H04B1/26GK1829097SQ20061000936
公开日2006年9月6日 申请日期2006年2月28日 优先权日2005年2月28日
发明者古屋良治, 冈田和久, 松井浩明 申请人:株式会社瑞萨科技