专利名称：有线数字电视中的自适应均衡电路的制作方法
技术领域：
本发明涉及数字通信领域的接收技术，具体涉及一种符合DVB-C标准的有线数字电视中的自适应均衡电路。
背景技术：
QAM(正交幅度调制)由于其高效的频谱利用率，被应用于DVB-C标准中。但是在带限信道上传输高速的数字信号时，由于存在信道的衰落和多径干扰，且在安装有线网络设备的时候，接插件安装的问题将会导致信号传输中产生大回波，除此之外传输过程中的放大器、滤波器等都可能产生回波，这将会导致很高的误码率。
自适应均衡电路就是为了对抗码间干扰和大的回波干扰，首先利用常模方法(Constant Modulus Algorithm，简称CMA)方法提供均衡器均衡值的初始收敛，以迫使“眼图”张开，当在一定时间内的误差小于一定数值后均衡方法转为最小均方误差(LMS)方法以提供更快的收敛速度和收敛后更小的误差。所设计的均衡电路采用的是判决反馈均衡器，判决反馈均衡器(DFE)有两个横向滤波器即前置均衡器和反馈均衡器组成，前馈滤波器器用来抵消前向干扰，反馈滤波器来消除后续干扰。
假设XkT是t＝kT时刻均衡器前馈和反馈滤波器中的信号值，Ck是第k个符号间隔中的均衡器系数向量，则Xk＝{xk+K1，xk+K1-1，...xk，dk-1，dk-2，...dk-K2}TCk＝{Ck，-K1，Ck，-K1+1...Ck，0，Ck，1，Ck，2...Ck，K2}T其中K1、K2分别是前馈滤波器和判决反馈滤波器的抽头数，均衡器的输出yk的表达式为
yk=XkTCk=CkTXk=Σj=-K1K2xk-j×Ck,j]]>1最小均方误差(LMS)方法LMS方法是一种面向判决的，目前获得最广泛应用的均衡方法。考虑输入为复数时，其误差信号en的表达式为误差信号为e(k)＝eI(k)+jeQ(k)＝(dI，k-yI，k)+j(dQ，k-yQ，k)(1)其中，dI，k和dQ，k分别为t＝k时刻均衡输出的判决信号。
抽头系数更新为CI(k+1)＝CI(k)+μLMS[eI(k)XI(k)+eQ(k)XQ(k)](2)CQ(k+1)＝CQ(k)+μLMS[eQ(k)XI(k)-eI(k)XQ(k)]均衡器输出公式为y(k)=yI(k)+jyQ(k)---(3)]]>=CIT(k)XI(k)-CQT(k)XQ(k)+j[CIT(k)XQ(k)+CQT(k)XI(k)]]]>式中，XI(k)和XQ(k)是k时刻输入至均衡器的I和Q路信号，μLMS是均衡器处于LMS方法时刻的步长。eI和eQ分别是k时刻LMS方法的误差。
2常模方法(CMA)其误差信号为e(k)＝eI(k)+jeQ(k)＝yI，k*(R2-|yk|2)+jyQ，k*(R2-|yk|2)(4)抽头系数更新为CI(k+1)＝CI(k)+μCMA[eI(k)XI(k)+eQ(k)XQ(k)](5)CQ(k+1)＝CQ(k)+μCMA[eQ(k)XI(k)-eI(k)XQ(k)]常模方法的输出为y(k)=yI(k)+jyQ(k)---(6)]]>=CIT(k)XI(k)-CQT(k)XQ(k)+j[CIT(k)XQ(k)+CQT(k)XI(k)]]]>
其中，eI和eQ分别是k时刻CMA方法的误差，μCMA是当均衡器处于CMA方法时刻的步长实现上述系数操作和计算均衡输出会消耗大量的硬件结构。以前馈和后馈的抽头数分别为6和15为例，整个均衡电路需要84个乘法器来完成系数更新和均衡输出的运算，这样将消耗大量的硬件规模和占用大量的芯片面积，因此，采用优化高效的设计技术对于减少芯片面积和减少芯片的成本具有非常重要的意义。
发明内容
本发明的目的在于解决上述硬件消耗庞大的问题，提供一种有线数字电视中的自适应均衡电路，在保证性能的前提下能减少约四分之三的硬件规模。
本发明采用如下技术方案来解决上述技术问题一种有线数字电视中的自适应均衡电路，包含前馈抽头块运算电路1，均衡Q路输出加法器2，均衡I路输出加法器3，判决电路4，误差计算电路5，量化电路6，移位控制量加法电路7和后馈抽头块运算电路8，带有码间干扰的第k+k1时刻I路抽头输入数据xI，k+k1和第k+k1时刻Q路抽头输入数据xQ，k+k1接第一个前馈抽头块运算电路1，第一个前馈抽头块运算电路1的I路块输出yI，1接均衡I路输出加法器3，Q路块输出yQ，1接均衡Q路输出加法器2，第一个前馈抽头块运算电路1输出的第k+k1-2时刻I路数据xI，k+k1-2和第k+k1-2时刻Q路数据xQ，k+k1-2顺次地接第二个前馈抽头块运算电路，依此类推直到I路xI，k+1和Q路xQ，k+1接最后一个前馈抽头块运算电路，上述所有的前馈抽头块运算电路的I路输出都接均衡I路输出加法器3，Q路输出都接均衡Q路输出加法器2，此时均衡Q路输出加法器2的输出为第k时刻的均衡Q路输出值yQ，k，均衡I路输出加法器3的输出为第k时刻的均衡I路输出值yI，k上述均衡Q路输出值yQ，k和均衡I路输出值yI，k分别输出至判决电路4和误差计算电路5，判决电路4输出的第k时刻I路判决输出dI，k和Q路判决输出dQ，k，分别输入至误差计算电路5和后馈抽头块运算电路8，误差计算电路5的输出为第k时刻的I路误差信号eI和Q路误差信号eQ，其分别输入至量化电路6，量化电路6的输出为I路量化误差信号QeI和Q路量化误差信号QeQ，其分别输入至移位控制量加法电路7，移位控制量加法电路7的另外两个输入为步长μLMS和μCMA，移位控制量加法电路7的输出为I路移位控制量SI和Q路移位控制量SQ，其分别输入至各个前馈抽头块运算电路1和各个后馈抽头块运算电路8中，第一个后馈抽头块运算电路8的I路块输出ZI，1接均衡I路输出加法器3，Q路的块输出ZQ，1接均衡Q路输出加法器2，第一个后馈抽头块运算电路8输出的第k-2时刻I路数据dI。k-2和第k-2时刻Q路数据dQ，k-2顺次地接第二个后馈抽头块运算电路，依此类推直到I路第k-k2+1时刻数据dI，k-k2+1和Q路第k-k2+1时刻数据dQ，k-k2+1接最后一个后馈抽头块运算电路，上述所有的后馈抽头块运算电路的I路输出都接均衡I路输出加法器3，Q路输出也都接均衡Q路输出加法器2。
本发明的工作原理如下由于有线信道非理想性，均衡电路在需要以盲均衡方法来提供初始的收敛，然后转到面向判决的方法，所带来的影响是在这两种不同的方法下，其误差函数的计算式(1)(4)是不同的，在系数更新式(2)(5)中，可以看到误差是需要参与和数据的乘法运算的，由于均衡电路的抽头比较多，一般在20以上。因此每次抽头的更新都需要复数的乘法器，硬件消耗很大，本专利采用将误差首先量化到2的幂指数的方式，从而将乘法实现转换为移位实现，另外，由于每个抽头都需要经过计算均衡输出和系数更新的过程，在一个符号周期内可以通过块处理的方式，串行的计算出相邻两个抽头的系数和输出值，从而就可以进一步减少硬件代价。
将误差量化到2的幂次方是按照如下的方程更新系数C(k+1)＝C(k)+μ*Q(e)*X(k)*(7)Q(.)表示量化函数，量化后的数值表示为2b，因为实践中通常将μ设为2a的指数幂，那么μ*Q(e)可以表示为2a+b，因此步长和误差的乘积可以用电路上的对输入数据的移位加以实现，其中误差是由算法所处的时刻决定的，见式(1)和(4)。
采用抽头块处理的方式可以有效的减少计算均衡输出和系数更新模块的数目，其原理是将抽头并行的运算转换到局部的处理，具体而言，就是采用将相邻两个抽头的系数更新和乘法运算模块复用，从而可以减少一半数目的乘法器。
与现有技术相比，本发明具有如下优点传统的均衡器在系数更新的计算上采用误差和数据的相乘，然后根据步长大小对数据移位来完成系数更新。本发明首先将误差量化到2的幂指数，因此系数的更新只需要通过对数据的移位来完成，相当于减少了一个乘法器。而在计算均衡输出时，并没有采用并行计算方法，而是将2路抽头结合起来使用一个系数更新和计算抽头的乘法器模块。以2路抽头I和Q路的计算量而言并行的实现需要8个乘法和4个移位电路，而采用本专利设计技术后，硬件规模为2个乘法器，1个移位电路和1个量化器(量化器在整个均衡电路中只需要一个)，硬件减少到四分之一。本发明所设计的均衡器结构简单，易于VLSI实现，能够有效的消除码间干扰，对基于DVB-C的接收芯片具有非常实际的参考意义。
图1是本发明提出的用于实施正交调幅信号解调的均衡电路的原理框图。
图2是用于实施正交调幅信号解调的均衡电路前馈抽头块运算电路框图。
图3是用于实施正交调幅信号解调的均衡电路后馈抽头块运算电路框图。
图4是本发明用于计算实施抽头块运算电路的I路块输出电路的电路图。
图5是本发明用于计算实施抽头块运算电路的Q路块输出电路的电路图。
图6是本发明用于实施正交调幅信号解调的均衡电路的取补电路的电路图。
图7是本发明用于实施正交调幅信号解调的均衡电路的误差计算的电路图。
图8是本发明用于误差计算电路中的有限状态机的电路图。
图9是本发明提出的量化器的电路图。
图10是本发明用于实施正交调幅信号解调的均衡电路的移位更新模块的电路图。
图11是以往技术中实施正交调幅信号解调的I路均衡电路的电路图。
图12是本发明提出的用于实施正交调幅信号解调的均衡电路的锁存器的电路图。
图13是本发明所使用的判决电路。
图14是未受干扰的接收信号星座15是经过噪声和码间干扰后的星座图。
图16是经过均衡器恢复后的星座图。
图17是经过均衡器工作过程中的均方误差。
具体实施例方式
如图1所示，一种有线数字电视中的自适应均衡电路，包含前馈抽头块运算电路1，均衡Q路输出加法器2，均衡I路输出加法器3，判决电路4，误差计算电路5，量化电路6，移位控制量加法电路7和后馈抽头块运算电路8，带有码间干扰的第k+k1时刻I路抽头输入数据xI，k+k1和第k+k1时刻Q路抽头输入数据xQ，k+k1接第一个前馈抽头块运算电路1，第一个前馈抽头块运算电路1的I路块输出yI，1接均衡I路输出加法器3，Q路块输出yQ，1接均衡Q路输出加法器2，第一个前馈抽头块运算电路1输出的第k+k1-2时刻I路数据xI，k+k1-2和第k+k1-2时刻Q路数据xQ，k+k1-2顺次地接第二个前馈抽头块运算电路，依此类推直到I路xI，k+1和Q路xQ，k+1接最后一个前馈抽头块运算电路，上述所有的前馈抽头块运算电路的I路输出都接均衡I路输出加法器3，Q路输出都接均衡Q路输出加法器2，此时均衡Q路输出加法器2的输出为第k时刻的均衡Q路输出值yQ，k均衡I路输出加法器3的输出为第k时刻的均衡I路输出值yI，k，上述均衡Q路输出值yQ，k和均衡I路输出值yI，k分别输出至判决电路4和误差计算电路5，判决电路4输出的第k时刻I路判决输出dI，k和Q路判决输出dQ，k分别输入至误差计算电路5和后馈抽头块运算电路8，误差计算电路5的输出为第k时刻的I路误差信号eI和Q路误差信号eQ，其分别输入至量化电路6，量化电路6的输出为I路量化误差信号QeI和Q路量化误差信号QeQ，其分别输入至移位控制量加法电路7，移位控制量加法电路7的另外两个输入为步长μLMS和μCMA，移位控制量加法电路7的输出为I路移位控制量SI和Q路移位控制量SQ，其分别输入至各个前馈抽头块运算电路1和各个后馈抽头块运算电路8中，第一个后馈抽头块运算电路8的I路块输出ZI，1接均衡I路输出加法器3，Q路的块输出ZQ，1接均衡Q路输出加法器2，第一个后馈抽头块运算电路8输出的第k-2时刻I路数据dI，k-2和第k-2时刻Q路数据dQ，k-2顺次地接第二个后馈抽头块运算电路，依此类推直到I路第k-k2+1时刻数据dI，k-k2+1和Q路第k-k2+1时刻数据dQ，k-k2+1接最后一个后馈抽头块运算电路，上述所有的后馈抽头块运算电路的I路输出都接均衡I路输出加法器3，Q路输出也都接均衡Q路输出加法器2。
如图2所示，上述前馈抽头块运算电路1，其I路数据的连接方式和Q路数据的连接方式完全相同，第k+k1时刻I路抽头输入数据xI，k+k1接锁存器11的输入端，同时接数据选择器12的B输入端，锁存器11的输出第k+k1-1时刻I路数据xI，k+k1-1接锁存器17的输入，锁存器17的输出第k+k1-2时刻I路数据xI，k+k1-2接上述第二个前馈抽头块运算电路，同时上述第k+k1-1时刻I路数据xI，k+k1-1接数据选择器12的A输入端，数据选择器的C控制端由内部时序控制，在一个符号周期的前半时刻选择第k+k1时刻I路输入数据xI，k+k1，后半时刻选择第k+k1-1时刻I路输入xI，k+k1-1输出，数据选择器12的输出分别接I路块输出电路13、Q路块输出电路14和系数更新模块16，同理Q路第k+k1时刻抽头输入数据xQ，k+k1接锁存器18和数据选择器20的A输入端，锁存器18的输出第k+k1-1时刻Q路数据xQ，k+k1-1接数据选择器20的B输入端和锁存器19，锁存器19的输出第k+k1-2时刻Q路数据xQ，k+k1-2接上述第二个前馈抽头块运算电路，数据选择器20的输出也分别接I路块输出电路13、Q路块输出电路14和系数更新模块16，上述I路移位控制量SI和Q路移位控制量SQ接系数更新模块16，系数更新模块16的输出接串并转换电路21和锁存器15，锁存器15的输出接系数更新模块16，串并转换电路21的第一输出I路前馈系数GI，1和第二输出Q路前馈系数CQ，1同时分别接I路块输出电路13和Q路块输出电路14，I路块输出电路13的输出为yI，1，Q路块输出电路14的输出为yQ，1。
如图3所示，上述后馈抽头块运算电路8，其电路结构和前馈抽头块运算电路1完全相同，判决后第k时刻I路数据dI，k接锁存器11的输入端，同时接数据选择器12的B输入端，锁存器11输出的第k-1时刻I路数据dI，k-1接锁存器17的输入，锁存器17输出的第k-2时刻I路数据dI，k-2接上述第二个后馈抽头块运算电路，同时上述第k-1时刻I路数据dI，k-1接数据选择器12的A输入端，数据选择器的C控制端由内部时序控制，在一个符号周期的前半时刻选择第k时刻I路数据dI，k，后半时刻选择第k-1时刻I路数据dI，k-1输出，数据选择器12的输出分别接I路块输出电路13、Q路块输出电路14和系数更新模块16，同理判决后第k时刻Q路数据dQ，k接锁存器18和数据选择器20的A输入端，锁存器18的输出第k-1时刻Q路数据dQ，k-1接数据选择器20的B输入端和锁存器19，锁存器19输出的第k-2时刻Q路数据dQ，k-2接上述第二个后馈抽头块运算电路，数据选择器20的输出也分别接I路块输出电路13、Q路块输出电路14和系数更新模块16，上述I路移位控制量SI和Q路移位控制量SQ接系数更新模块16，系数更新模块16的输出接串并转换电路21和锁存器15，锁存器15的输出接系数更新模块16，串并转换电路21的第一输出后馈I路系数CI，1B和第二输出后馈Q路系数CQ，1B同时分别接I路块输出电路13和Q路块输出电路14，I路块输出电路13的输出为ZI，1，Q路块输出电路14的输出为ZQ，1。
如图9所示，上述量化电路6包含比较器601，比较器602和与门603，对I路和Q路作并行处理，且处理方式完全相同，上述误差计算电路(5)输出的第k时刻的I路误差信号eI和Q路误差信号eQ分别输入到比较器601和比较器602的一个输入端，比较器601的另一个输入端为固定阈值α2，比较器601的另一个输入端为固定阈值α1，上述两个比较器的输出分别接与门603的第一输入端和第二输入端，量化值接与门603的第三输入端，与门603的输出为I路量化误差信号QeI和Q路量化误差信号QeQ。
在图2中，系数更新模块16按下式进行系数更新CI(k+1)=CI(k)+XI2-SI+XQ2-SQ]]>CQ(k+1)=CQ(k)+XI2-SQ+XQ2-SI---(8)]]>其中SI和SQ为移位控制加法电路的输出，系数更新模块16在前半符号周期完成xI，k+k1和xQ，k+k1的系数更新，在后半符号周期完成xI，k+k1-1和xQ，k+k-1的系数更新。I路块输出13完成I路系数和数据的相乘，其工作过程为在前半符号周期完成I路第k+k1抽头与系数的乘减运算，在符号周期的后半部分完成第I路第k+k1-1抽头与系数的乘减运算，并将两次抽头运算的结果相加得到yI，1。Q路块输出14完成Q路系数和数据的相乘，其工作过程为在前半符号周期完成Q路第k+k1抽头与系数的乘减，在符号周期的后半部分完成Q路第k+k1-1抽头与系数的乘减运算，并将并将两次抽头运算的结果相加得到yQ，1。
在图3中，后馈抽头块运算单元8的结构，其连接关系和工作过程与前馈块运算单元的结构完全相同，区别在于后馈抽头块运算单元的输入为判决后第k时刻的数据dI，k和dQ，k，输出为至下一后馈抽头块运算单元的数据为第k-2时刻的dI，k-2和dQ，k-2，输出至均衡Q路输出加法器2的后馈Q路输出ZQ，1输出至均衡I路输出加法器3的后馈I路输出ZI，1。
如图4所示，用于前馈抽头块运算电路1的I路输出13包括乘法器131，求补电路132(如图6)，加法器133，与门134和触发器135。输入至13的为数据xI和xQ，系数CI和CQ，其工作过程为在一个符号周期的上半时间内，与门的控制端输入为0，此时计算前馈抽头块运算电路1中第k+k1时刻I和Q路数据xI，k+k1和xQ，k+k1和系数的乘减运算，见公式(3)(6)，在符号周期的的后半时间内，与门的控制端输入为1，上述第k十k1时刻I和Q路数据xI，k+k1和xQ，k+k1和系数的乘减结果通过触发器135反馈至加法器133，并进行前馈抽头块运算电路1中第k+k1-1时刻I和Q路数据xI，k+K1-1和xQ，k+k1-1和系数的乘减运算，加法器133完成相邻两抽头输出的相加，加法器133的输出即为前馈I路输出yI，1。
如图5所示，用于前馈抽头块运算电路1的Q路输出14包括乘法器141，加法器142，与门143和触发器144。输入至14的为数据xI和xQ，系数CI和CQ，其工作过程为在一个符号周期的上半时间内，与门的控制端输入为0，此时计算前馈抽头块运算电路1中第k+k1时刻I和Q路数据xI，k+k1和xQ，k+k1和系数的乘加运算，见公式(3)(6)，在符号周期的的后半时间内，与门的控制端输入为1，上述第k+k1时刻的I和Q路数据xI，k+k1和xQ，k+k1和系数的乘加结果通过触发器144反馈至加法器142，并进行前馈抽头块运算电路1中第k+k1-1时刻I和Q路数据数据xI，k+k1-1和xQ，k+k1-1和系数的乘加运算，加法器142完成相邻两抽头输出的相加，加法器142的输出即为前馈的Q路输出yQ，1。
如图7所示，上述误差计算电路5输入为均衡Q路输出加法器2输出yQ，k，均衡I路输出加法器3输出yI，k，判决电路4的输出dI，k和dQ，k，输出为误差信号eI，k和eQ，k，其工作原理是分别计算出LMS方法和CMA方法情况下的误差，根据式(1)(4)，所计算出的误差elms和ecma可以分为I和Q路，并分别接至数据选择器的A和B端，数据选择器的选择端C由有限状态机501的输出控制，因此误差计算电路的输出即为k时刻的误差信号。
如图8所示，上述有限状态机501的输入为误差计算电路中的elms，有限状态机501的工作原理是累加出一定时间内误差elms的绝对值，并将该累加值与固定的数值α(由寄存器给出)比较来作为算法切换的依据。有限状态机501中计数器起定时作用，计数器输出在每隔固定时间后输出为低，其他时间为高。当计数器输出为高时，elms的的误差绝对值不停的累计，当到一定时间后，输出为低，上述累加的误差值输出至比较器，当该误差累加值小于给定数值α时，CONT输出为0，反之CONT输出为1。
如图9所示，描述的是将I路误差信号el，k量化至I路输出量化值QeI的过程，Q路误差信号的处理过程完全和I路相同，即I和Q路的处理为并行的结构。上述量化电路6的电路输入为上述误差计算电路5的输出I和Q路的误差信号eI，k和eQ，k，输出为I和Q路的量化误差输出值QeI和QeQ，量化电路6的工作原理为将输入的I和Q路误差eI，k和eQ，k根据大小量化到2b，b为3bit。根据上述工作原理可以看到，量化电路6可以由比较器所构成，图9描述了当输入的误差eI，k和eQ，k取值范围在[α1，α2]时的量化电路，此时，两个比较器的输出都为1，因此与门的输出由预先设定的量化值决定。同理，对于不同的输入eI，k和eQ，k，预先设定不同的输入取值范围情况下的量化值即可得到不同的I和Q量化误差输出值QeI和QeQ。经过以上的处理，就得出了第k时刻I和Q路误差量化值QeI和QeQ，该第k时刻I和Q路误差量化值QeI和QeQ进入移位控制量加法电路7，移位控制量加法电路7根据均衡电路在k时刻的工作状态(CMA或者LMS，由有限状态机501确定)将第k时刻I和Q路量化误差值QeI和QeQ与步长μLMS或者μCMA相加，步长的切换由有限状态机501确定，CONT输出为1时选择μLMS，反之选择μCMA，其大小由寄存器写入。移位控制量加法电路7的输出为第k时刻I和Q路移位量SI，k和SQ，k，第k时刻I和Q移位量SI，k和SQ，k用来计算下一时刻(k+1)的系数，见公式8。
如图10所示，上述前馈抽头块运算电路1中系数更新模块16的具体电路实现中，输入为上述的移位控制量加法电路7的输出为第k时刻I和Q移位量SI，k和SQ，k，前一时刻的抽头系数值Cn。前一时刻的抽头系数值Cn是由系数更新模块16的输出Cn+1经过锁存器15延迟得到的，系数更新模块16的输入还包括数据选择器12和20的输出.内部控制逻辑在一个符号周期内按0101变化。在第k时刻系数更新模块16的作用是在一个符号周期内算出第k1个抽头和第k1-1抽头在下一时刻的抽头系数Cn+1(I和Q路串行输出)并输出至串转并电路21。从而在k+1时刻完成一次新的计算均衡输出。图10中初始输入为第k+k1时刻的I和Q路数据xI，k+k1和xQ，k+k1，在前半符号周期内，内部控制逻辑为0，此时完成的是Q路系数更新，得到第k+k1+1时刻的CQ，k+1+k1，当内部控制逻辑为1，此时完成的是I路系数更新，得到第k+k1+1时刻的CI，k+1+k1。后半符号周期内完成的是第k+k1-1个抽头的系数更新，处理过程与上述第k抽头的处理相同。经过以上的处理就得到了第k+1时刻的相邻两抽头的系数值，因此经过I路块输出13，Q路块输出14计算得到第k+1时刻的yI，1和yQ，1，第k+1时刻的yI，1和yQ，1输出至均衡I路输出加法器3，均衡Q路输出加法器2，就可以得到yI，k+1和tQ，k+1，X从而完成了一次完整的系数更新。
图11为以往技术中并行实现的均衡电路的I路结构，其需要消耗大量的硬件代价，每个系数更新和计算均衡输出都需要一个乘法器，Q路结构也是如此。因此整个均衡电路需要消耗大量的芯片面积，同本专利的发明方法相比，本专利的发明方法可以减少近四分之三的规模。
图12是本发明中的锁存器的结构。
如图13所示，描述的是将上述I路输出信号yI，k判决为I路判决值dI，k的过程，Q路输出信号的处理过程完全和I路相同，即I和Q路的处理为并行的结构。判决电路的功能是将星座点周围一定区域内的输出值都输出为该星座点。由于矩形的QAM星座图相当于在两个正交载波上施加两个PAM信号产生，其判决原则可以参考普罗斯基编著的《数字通信》电子工业出版社2004年2月第3版P192～194。当第k时刻的均衡输出值在数值固定阈值1和固定阈值2时，比较器输出为1，从而选通与门打开，则判决电路的输出dI，k为该区域内的星座点值。
另外，本发明涉及的数据选择器、数据比较器、D触发器，串转并电路结构均采用公知的结构，例如可以采用黄正瑾编著《计算机结构与逻辑设计》高等教育出版社2001年6月第1版P71～P73、P166～P168，P106～P108，P127～P129中公知的结构，本发明涉及的数据选择器、数据比较器、D触发器的工作原理均与此相同。本发明D触发器中没有标注的CP端都接时钟CLK。该发明中的移位控制量加法电路的结构即为普通的加法电路。
实际的均衡效果图可以通过图14～17体现图14是描述的是未受干扰的理想接收星座图，传输模式采用的是64QAM。图15描述的是经过码间干扰后的接收星座图(未经均衡)，星座点相当混乱，误码率很高。图16描述的是经过本发明后的均衡电路后的输出星座图，星座点相当的清晰，图17描述了在整个均衡处理过程中的误码率，可以看到7500个符号后误码率非常的小，也就是说均衡能够很有效的消除码间干扰。
权利要求
1.一种有线数字电视中的自适应均衡电路，包括前馈抽头块运算电路(1)，均衡Q路输出加法器(2)，均衡I路输出加法器(3)，判决电路(4)，误差计算电路(5)，量化电路(6)，移位控制量加法电路(7)和后馈抽头块运算电路(8)，带有码间干扰的第k+k1时刻I路抽头输入数据xI，k+k1和第k+k1时刻Q路抽头输入数据xQ，k+k1接第一个前馈抽头块运算电路(1)，第一个前馈抽头块运算电路(1)的I路块输出yI，1接均衡I路输出加法器(3)，Q路块输出yQ，1接均衡Q路输出加法器(2)，第一个前馈抽头块运算电路(1)输出的第k+k1-2时刻I路数据xI，k+k1-2和第k+k1-2时刻Q路数据xQ，k+k1-2顺次地接第二个前馈抽头块运算电路，依此类推直到I路xI，k+1和Q路xQ，k+1接最后一个前馈抽头块运算电路，上述所有的前馈抽头块运算电路的I路输出都接均衡I路输出加法器(3)，Q路输出都接均衡Q路输出加法器(2)，此时均衡Q路输出加法器(2)的输出为第k时刻的均衡Q路输出值yQ，k，均衡I路输出加法器(3)的输出为第k时刻的均衡I路输出值yI，k，上述均衡Q路输出值yQ，k和均衡I路输出值yI，k分别输出至判决电路(4)和误差计算电路(5)，判决电路(4)输出的第k时刻I路判决输出dI，k和Q路判决输出dQ，k，分别输入至误差计算电路(5)和后馈抽头块运算电路(8)，误差计算电路(5)的输出为第k时刻的I路误差信号eI和Q路误差信号eQ，其分别输入至量化电路(6)，量化电路(6)的输出为I路量化误差信号QeI和Q路量化误差信号QeQ，其分别输入至移位控制量加法电路(7)，移位控制量加法电路(7)的另外两个输入为步长μLMS和μCMA，移位控制量加法电路(7)的输出为I路移位控制量SI和Q路移位控制量SQ，其分别输入至各个前馈抽头块运算电路(1)和各个后馈抽头块运算电路(8)中，第一个后馈抽头块运算电路(8)的I路块输出ZI，1接均衡I路输出加法器(3)，Q路的块输出ZQ，1接均衡Q路输出加法器(2)，第一个后馈抽头块运算电路(8)输出的第k-2时刻I路数据dI，k-2和第k-2时刻Q路数据dQ，k-2顺次地接第二个后馈抽头块运算电路，依此类推直到I路第k-k2+1时刻数据dI，k-k2+1和Q路第k-k2+1时刻数据dQ，k-k2+1接最后一个后馈抽头块运算电路，上述所有的后馈抽头块运算电路的I路输出都接均衡I路输出加法器(3)，Q路输出也都接均衡Q路输出加法器(2)。
2.根据权利要求1所述的有线数字电视中的自适应均衡电路，上述前馈抽头块运算电路(1)，其I路数据的连接方式和Q路数据的连接方式完全相同，第k+k1时刻I路抽头输入数据xI，k+k1接锁存器(11)的输入端，同时接数据选择器(12)的B输入端，锁存器(11)的输出第k+k1-1时刻I路数据xI，k+k1-1接锁存器(17)的输入，锁存器(17)的输出第k+k1-2时刻I路数据xI，k+k1-2接上述第二个前馈抽头块运算电路，同时上述第k+k1-1时刻I路数据xI，k+k1-1接数据选择器(12)的A输入端，数据选择器的C控制端由内部时序控制，在一个符号周期的前半时刻选择第k+k1时刻I路输入数据xI，k+k1，后半时刻选择第k+k1-1时刻I路输入xI，k+k1-1输出，数据选择器(12)的输出分别接I路块输出电路(13)、Q路块输出电路(14)和系数更新模块(16)，同理Q路第k+k1时刻抽头输入数据xQ，k+k1接锁存器(18)和数据选择器(20)的A输入端，锁存器(18)的输出第k+k1-1时刻Q路数据xQ，k+k1-1接数据选择器(20)的B输入端和锁存器(19)，锁存器(19)的输出第k+k1-2时刻Q路数据xQ，k+k1-2接上述第二个前馈抽头块运算电路，数据选择器(20)的输出也分别接I路块输出电路(13)、Q路块输出电路(14)和系数更新模块(16)，上述I路移位控制量SI和Q路移位控制量SQ接系数更新模块(16)，系数更新模块(16)的输出接串并转换电路(21)和锁存器(15)，锁存器(15)的输出接系数更新模块(16)，串并转换电路(21)的第一输出I路前馈系数CI，1和第二输出Q路前馈系数CQ，1同时分别接I路块输出电路(13)和Q路块输出电路(14)，I路块输出电路(13)的输出为yI，1，Q路块输出电路(14)的输出为yQ，1。
3.根据权利要求1所述的有线数字电视中的自适应均衡电路，上述后馈抽头块运算电路(8)，其电路结构和前馈抽头块运算电路1完全相同，判决后第k时刻I路数据dI，k接锁存器(11)的输入端，同时接数据选择器(12)的B输入端，锁存器(11)输出的第k-1时刻I路数据dI，k-1接锁存器(17)的输入，锁存器(17)输出的第(k-2)时刻I路数据dI，k-2接上述第二个后馈抽头块运算电路，同时上述第k-1时刻I路数据dI，k-1接数据选择器(12)的A输入端，数据选择器的C控制端由内部时序控制，在一个符号周期的前半时刻选择第k时刻I路数据dI，k，后半时刻选择第k-1时刻I路数据dI，k-1输出，数据选择器(12)的输出分别接I路块输出电路(13)、Q路块输出电路(14)和系数更新模块(16)，同理判决后第k时刻Q路数据dQ，k接锁存器(18)和数据选择器(20)的A输入端，锁存器(18)的输出第k-1时刻Q路数据dQ，k-1接数据选择器(20)的B输入端和锁存器(19)，锁存器(19)输出的第k-2时刻Q路数据dQ，k-2接上述第二个后馈抽头块运算电路，数据选择器(20)的输出也分别接I路块输出电路(13)、Q路块输出电路(14)和系数更新模块(16)，上述I路移位控制量SI和Q路移位控制量SQ接系数更新模块(16)，系数更新模块(16)的输出接串并转换电路(21)和锁存器(15)，锁存器(15)的输出接系数更新模块(16)，串并转换电路(21)的第一输出后馈I路系数CI，1B和第二输出后馈Q路系数CQ，1B同时分别接I路块输出电路(13)和Q路块输出电路(14)，I路块输出电路13的输出为ZI，1，Q路块输出电路14的输出为ZQ，1。
4.根据权利要求1所述的有线数字电视中的自适应均衡电路，上述量化电路(6)包含比较器(601)，比较器(602)和与门(603)，对I路和Q路作并行处理，且处理方式完全相同，上述误差计算电路(5)输出的第k时刻的I路误差信号eI和Q路误差信号eQ分别输入到比较器(601)和比较器(602)的一个输入端，比较器(601)的另一个输入端为固定阈值α2，比较器(601)的另一个输入端为固定阈值α1，上述两个比较器的输出分别接与门(603)的第一输入端和第二输入端，量化值接与门(603)的第三输入端，与门(603)的输出为I路量化误差信号QeI和Q路量化误差信号QeQ。
全文摘要
本发明公开了一种符合DVB－C标准的有线数字电视中的自适应均衡电路，此电路包含前馈抽头块运算电路(1)，均衡Q路输出加法器(2)，均衡I路输出加法器(3)，判决电路(4)，误差计算电路(5)，量化电路(6)，移位控制量加法电路(7)和后馈抽头块运算电路(8)；通过量化电路(6)和移位控制量加法电路(7)来完成系数更新，并采用前馈抽头块运算电路(1)和后馈抽头块运算电路(8)的块处理方式，以上设计技术能有效的减少所需乘法器的数量，减低芯片设计的成本。本发明在保证性能的情况下能有效的减少实现的复杂度，同时通过星座图验证了电路的性能，结果表明能有效的消除码间干扰，具有实际的应用价值。
文档编号H04N5/44GK1889552SQ20061004077
公开日2007年1月3日 申请日期2006年6月1日 优先权日2006年6月1日
发明者吴建辉, 黄伟, 李红, 张萌, 时龙兴 申请人:东南大学