专利名称：图像处理器、成像装置和图像处理系统的制作方法
技术领域：
本发明涉及图像处理器。
背景技术：
近来，具有超过一百万像素的成像元件，例如电荷耦合器件(CCD)和CMOS图像传感器(CiS)，正用于例如数字照相机的图像处理系统中。因此对于图像处理器和处理从成像元件输出的图像数据的信号处理器而言，需要高速的数据传输。
通常，图像处理系统包括相机模块和基带LSI。相机模块包含包括成像元件并生成三原色(RGB)的图像数据的成像单元，以及将所述图像数据转换为亮度/色度(YCbCr)格式的图像数据的图像处理LSI。基带LSI压缩从相机模块输出的图像数据以生成压缩的图像数据，并且将压缩的图像数据存储在图像存储器中。
分别由图像处理LSI和基带LSI处理的数据量，以及由图像处理LSI提供给基带LSI的数据量随着成像元件的像素数目的增加而增长。数据的传输时间影响在可以下次照相之前所需的时间(照相间隔)。
缩短传输时间的一个方法是提高图像处理LSI和基带LSI之间的传输速度。用于传输图像处理LSI和基带LSI之间的数据的时钟信号的频率被增加以提高传输速度。然而，为图像处理LSI(以及基带LSI)使用可以响应高频时钟信号的接口增加了LSI的成本。
日本专利特开No.2000-078513描述了缩短传输时间的另一种办法。在该方法中，按照联合图像专家组(JPEG)格式压缩图像数据并同时在图像处理LSI中布置编码器，以减少在图像处理LSI和基带LSI之间传输的数据的量。
发明内容
然而，JPEG格式的压缩图像数据的数据长度不是不变的。例如，数据长度根据一帧中每个像素的信息量(例如色彩暗度)而不同。传统的输入/输出电路根据具有下述频率的传输时钟信号来工作，所述频率的确定是为了使能够传输具有最大长度的数据。因此，降低传输时钟信号的频率是困难的。
图像处理系统的工作时间也需要被延长。当工作时间被延长时，人们期望减少功率消耗。然而，传输时钟信号的频率的提高增大了功率消耗。因此，无法满足延长工作时间时减少功率消耗的要求。
本发明提供了用于降低传输速度并减少功率消耗的图像处理器。
本发明的一个方面是用于与外部装置一起使用的图像处理器。图像处理器包括用于对图像数据进行预定图像处理并输出经处理的图像数据的图像处理单元。二维压缩电路对经处理的图像数据进行二维压缩处理并生成压缩的图像数据。定时信号发生器根据压缩的图像数据来改变传输时钟信号的频率。输出电路根据传输时钟信号来将压缩的图像数据输出到外部装置。
本发明的另一个方面是用于与外部装置一起使用的成像装置。成像装置包括用于根据入射光来输出图像数据的成像单元。连接到成像单元的图像处理器对图像数据进行预定图像处理。图像处理器包括用于对图像数据进行预定图像处理并输出经处理的图像数据的图像处理单元。二维压缩电路对经处理的图像数据进行二维压缩处理并生成压缩的图像数据。连接到二维压缩电路的定时信号发生器根据压缩的图像数据来改变传输时钟信号的频率。连接到定时信号发生器的输出电路根据传输时钟信号来将压缩的图像数据输出到外部装置。
本发明的另一个方面是用于与外部装置一起使用的图像处理系统。图像处理系统包括用于根据入射光来输出图像数据的成像单元。连接到成像单元的图像处理器对图像数据进行预定图像处理。连接到图像处理器和图像存储器的信号处理器将从图像处理器输出的图像数据存储在存储器中。图像处理器包括用于对图像数据进行预定图像处理并输出经处理的图像数据的图像处理单元。二维压缩电路对经处理的图像数据进行二维压缩处理并生成压缩的图像数据。连接到二维压缩电路的定时信号发生器根据压缩的图像数据来改变传输时钟信号的频率。连接到定时信号发生器的输出电路根据传输时钟信号来将压缩的图像数据输出到外部装置。
最好地理解本发明及其目标和优点是通过参照当前优选实施例的下列描述和附图，其中图1是根据本发明优选实施例的包括图像处理LSI的图像处理系统的部分电路框图；图2是传输时钟信号和输出信号的时序图；图3是优选实施例中图像处理LSI的框图；图4是由图像处理LSI生成的信号的波形图；图5(A)、5(B)、6(A)和6(B)是示出输出电路的工作的示图；图7是示出了图像处理LSI的修改的框图。
具体实施例方式
根据本发明优选实施例的图像处理系统10将现在被描述。
优选实施例中的图像处理系统10是数字静态相机(DSC)。如图1中所示，图像处理系统10包括起成像装置作用的相机模块11、起信号处理器作用的基带LSI 12，以及图像存储器13。
相机模块11包括成像单元21和起图像处理器作用的图像处理LSI22。成像单元21包括用于根据入射光来生成输出信号的成像元件21a。成像单元21将成像元件21a的输出信号A/D转换以输出图像数据PD。图像数据PD包括每个像素的红(R)、绿(G)和蓝(B)三色的色彩信息。
除成像元件21a外，成像单元21还包括滤色器(color filter)和模拟前端电路。滤色器包括红(R)、绿(G)和蓝(B)的滤光器的拜耳阵列(Bayer array)。包括多个光接收单元(像素)的矩阵的成像元件21a按行和列来输出由每个光接收单元根据入射光充电的信号。模拟前端电路将成像元件的输出信号A/D转换为数字信号并将转换后的信号作为图像数据PD(拜耳数据)输出。对每个像素，图像数据PD包括色彩红(R)、绿(G)，以及蓝(B)的数据。CCD和Cis(CMOS图像传感器)是成像元件21a的示例。
图像处理LSI 22将三原色(RGB)的图像数据PD转换为亮度基准格式的图像数据S1(YCbCr数据)。图像数据(YCbCr数据)S1包括亮度信息Y以及色彩信息Cb和Cr。每个数据元Y、Cb和Cr取合适的值。图像处理LSI 22可将图像数据PD转换为包括亮度信息Y以及色彩信息U和V的图像数据S1(YUV数据)。
图像处理LSI 22通过预定的编码方法例如联合图像专家组(JPEG)方法来对YCbCr数据S1进行二维压缩，以生成压缩的图像数据ED。图像处理LSI 22然后输出压缩的图像数据ED。
基带LSI 12包括相机接口12a(YUV-I/F)。将被传输的数据量(水平/垂直大小)在相机接口12a中被设置。相机接口12a接收所设置的量的数据。图像处理LSI 22根据相机接口12a的传输方法来将压缩的图像数据ED传输给基带LSI 12。
基带LSI 12包括存储器接口12b并通过存储器接口12b将由相机接口12a接收的压缩的图像数据ED存储在图像存储器13中。响应来自主机的信号，基带LSI 12将从图像存储器读取的图像数据提供给主机(未示出)。
如图3中所示，图像处理LSI 22包括起图像处理单元作用的YCbCr转换电路(格式转换电路)31、行缓冲器32a和32b、选择器33、JPEG压缩电路(二维压缩电路)34、起存储单元作用的代码缓冲器35a和35b、输出电路36，以及定时信号发生器37。在一个实施例中，图像处理LSI22是无帧缓冲的LSI，其不包括用于以帧为单位存储图像数据的帧缓冲器。
YCbCr转换电路31将三原色(RGB)的图像数据PD转换为包括亮度信息Y以及色彩信息Cb和Cr的图像数据S1。YCbCr转换电路31输出转换后的图像数据S1。转换后的图像数据S1可交替地存储在第一行缓冲器32a和第二行缓冲器32b中。第一行缓冲器32a和第二行缓冲器32b分别具有可以存储多行图像数据的容量。该容量是根据成像元件21a的配置来决定的。第一和第二行缓冲器32a和32b每个存储下述数目行(例如8行)的图像数据，所述行的数目是根据JPEG压缩电路34的处理来决定的。第一和第二行缓冲器32a和32b每个都具有可以存储相应于成像元件21a的八行水平像素的数目的图像数据。从YCbCr转换电路输出的多行的图像数据S1被顺序地写入行缓冲器中的一个(例如第一行缓冲器32a)，并且当在前的行缓冲器变满时然后写入另一个行缓冲器。
选择器33从第一行缓冲器32a和第二行缓冲器32b中由于存储八行数据而变满了的一个顺序地读取预定量的图像数据。然后选择器33将读取的预定量的图像数据S2提供给JPEG压缩电路34。从行缓冲器32a和32b读取的图像数据的量根据JPEG压缩电路34的处理被设为8×8的块。在从行缓冲器中的一个(例如第一行缓冲器32a)读取全部的数据后，选择器33从已变满的另一行缓冲器读取数据。
换句话说，当YCbCr转换电路31正将图像数据写入行缓冲器中的一个时，选择器33读取在另一个行缓冲器中存储的图像数据。因此，每行数据的写入和每块数据的读取在第一行缓冲器32a和第二行缓冲器32b的每个中交替地进行。
JPEG压缩电路34通过预定的方法对从格式转换电路31顺序地输入的图像数据进行二维压缩并生成压缩的图像数据S3。具体地，图像数据的块数据被输入到JPEG压缩电路34。JPEG压缩电路34对块数据进行离散余弦变换(DCT)处理和编码处理(例如霍夫曼编码)，以输出经处理的压缩的图像数据S3。压缩的图像数据S3是具有可变长度的数据。压缩的图像数据S3交替地存储在第一代码缓冲器35a和第二代码缓冲器35b中。
第一代码缓冲器35a和第二代码缓冲器35b具有预定的容量(例如四千字节)。第一代码缓冲器35a和第二代码缓冲器35b响应由定时信号发生器37提供的写位置信号(写地址WA)和读位置信号(读地址RA)来写入和读取数据。第一和第二代码缓冲器35a和35b根据写地址WA顺序地存储从JPEG压缩电路34输出的压缩的图像数据S3。第一和第二代码缓冲器35a和35b根据读地址RA读取并输出图像数据。
输出电路36包括相机接口(YUV接口)36a。与由定时信号发生器37提供的传输时钟信号TCK同步，相机接口36a将从第一和第二代码缓冲器35a和35b读取的图像数据输出到图1中所示的基带LSI 12。
定时信号发生器37包括写指针41、读指针42、比较器43，以及信号发生电路44。
写指针41生成并输出写地址，使得根据从JPEG压缩电路34输出的压缩的图像数据S3中的代码(压缩的代码)的量来将压缩的代码顺序地存储在代码缓冲器35a和35b中。读指针42生成并输出读地址RA，使得根据输出电路36的传输速度和传输定时顺序地读取代码缓冲器35a和35b中的压缩的代码。
比较器43比较写地址WA和读地址RA并将比较结果信号S10提供给信号发生电路44。例如，比较器43当写地址WA和读地址RA之间的差别大于或等于预定数目的地址时输出具有高电平的比较结果信号S10，并且当差别小于或等于预定数目的地址时输出具有低电平的比较结果信号S10。
信号发生电路44生成传输时钟信号TCK并将其提供给输出电路36。信号发生电路44根据比较器43的比较结果来改变传输时钟信号TCK的频率。在一个示例中，信号发生电路44包括振荡器(例如PLL电路)、根据振荡器的输出信号每个生成具有不同频率的两个信号的两个分频器，以及用于根据比较器43的比较结果信号S10选择来自两个分频器的两个输出信号的输出信号中的一个并将选择的输出信号作为传输时钟信号TCK输出的选择器。两个分频器的两个输出信号每个具有第一频率和第二频率。第一频率低于第二频率。如在现有技术部分中所描述的，第二频率是使能够传输具有最大长度的数据的频率。响应具有高电平的比较结果信号S10，选择器选择具有第一频率的输出信号，并将选择的输出信号作为传输时钟信号TCK输出。响应具有低电平的比较结果信号S10，选择器选择具有第二频率的输出信号，并将选择的输出信号作为传输时钟信号TCK输出。
更具体地，定时信号发生器37根据代码缓冲器35a和35b的写地址WA和读地址RA之间的差别或写速度和读速度之间的差别(参照图2)来改变传输时钟信号TCK的频率。与传输时钟信号TCK同步，输出电路36输出图像数据ED。当输出电路36根据第一频率的传输时钟信号TCK传输图像数据ED时，传输速度相对地低。另一方面，当输出电路36根据第二频率的传输时钟信号TCK传输图像数据ED时，传输速度相对地高。图2示出了传输时钟信号TCK是动态改变的。通过改变传输时钟信号TCK的频率，输出电路36中的功率消耗被减小，并且输出电路36的开关噪声被降低。
输出电路36中的相机接口36a预先将待传输的数据量设作接收方(相机接口12a)的水平大小和垂直大小，并且重复地输出包含对应水平大小和垂直大小的数据的块。然而，当图像数据PD被输入时(或当传输开始时)，从JPEG压缩电路34输出的对应一帧的图像数据的量(代码量)是未知的。输出电路36和基带LSI 12将水平大小设为固定的值(4K、2K，或1K)并将垂直大小设为相机接口12a最大可容许的值。在这种设置下，直到具有被设为最大值的垂直大小的数据被传输之前，无法进行下一帧的数据传输。输出电路36和定时信号发生器37根据从JPEG压缩电路34输出的相应于一帧的图像数据的量来终止传输。
更具体地，如图3中所示，输出电路36生成多个控制信号EVS、EHS、EVR，以及EHR。控制信号EVS是指示垂直方向的数据开始传输即图像数据的一帧的开始传输的垂直同步信号。控制信号EHS是指示水平方向的数据开始传输即图像数据的一行(或一块)的开始传输的水平同步信号。控制信号EVR是垂直确认信号，其指出垂直方向上待传输的数据，或图像数据的一帧，是有效的。
控制信号EHR是水平确认信号，其指出水平方向上待传输的数据，或图像数据的一行(或一块)，是有效的。图像数据的一行(或一块)包括固定值的数据。在垂直确认信号EVR和水平确认信号HER是活动的(active)期间，基带LSI 12同步于垂直同步信号EVS和水平同步信号EHS进行接收操作并接收数据。
从JPEG压缩电路34输出的压缩图像数据S3具有可变的长度。因此，在一帧的JPEG压缩处理期间最后输出的压缩的图像的数据量可能少于一行的数据量。在这种情况下，输出电路36将预定值(例如1)的数据加到最后输出的压缩图像数据，生成一行的数据，并且将生成的数据提供给基带LSI 12。如图4中所示，当完成一帧压缩的图像数据的传输时，输出电路36使垂直确认信号EVR无效并输出垂直同步信号EVS。这样在被传输的行数据达到垂直大小之前完成数据传输。因此，压缩图像数据的传输较之传输垂直大小设为最大值的数据时在更短的时限内完成。这样使下一处理能够进行。在图4中，压缩图像数据ED(E1，E2，...，Ex)是行数据，其具有包括固定值的数据量。取得行数据时所依据的行的数目，或行量x，是根据JPEG压缩电路34所生成的压缩数据S3的压缩比来决定的。
如图4中所示，成像单元21将图像数据PD和同步信号VD和HD提供给图像处理LSI 22。图像处理LSI 22根据同步信号VD和HD来接收图像数据PD(行数据P1，P2，...，Pm，...，Pn)。P1到Pn的每片行数据中的数据的量对应于一帧在水平方向上的像素的数目。字母n表示取得行数据时所依据的行的数目，或行量，并且是根据构成一帧的垂直方向上的行的数目来决定的。
如图3中所示，从选择器33输出的信号，即从YCbCr转换电路31输出的信号，被输入到输出电路36。此信号包括亮度信息Y以及色彩信息Cb和Cr。输出电路36具有用于输出亮度信息Y以及色彩信息Cb和Cr的第一模式，以及用于输出压缩图像数据ED的第二模式。模式之间的切换是根据由外部电路(未示出)提供的模式切换信号来进行的。
优选实施例具有以下所述的优点。
(1)JPEG压缩电路34对YCbCr转换电路31的输出数据S1(S2)进行二维压缩，以生成压缩图像数据S3。定时信号发生器37根据压缩图像数据S3来改变传输时钟信号TCK的频率。输出电路36根据传输时钟信号TCK的频率来输出压缩图像数据ED。因为当压缩图像数据ED的量小时传输时钟信号TCK的频率低，所以传输速度被降低，并且功率消耗被降低。
(2)代码缓冲器35a和35b顺序地存储压缩图像数据S3。输出电路36从代码缓冲器35a和35b顺序地读取并输出压缩图像数据S3。定时信号发生器37生成具有下述频率的传输时钟信号TCK，所述频率对应于写入到代码缓冲器35a和35b的压缩图像数据的量以及从代码缓冲器35a和35b读取的压缩图像数据的量。因此，传输时钟信号的频率可根据压缩图像数据的量来容易的改变。
(3)在开始数据传输之前，输出具有固定长度的数据的接口(相机接口)36a根据传输目标(基带LSI 12)来设置传输的数据的量。因为压缩图像数据具有可变的长度，所以数据的量在开始数据传输之前是未知的。因此，相机接口36a将可传输的最大量的压缩图像数据的值设为传输目标的传输量。输出电路36顺序地输出每片具有预定量(固定长度)的多片行数据。行数据是通过分割一帧的压缩图像数据来生成的。为了接收行数据，输出电路36然后输出同步信号EVS和EHS以及确认信号EVR和HER。这样保证基带LSI 12根据同步信号和确认信号来接收数据。进一步的，在发送具有最后压缩图像数据的最后的行数据之后，输出电路36使确认信号EVR无效。响应确认信号EVR，基带LSI 12终止数据的接收。在完成具有最大垂直大小的数据的传输所需的时间度过之前，数据传输完成。从而未进行无用的传输。因此避免了延长一帧压缩图像数据的传输时间。
(4)当最后的行数据的数据量不具有预定量时，输出电路36用压缩图像数据和伪数据(dummy data)DMY生成具有预定量的行数据。这样使最后的行数据的数据量与预定量相等，并且输出具有固定长度的行数据。
(5)YCbCr转换电路31将从成像单元21输入的图像数据转换为分成亮度信息和色彩信息的数据。JPEG压缩电路34将亮度信息和色彩信息转换为压缩图像数据。因此，高速数据传输是不必要的，并且输出电路无需高速工作。这样节省了成本并方便应用于具有大量像素的成像单元。
本领域的技术人员应当明白本发明可能以许多其他具体形式实现，而不脱离本发明的精神或范围。具体地，应当明白本发明可能以下列形式实现。
当必要时压缩图像数据的输出次序可被改变。例如，在图5(A)中所示的输出次序下，压缩图像数据ED(编码Cd
，Cd[1]，Cd[2]，...，Cd[7])同步于传输时钟信号TCK连续地输出。图5(B)示出了JPEG编码的图像。每个编码Cd
...的数据长度是八位。可替换地，在图6(A)中所示的输出次序下，压缩图像数据ED(编码Cd
，Cd[1]，...)和伪数据DMY可同步于传输时钟信号TCK交替地输出。图6(B)示出了JPEG编码的图像。
在相机接口36a中传输的包含亮度信息和色彩信息的图像数据(YCbCr数据)中，可除去人眼所不易察觉的事物的信息以减少整个数据量。对于YCbCr数据，“Y”图像数据被使用，并且色彩信息在主操作方向中用“Cb”和“Cr”图像数据除去。这样的消除技术被称为“4∶2∶2”。就是说，相对于“Y”图像数据，“Cb”和“Cr”图像数据的量被分别减半。因为“Y”图像数据的量不同于“Cb”和“Cr”图像数据的量，所以在相机接口36a中“Cb”图像数据和“Cr”图像数据在“Y”图像之间交替地输出。因此，一帧的每片图像数据的传输都大体上同时停止。
在接收图像数据(YCbCr数据)的基带LSI中，每片图像数据(“Y”图像数据、“Cb”图像数据、“Cr”图像数据)顺序地存储在不同的区域中。因此，当以图5(A)所示的次序输出压缩图像数据时，由于接收的压缩图像数据被存储在基带LSI的不同区域中，所以数据不是以图5(B)所示的排列存储的，所述基带LSI被设为接收包括亮度信息和色彩信息的图像数据。因此当接收压缩图像数据时和当接收包括亮度信息和色彩信息的图像数据时，必须改变存储区域的设置。
在压缩图像数据和伪数据DMY交替输出的输出次序下，被设为接收包括亮度信息和色彩信息的图像数据的基带LSI以图6(B)所示的排列存储接收的压缩图像数据并将数据顺序地存储在相同区域中。因此，当接收压缩图像数据时和当接收包括亮度信息和色彩信息的图像数据时，用于存储的区域的设置无需改变。基带LSI能够接收压缩图像数据，而无需改变(增加)用于接收包括亮度信息和色彩信息的图像数据的传统基带LSI的设置。
图像处理LSI可具有用于以图5(A)所示次序输出数据的模式和用于以图6(A)所示次序输出数据的模式，并且模式可根据设置信息切换。在这种配置下，图像处理LSI对应于用于接收包括亮度信息和色彩信息的图像数据的基带LSI以及用于连续接收压缩图像数据的基带LSI。
传输时钟信号TCK的频率可根据从JPEG压缩电路34输出的压缩图像数据S3(压缩的代码)的代码量来改变。例如，如图7中所示，图像处理LSI 51可包括定时信号发生器52。定时信号发生器52包括用于根据输入到JPEG压缩电路34的图像数据S2的代码量和从JPEG压缩电路34输出的图像数据S3的代码量来计算平均压缩比的压缩比计算电路53。信号发生电路44根据计算出的平均压缩比S11来改变传输时钟信号TCK的频率。进一步，可根据从JPEG压缩电路34输出的图像数据的代码量(由8×8像素块的数据生成的压缩图像数据的代码量)和对应多个块输出的图像数据的代码量的平均值来改变传输时钟信号TCK的频率。
传输时钟信号TCK的频率可变成三个或更多不同的频率。例如，比较器43可比较写地址WA和读地址RA并根据比较结果输出包括多位的信号。因为传输时钟信号TCK的频率根据从JPEG压缩电路34输出的压缩图像数据的代码量以精细步骤改变，所以功率消耗和噪声被有效地降低。
当前这些示例和实施例将被认为是说明性的而非限制性的，并且本发明将不限于在此给出的细节，而是可在所附权利要求的范围和等同物之内调整。
本申请依据在2005年8月29日提交的在先的日本专利申请No.2005-248271并要求享受其优先权，其全部内容通过引用被包含在这里。
权利要求
1.一种用于与外部装置一起使用的图像处理器，所述图像处理器特征在于图像处理单元，其用于对图像数据进行预定的图像处理并输出经处理的图像数据；二维压缩电路，其用于对所述经处理的图像数据进行二维压缩处理并生成压缩的图像数据；定时信号发生器，其用于根据所述压缩的图像数据来改变传输时钟信号的频率；以及输出电路，其用于根据所述传输时钟信号将所述压缩的图像数据输出到所述外部装置。
2.根据权利要求1所述的图像处理器，其进一步特征在于缓冲器，其用于顺序地存储压缩的图像数据，其中所述输出电路顺序地读取并输出存储在所述缓冲器中的压缩的图像数据，并且所述定时信号发生器根据写入所述缓冲器的压缩的图像数据的量和从所述缓冲器读取的压缩的图像数据的量来改变所述传输时钟信号的频率。
3.根据权利要求1所述的图像处理器，其进一步特征在于缓冲器，其用于顺序地存储压缩的图像数据，其中所述输出电路顺序地读取和输出存储在所述缓冲器中的压缩的图像数据，并且所述定时信号发生器根据所述压缩的图像数据写入处的缓冲器的写地址和所述压缩的图像数据读取处的缓冲器的读地址来改变所述传输时钟信号的频率。
4.根据权利要求3所述的图像处理器，其中，所述定时信号发生器根据所述写地址和所述读地址之间的差别来改变所述传输时钟信号的频率。
5.根据权利要求3所述的图像处理器，其中，所述定时信号发生器当所述写地址和所述读地址之间的差别大时提高所述传输时钟信号的频率，并且当所述写地址和所述读地址之间的差别小时降低所述传输时钟信号的频率。
6.根据权利要求1所述的图像处理器，其中，所述定时信号发生器根据输入到所述二维压缩电路的数据量和从所述二维压缩电路输出的数据量来计算压缩比，以根据所述压缩比来改变所述传输时钟信号的频率。
7.根据权利要求1到6中的任何一个所述的图像处理器，其中，所述输出电路包括用于输出具有固定长度的数据的接口，并且其中所述输出电路经所述接口顺序地输出通过分离所述压缩的图像数据而生成的多片行数据，每片行数据具有预定的量；输出用于接收所述行数据的同步信号和确认信号；并且在输出包括最后的压缩的图像数据的最后一片行数据之后使所述确认信号无效。
8.根据权利要求7所述的图像处理器，其中，当所述最后一片行数据的量少于所述预定的量时，所述输出电路用压缩的图像数据和伪数据生成具有预定的量的行数据。
9.根据权利要求1到6中的任何一个所述的图像处理器，其中，所述图像处理单元包括转换电路，用于将所述图像数据转换为包括亮度信息和色彩信息的数据。
10.根据权利要求1到6中的任何一个所述的图像处理器，其中所述输出电路具有接口，用于输出包括亮度信息和色彩信息的数据；并且所述接口交替地输出包含亮度信息的行数据和包含色彩信息的行数据，输出包含所述压缩的图像数据的行数据以代替包含所述亮度信息的行数据，并且输出包含伪数据的行数据以代替包含所述色彩信息的行数据。
11.根据权利要求1到6中的任何一个所述的图像处理器，其中，所述图像处理器是无帧缓冲的LSI。
12.一种用于与外部装置一起使用的成像装置，所述成像装置包括成像单元，用于根据入射光来输出图像数据；连接到所述成像单元的图像处理器，用于对所述图像数据进行预定的图像处理，所述成像装置之特征在于所述图像处理器包括图像处理单元，其用于对所述图像数据进行预定的图像处理并输出经处理的图像数据；二维压缩电路，其用于对所述经处理的图像数据进行二维压缩处理并生成压缩的图像数据；连接到所述二维压缩电路的定时信号发生器，其用于根据所述压缩的图像数据来改变传输时钟信号的频率；以及连接到所述定时信号发生器的输出电路，其用于根据所述传输时钟信号将所述压缩的图像数据输出到所述外部装置。
13.一种用于与外部装置一起使用的图像处理系统，所述图像处理系统包括成像单元，用于根据入射光来输出图像数据；连接到所述成像单元的图像处理器，用于对所述图像数据进行预定的图像处理；以及连接到所述图像处理器和图像存储器的信号处理器，用于将从所述图像处理器输出的图像数据存储在存储器中，所述图像处理系统之特征在于所述图像处理器包括图像处理单元，其用于对所述图像数据进行预定的图像处理并输出经处理的图像数据；二维压缩电路，其用于对所述经处理的图像数据进行二维压缩处理并生成压缩的图像数据；连接到所述二维压缩电路的定时信号发生器，其用于根据所述压缩的图像数据来改变传输时钟信号的频率；以及连接到所述定时信号发生器的输出电路，其用于根据所述传输时钟信号将所述压缩的图像数据输出到所述外部装置。
全文摘要
本发明公开了一种用于降低数据传输速度的图像处理器。JPEG压缩电路(34)对从YCbCr转换电路(31)输出的数据(S1)进行二维压缩处理，以生成压缩的图像数据(S3)。定时信号发生器(37)根据压缩的图像数据(S3)来改变传输时钟信号(TCK)的频率。输出电路(36)根据传输时钟信号(TCK)来输出压缩的图像数据(ED)。
文档编号H04N1/41GK1925547SQ20061005697
公开日2007年3月7日 申请日期2006年3月7日 优先权日2005年8月29日
发明者伊贺希一郎 申请人:富士通株式会社