专利名称：摄像设备的制作方法
技术领域：
本发明涉及摄像(image pickup)设备，其中，输出信号线被连接到具有排列成阵列的像素的摄像单元中的每个像素阵列；本发明还涉及包括所述摄像设备的照相机设备。
背景技术：
在典型的摄像设备中，输出信号线被连接到摄像单元中的每个像素阵列，以便通过该输出信号线输出由像素生成的视频信号。CMOS传感器作为典型的摄像设备是已知的(例如，参考未审查的日本专利公开文件No.2003-087662专利文献1)。
图1示出了CMOS传感器的像素电路，将其作为现有技术进行解释。
图1示出了将在光电二极管100累积的电荷(电子)作为视频信号输出到输出信号线120的结构图。此时，输出信号线的一侧连接到构成列处理电路的采样保持电路(S/H)和相关重复采样电路(CDS)，因此其具有高阻抗。并且，输出信号线120的另一侧连接到摄像单元外部的电流源140。
CMOS传感器的每个像素都配备有光电二极管(下文中称为PD)100和四个MOS晶体管200、220、240和260。其中，复位晶体管200和传送晶体管220串联在驱动电源(电源电压Vdd)与PD 10的输出之间，并且在复位晶体管200的源极和传送晶体管220的漏极之间提供浮动扩散(floatingdiffusion)(下文中称为FD部分)部分160。此外，选择晶体管240和放大晶体管260串联在输出信号线120与电源电压Vdd之间，并且放大晶体管260的栅极连接到FD单元160。
复位晶体管200由设置线201控制，选择晶体管240由选择线241控制，而传送晶体管220由晶体管线221控制。
在读取视频信号时，经由设置线201将复位脉冲RDT输出到复位晶体管200的栅极，经由传送线221将传送脉冲TRS输入到传送晶体管220的栅极，并且经由选择线241将选择脉冲SEL输入到选择晶体管240的栅极。
在上述结构中，当选择晶体管240被导通时，放大晶体管260和摄像单元外部的恒定电流源140形成源极跟随器(follower)。因此，输出信号线120的电压变成了跟随放大晶体管260的栅极电压，也就是FD部分160的电压的值。该值调整(regulate)像素的输出(像素信号电平)。
图2A到图2E是读取像素信号的时序曲线。
这里，图2A中示出的传送脉冲TRS、图2B中示出的复位脉冲RST以及图2C中示出的选择脉冲SEL具有电源电压Vdd的高电平和参考电压Vss(例如，接地电压)的低电平。因此，被施加了所述各个脉冲的晶体管在施加到栅极的脉冲的电压达到接近电源电压Vdd的电平的过程中导通。图2D和图2E示出了FD部分160和输出信号线120(参照图1)的电压变化。在这些图中，在电源电压Vdd和参考电压Vss之间的电压本身的值在某些时间是确定的，即使是在该值随时间变化时。另一方面，在时间T1之前和时间T3之后被指示为阴影部分的FD部分160的值是“不确定的”，介于电源电压Vdd和参考电压Vss之间。
在读取像素信号之前，也就是在图2E所示的时间T1之前，图1中示出的所有四个晶体管200、220、240和260都是关断的，并且输出信号线120的电压V0被保持在电源电压Vdd。
当在这种状态下一个像素行被选择时，图2C中示出的选择脉冲SEL施加到与该像素行相对应的选择线241(参考图1)。在与选择脉冲信号SEL的上升近似同时的时间T1，被选择的像素行的复位线201变为有效，并且如图2B所示复位脉冲RST上升。因此，图1中所示的复位晶体管200导通，并且如图2D所示，在那时之前不确定的FD部分160的电压变为高电平电压(下文中称为复位电压)V10，由于复位晶体管200的影响，该复位电压V10比电源电压恰好低预定的电压。由于图1中示出的选择晶体管240已经导通，所以如图2E所示，输出信号线120的电压V0变为电压V11，其恰好降低了差电压ΔV(下文中称为复位读取电压)。由于图1中所示的放大晶体管260和选择晶体管240的影响，复位读取电压V11变为电源电压Vdd与参考电压Vss之间的电压，其通常进一步低于上述的复位电压V10。差电压ΔV是由复位晶体管200、放大晶体管260以及它们的耦合电容，以及FD部分160和选择晶体管240等综合确定的。
当传输线221(参考图1)变为有效时，如图2A所示，在经过了充足的时间以使得复位读取电压V11变得稳定之后的时间T2，传送脉冲TRS上升。因此，图1中示出的复位晶体管200导通，从前次读取之后的某一时间开始直到那时为止在光电二极管100中累积的电子被传送到FD部分160，并且FD部分160的电势下降(电压V20)。电势的下降经由处于导通状态的放大晶体管260和选择晶体管240被传送到输出信号线120。结果，输出信号线120的电压如图2E所示进一步从复位读取电压V11下降，下降的量恰好对应于被传送到FD部分160的电子的电荷量，并且输出信号线120的电压变为与光电二极管100接收的光的量相对应的V21(下文中称为像素读取电压)。
然后，在像素读取电压V21变得稳定之后，传送脉冲TRS的施加结束(图2A)。在那之后经过了预定时间之后，当如图2C所示选择脉冲SEL在T3下降时，如图2D所示，FD部分160的电压再次变为“不确定”。在结束选择脉冲SEL之后，信号经由列处理电路(未示出)被输出到传感器的外部。
上述操作以每个像素行为单元以预定的周期重复，并且从连续输出的像素信号能够读出具有与一个被摄取图像相对应的电平信息的视频信号。
在上述解释的操作例子中，当读取像素信号时，输出信号线的电压变为某些电平。
在像素行被选择并且选择脉冲SEL有效的时段中，首先在输出信号线120中出现复位读取电压(在图2E的例子中为V11)。但是，在那之前输出信号线的电压是电源电压Vdd、参考电压Vss或是浮动的(floating)(在图2E的例子中为电源电压Vdd)。复位读取电压V11通常是比电源电压Vdd恰好低差电压ΔV、而又高于参考电压Vss的电压，其中差电压ΔV由像素中的晶体管和上述所解释的产生过程综合确定。
因此，在从电源电压Vdd或参考电压Vss向设置读取电压V11转变(shift)时，需要特定的时间。当输出信号线的初始状态为浮动时，可能是接近电源电压Vdd或参考电压Vss的电平，因此必须估算出几乎相同的时间。
所述电压转变所需的时间与输出信号线120上的负载(寄生电容和电阻)以及放大晶体管260的驱动能力有关。近来摄像设备中的像素数目在增加，由此导致输出信号线120上的负载也在增加。因此输出信号线120的电势变得稳定要花费时间，而且图2中的时间T1和时间T2之间的间隔必须很长，这可能导致操作速度下降。
并且，当初始状态为浮动时，输出信号线120的初始电压取决于在前一个像素行中读取结束时(图2E中的时间T3)的像素信号电平。结果，输出信号线120的初始电压随着每个像素行和列而波动，从而使得在时间T1和时间T2之间的间隔较短时，初始电压的波动很容易变成视频信号的噪声。
发明内容
期望控制为摄像设备的每个像素行提供的输出信号线的电压，使其具有适合于高速操作的值。
根据本发明，提供一种摄像设备，其中，输出信号线被分别连接到具有排列成阵列的像素的摄像单元中的像素列之一；并且用于提供在电源电压和参考电压之间的电压的电压提供电路连接到所述输出信号线。
根据本发明，提供一种摄像设备，其中，输出信号线被分别连接到具有排列成阵列的像素的摄像单元中的像素列之一，复位电压被输出到所述输出信号线，并且在复位电压被输出的状态中，像素信号被读取到所述输出信号线；并且，提供了电压提供电路，其用于在复位电压被输出之前，向输出信号线提供预定电压，该预定电压等于输出信号线在复位电压被输出的状态中的电压。
在本发明中，优选地，电压提供电路包括短路电路，用于切换所有输出信号线的电连接和断开。
优选地，所述电压提供电路包括电压生成装置，用于从电源电压生成比该电源电压低的预定电压；以及开关，用于对向所述输出信号线提供所述预定电压进行控制。
在摄像设备中，例如，设置复位电压，该复位电压被输出到输出信号线，并且在摄像单元的像素中，在该状态下像素信号被读取(放电)到该输出信号线。
根据以上结构，例如，在输出复位电压之前，电源提供电路向输出信号线提供在电源电压和参考电压之间的电压。因此，在本发明中，输出信号线的电压从与电源电压的电源电平相比更接近复位电压电平的电平，或者从参考电压转变为复位电压。
根据本发明，向摄像设备的每个像素行提供的输出信号线的电压能够被控制为适合高速操作的值。
从参考附图而给出的对优选实施例的下述说明，本发明的这些和其它目的和特征将变得更加清楚。附图中图1是相关技术中的像素的电路图；图2A到图2E是相关技术中读取像素信号的时序曲线；图3是应用了本发明的CMOS图像传感器的主要结构的方框图；图4是像素的电路图；图5是结构例子1中的电压提供电路的基本单元的电路图；图6A到图6C是结构例子1中的基本单元的操作的时序曲线；图7A到图7E是各个例子共同的读取像素信号的时序曲线；图8是结构例子2中的基本单元的电路图；图9是结构例子3中的基本单元的电路图；图10是结构例子5中的基本单元的电路图；图11A到图11E是结构例子5中的基本单元的操作的时序曲线；图12是结构例子6的基本单元的电路图；图13是示出结构例子7的CMOS图像传感器的方框图；图14A到图14C是结构例子7中的基本单元的操作的时序曲线；并且图15是应用本发明的照相机设备的结构的示图。
具体实施例方式
本实施例可以广泛应用于所谓的X-Y地址类型固态摄像设备，在该设备中像素信号被读取到输出信号线。作为典型的这种固态摄像设备，存在一种CMOS图像传感器。下面，以CMOS图像传感器为例解释本实施例。
图3是本实施例中的CMOS图像传感器的主要结构的示图。图4是像素的电路图。注意，在图3中省略了电源电压Vdd和参考电压Vss的提供线(电源线)。
图3所示的CMOS图像传感器2具有摄像单元2A，摄像单元2A具有排列成矩阵的像素3。摄像单元2A通常具有有效像素区域和遮光(light-shielded)像素区域，但是它基本上具有规则排列的相同或相似(有效像素与遮光像素相似)的像素3。
在如图4所示的四晶体管类型的情况中，每个像素3具有用于对输入光执行光电转换的光电二极管(PD)35，以及四个传感器31到34。
PD 35的阳极连接到参考电压Vss(图中的接地电压)的提供线，而其阴极连接到晶体管31的源极。
晶体管为复位晶体管32、传送晶体管31、放大晶体管33和选择晶体管34。复位晶体管32将浮动扩散部分(下文中称为FD部分)36的节点ND从浮动状态切换成连接到作为电源电压(下文中称为Vdd)的提供线的电源电压线15的连接状态，利用电源电压Vdd向节点ND充电，并复位该充电。在该复位之后，传送晶体管31将光电二极管PD的累积电荷(本例子中的电子)传送到再次处于浮动状态的节点ND。放大晶体管33放大与被传送到节点ND的累积电荷相对应的像素信号。选择晶体管34控制从放大晶体管33到输出信号线4的输出。
复位晶体管32的栅极连接到复位线6，复位线6由同一个线上的像素共享。传送晶体管31的栅极连接到传送线5，传送线5由同一个线上的像素共享。选择晶体管34的栅极连接到选择线7，选择线7由同一个线上的像素共享。
如图3所示，CMOS图像传感器2配备有列处理电路8，其用于对在同一时间向输出信号线4输出的像素信号执行并行的处理，以便从其去除噪声。
尽管未在图3中示出，但是各种控制线(复位线6、传送线5和选择线7)中的每一个以及电源电压线15(参照图4)都连接到垂直驱动电路，以便向其提供各种信号。并且，采用与图1相同的方式，为每个输出信号线4提供了用于向放大晶体管33提供恒定电流的电流源。
由在CMOS图像传感器2中提供的未示出的时序控制电路控制列处理电路8、垂直驱动电路和电流源的操作。
注意，像素3并不限于四晶体管类型，而是可以是例如三晶体管类型，其中选择晶体管34被省略。
在本实施例中，如图3所示，电压提供电路2B连接到输出信号线4。图3中的电压提供电路2B位于列处理电路8的相反的一侧，但是它可以被提供在列处理电路8与摄像单元2A之间，或者被提供在输出信号线4的导线方向的两侧。
电压提供电路2B用于在读取像素信号之前输出复位电压时预先将输出信号线4的电压设置为电源电压Vdd和参考电压Vss之间的电压。下面将解释电压提供电路2B的各种结构例子及其操作。
第一例子1对应于电压提供电路2B的基本单元1连接到每个输出信号线4的情况。
如图5所示，结构例子1中的电压提供电路的基本单元1具有作为电压生成装置的电压生成晶体管9、开关晶体管10和短路晶体管11。电压生成晶体管9的栅极和漏极连接到电源电压线15，并且是二极管连接的(diode-connected)。因此，电压生成晶体管的源极电压变成大约为“电源电压-Vt”。此处，“Vt”是电压生成晶体管9的阈值电压，并且“电源电压-Vt”是通过所谓的从电源电压“降低阈值”而获得的电压。该电压经由开关晶体管10被提供给输出信号线4。
另一方面，短路晶体管11是用于导致相邻的输出信号线4和4之间短路的装置，并且是用于构成在图3中示出的作为整体的电压提供电路2B中的“短路电路”的元件。短路晶体管11是作为电压提供功能而附加的，可以被省略。注意，由于晶体管的阈值电压一般会变化，因此每个输出信号线4中的“电源电压-Vt”也会或多或少地变化。短路晶体管11和包含该短路晶体管11的短路电路最好被添加到电压提供电路2B中以消除波动。
开关晶体管10的栅极连接到开关控制线12，开关控制线12由基本单元1中在列方向上排列的各个开关晶体管共享。短路晶体管11的栅极连接到短路控制线13，短路控制线13由基本单元1中在线方向上排列的各个短路晶体管共享。
图6A到图6C示出了电压提供电路的基本单元的时序曲线的例子。图6A示出了将被提供给开关控制线12的开关脉冲S12的曲线，图6B示出了将被将提供给短路控制线13的短路脉冲S13的曲线，而图6C示出了响应于它们的电压提供的输出信号线4的电压变化的曲线。这里，脉冲S12和S13的高电平是电源电压Vdd，而它们的低电平是参考电压Vss。
在复位信号被输出到输出信号线4的状态中向该输出信号线读出像素信号时，提供给输出信号线4的电压用于在输出复位电压时控制一输出信号线电压。
图6中时间T1之前的输出信号线电压可以是电源电压Vdd、参考电压Vss和浮动状态(不固定)中的任何一个。图6示出了此时输出信号线电压为参考电压Vss的情况。
如图6A所示，当开关脉冲S12在时间T1被施加到连接到开关晶体管10的栅极的开关线12时，开关晶体管10导通。结果，电压生成晶体管9的源极电压“Vdd-Vt”通过导通的开关晶体管10被输出到输出信号线4。因此，如图6所示输出信号线4的电压上升，并且达到预定电压“Vdd-ΔV0”。该预定电压几乎与源极电压“Vdd-Vt”相同，但是由于电阻等的影响比源极电压稍低。也就是说，从预定电源电压Vdd的差电压ΔV0主要是电压生成晶体管9的阈值电压Vt加上诸如导通电阻的下降电压量，并且对于每个输出信号线4，该预定电压或多或少地波动。
为了消除这种波动，如图6B所示，在时间T2，短路脉冲S13被施加到连接到短路晶体管11的栅极的短路控制线13。当该脉冲上升时，相邻输出信号线之间的短路晶体管11全部立即导通，因此，所有输出信号线4都被均衡(equalize)到具有相同的电势。
之后，当开关脉冲S12在时间T3关断以及短路脉冲S13在时间T4关断时，向输出信号线4提供预定电压结束。
图7E是读取像素信号时输出信号的电压变化图，包括向输出信号线提供的预定电压。注意，对于图7A中示出的传送脉冲TRS、图7B中示出的复位脉冲RST和图7C中示出的选择脉冲SEL的提供的控制以及图7D中示出的FD部分的电压变化，已经参照图2解释过了，因此这里将省略对它们的解释。
在图2E中，在复位电压输出时段T1到T2之前的输出信号线的电压V0是电源电压Vdd，而它与复位读取电压V11之间的差约为ΔV，因此电压变化要花费时间。
另一方面，在图7E中，电源电压Vdd与复位读取电压V11之间的差是ΔV1，并且由于上面解释的电压提供电路2B(参照图3)的操作，时间T1之前的输出信号线的电压V0被预先设置为预定电压“Vdd-ΔV0”。在这种情况下，将被预先提供被输出信号线的预定电压V0(＝Vdd-ΔV0)最好是与复位读取电压V11相同或近似相同。复位读取电压V11是由图4所示的像素3中的复位晶体管32、放大器晶体管33它们和FD部分36的耦合电容、以及选择晶体管34等综合确定的电压值。在设计像素以及生产过程结束时，能够在某个程度上估计复位读取电压V11。因此，设计电压提供电路的基本单元1，以使得作为电压下降的量的差电压ΔV0变得等于复位读取电压V11。在图5所示的情况中，可以通过主要调整电压生成晶体管9的阈值电压Vt来在某个程度上改变差电压ΔV0。
注意，在图5中，也可以使用省略电压生成晶体管9、开关晶体管10和控制线12的结构。这样的结构也会给出如上所解释的减少视频信号的噪声的效果。
如上面所解释的，当初始状态为浮动时，输出信号线的初始电压取决于在前一个像素行的读取结束时的像素信号电平，结果，对于每个像素行和每个像素行，输出信号线的初始电压会变化，并且当复位电压的输出时段较短时，这种波动很容易变成视频信号的噪声。
只要提供短路晶体管，无需电源生成的动能也能够获得噪声的减少，并且能够由此减少每个像素行的波动。此时的操作是没有图6中的图6A中的信号的情况。
接下来将解释电压提供电路的其它结构例子。
在这些结构例子中，通过用具有其它结构的基本单元代替图3中的单元1，还能够使用图3。并且，图7A到图7E中示出的像素信号的读取时序的基本内容以及操作基本上与这些其它结构例子中的相同。因此将省略对图3和图7的解释，并且将主要解释电压提供电路和操作的差异(预定电压值的差异或均衡方法的差异)。
在结构例子2中，提供了图5所示的结构例子1中的多个电压生成晶体管。
图8是结构例子2中的基本单元1A的电路图。在图8中，在图5中提供的电压生成晶体管9和开关晶体管10之间提供了另一个电压生成晶体管14。当在两个电压生成晶体管9和14中的阈值电压Vt相同时，提供给输出信号线4的预定电压V0变成约为“电源电压Vdd-2×Vt”。
在结构例子1中，为了进一步降低预定电压V0，必须使得电压生成晶体管9的阈值电压Vt很大，并且很有可能仅仅出于这个目的就必须进行附加处理(离子注入等)。
另一方面，当将图5与图4进行比较时，电压提供电路的基本单元1在尺寸上比像素电路的小，并且在由输出信号线4的间距调整的用于形成电压提供电路的区域中还存在空间。因此，很容易如本例子那样添加电压生成晶体管，并且不会有任何面积损失。
从上面可以看到，结构例子2具有这样的优点无需加宽输出信号线4的间距，也不需要任何附加处理，就能够使得预定电压V0被降低。
注意，被添加的晶体管的数目不是限制的，可以添加两个或更多个晶体管。并且，调整差电压ΔV0的自由度被限制在相同阈值电压Vt的倍数，因此当期望更高精度的调整时，附加处理会变得必须，或者可以提供具有不同阈值电压的电压生成晶体管。
结构例子3示出了修改过的用于均衡的例子。
图9是结构例子3中的基本单元1B的示图，结构例子3是图5所示的结构例子1的修改过的例子。
在基本单元1B中，短路导线(wire)16被公共地提供给线方向上的基本单元1B，并且短路晶体管11不是用于连接相邻的输出信号线4，而是用于控制将短路导线16分别连接到输出信号线4。由短路控制线13以与图5中相同的方式控制短路晶体管11(参考图6B中的短路脉冲S13)，并且结果，短路晶体管11导通，所有输出信号线4的电势被均衡。
在结构例子3中，与结构例子1和结构例子2相比额外地需要导线空间，但是由于导线的电阻低于晶体管的导通电阻，因此在均衡时能够提高输出信号线的电压的稳定性。注意，在结构例子3中，输出信号线的间距没有变宽。
注意，结构例子3也能够被用于如在结构例子1中所解释的生成电压的功能被省略的情况。
在上述的结构例子中，作为电压提供电路的基本单元的相同的电路被连接到所有输出信号线4。
另一方面，在本结构例子4中，可以在每隔一个输出信号线或每两个或多个输出信号线上规则排列基本单元。或者，不规则的排列也是可能的。在任何情况中，如果配备有基本单元的输出信号线与没配备有基本单元的输出信号线的比例是预定值，则就是充分的。该比例是基于在复位输出时的电源电压Vdd由将被提供给输出信号线4的预定电压V0的差电压ΔV0确定的。
在该情况中，一个基本单元可以被排列在与多个输出信号线的间隔相对应的空间，从而使得面积能够被减小。注意，由于预定电压V0的提供能力可能下降，因此输出信号线4稳定地变为预定电压V0所需的时间比结构例子1等的长。但是，电压稳定时段是在影响像素信号的读取速度的时段(图7中的时间T1到时间T3)之前或之后的，因此由此不会影响CMOS传感器的读取速度。
下面的结构例子5到8是将多个不同结构的基本单元作为用于提供不同电压电平的装置来提供的情况。在下面的解释中，两个电平，即电源电压Vdd和参考电压Vss被作为电压电平的例子，但是也可以使用其它的电压电平，或者也可以使用三个或更多个电平。
图10是结构例子5中的基本单元的电路的示图。
在结构例子5中，图3中示出的基本单元1是通过交替排列用于输出高电平的第一单元1-1和用于输出低电平的第二单元1-2而构成的。
在第一单元1-1中，作为电压生成装置的电压生成晶体管55被连接在电源电压线15与输出信号线4-1之间，并且没有提供开关晶体管(参考图5)。此外，在第二单元1-2中，电压生成晶体管56被连接在参考电压Vss与输出信号线4-2之间，并且也没有提供开关晶体管。
在本结构例子中，第一单元1-1和第二单元1-2交替排列。电压生成晶体管55由p-MOS晶体管构成，并且其栅极由第一控制线52控制。当像这样由pMOS晶体管构成高电平侧时，存在这样的优点不会出现所谓的“阈值降低”，并且可以向输出信号线4-1提供不受阈值电压影响的电压。
电压生成晶体管56由nMOS晶体管构成，并且其栅极由第二控制线53控制。
短路晶体管11用于导致相邻的输出信号线之间短路，并且其栅极由短路控制线13控制。
图11A到图11E示出了结构例子5的电压提供电路的基本单元的时序曲线的例子。图11A是将被提供到第一控制线52的脉冲S52的曲线，图11B是将被提供到第二控制线53的脉冲S53的曲线，而图11C是将被提供给短路控制线13的短路脉冲S13的曲线。图11D和图11E示出了输出信号线4-1和4-2响应于向它们提供的脉冲的电压变化。此处，脉冲S53、S53和S13的高电平是电源电压Vdd，而它们的低电平是参考电压Vss。
图11中在时间T1之前的输出信号线电压可以是电源电压Vdd、参考电压Vss和浮动状态(不固定)中的任何一个。图11示出了“不固定”的情况。
如图11A和11B所示，在时间T1，当脉冲S52从高电平变成低电平并且提供给第二控制线53的脉冲S53从低电平变成高电平时，pMOS晶体管55和nMOS晶体管56两者都导通。结果，如图11D和图11E所示，输出信号线4-1变成电源电压Vdd，而输出信号线4-2变成参考电压Vss。
如图11A和图11B所示，在时间T2，第一控制线52上的脉冲S52关断，并且控制线53上的脉冲S53关断。由此，输出信号线4-1和4-2变成处于浮动状态。
同时，短路控制线13上的短路脉冲S13从低电平转变为高电平。由此，输出信号线4-1和输出信号线4-2被电短路，并且当在各个导线中的寄生电容相同时，两个垂直信号电压，即所有输出信号的电压都变为稳定在电源电压Vdd和参考电压Vss的中间值“1/2×Vdd”。该电压为在图7E中的预定电压V0，并且在该情况下，基于电源电压Vdd的差电压ΔV0也是“1/2×Vdd”。
之后，当短路脉冲S13在时间T3关断时，向输出信号线提供预定电压结束。
图12示出了结构例子6中的基本单元的电路的示图。
在结构例子6中，当与图10中的结构例子5进行比较时，用于输出高电平电压的第一单元1-1A的电压生成晶体管58是nMOS晶体管。其它结构与结构例子5中的相同。
在结构例子6中，可以仅由nMOS晶体管构成电压提供电路和摄像单元中的所有晶体管，因此它们能够形成在一个阱(well)(p-阱)中，并且布图(layout)设计较容易。此外，在该情况中，控制线可以由第一和第二单元中的电压生成晶体管58和56共享，以便电压提供电路占据的面积可以降低所述的量。
操作时序与图11B到图11E中示出的相同。注意，如果将被提供给控制线53的脉冲S53的高电平电压是电源电压Vdd，则当假定在图11E中的时间T2之后直到短路脉冲S13上升没有多少时间时，则输出信号线4-1在那段时间内不会上升到电源电压，并且该电压被饱和(satuated)在“Vdd-Vt”，也就是所谓的阈值省略值。结果，通过施加短路脉冲S13而获得的预定电压V0变为如图12所示的“1/2×(Vdd-Vt)”。
注意，电压提供电路2B(参考图3)能够仅仅由第一单元1-1A形成，而无需使用第二单元1-2。在该情况中，预定电压V0以与结构例子1中相同的方式变为稳定在“Vdd-Vt”。
以上解释的结构例子5和6通过交替排列生成不同电压的第一单元和第二单元并均衡不同的电压来获得期望的电压值。但是，通过那种结构获得的电压值是有限的。也就是说，结构例子5中获得的电压值为“1/2×Vdd”，而结构例子6中获得的电压值较低，为“1/2×(Vdd-Vt)”或“Vdd-Vt”。
这样，通过展开这个想法并不同地改变第一和第二单元的数目的比例，能够生成更多的预定电压。此外，当基本单元种类(用于生成不同电压的电压生成晶体管的种类)增加到三个或更多个时，预定电压的数目还会进一步增加。考虑到均衡的容易性，多个种类的基本单元的排列优选为规则排列，但是其中的一部分也可以是不规则的。也可以通过随机排列来实现预定电压的生成。
处于该目的电压提供电路将满足的条件是“输出信号线中的每一个被设置为多个电压电平中的任何一个(提供多个种类的电压生成晶体管)”。一组多个种类的电压生成晶体管将被称为“电压电平设置电路”。
下面，作为结构例子7将仅仅解释一个特定例子。
图13是结构例子7的CMOS图像传感器的示图。
在结构例子7的电压提供电路2B-1中，与结构例子5中的第一单元1-1相同的两个第一单元1-1被连续排列，与结构例子5和6中的第二单元1-2相同的第二单元1-2被排列成与它们相邻，并且重复这种排列。其它结构与图3中相同。
注意，在图13中，连接到在左侧的第一单元1-1的输出信号线用参考标记″4-1表示，连接到在右侧的第一单元1-1的输出信号线用参考标记″4-2表示，并且连接到第二单元1-2的输出信号线用参考标记″4-3表示。
图14A到图14C示出了结构例子7的电压提供电路的基本单元的时序曲线的例子。注意，在结构例子7中，第一单元可以与结构例子6中的相同。此处，将解释图13，其中的第一单元与结构例子5中的相同。
脉冲施加的操作时序与图11A到图11C中的相同。图14A到图14C示出了输出信号线4-1、4-2和4-3的电压变化。
在作为对电压生成晶体管的脉冲施加时段的时间T1到T2期间，按照图13中的基本单元排列，输出信号线4-1和4-2变为电源电压Vdd，而输出信号线4-3变为参考电压Vss。因此，在施加了短路脉冲的时间(时间T3)被均衡之后的电压变为“(Vdd+Vdd+Vss)/3＝2/3×Vdd”。
从结构例子7，增加了预定电压的一个变化。通过不同地改变种类及其组合比例，预定电压的选择范围变宽，并且因此如在结构例子1中所解释的，能够容易地使预定电压V0变得与复位读取电压V11相等。
由结构例子5到7中的短路晶体管11引起的输出信号线的短路也能够通过短路导线16(结构例子8)以与图9中的结构例子3相同的方式导致。
在结构例子8中，与结构例子5到7相比，用于导线空间的余地变成是必须的，但是由于导线的电阻比晶体管的导通电阻小，因此能够提高均衡时输出信号线的电压的稳定性。注意，在结构例子8中，输出信号线的间隔不会变宽。
在上面解释的结构例子1到8中，例如可以在图7E所示的时间T4之后提供预定电压V0，并且各个输出信号线可以被固定在该电压。此外，预定电压V0被表示为“Vdd-ΔV0”，但是此处的电源电压Vdd是从外部提供的电源电压，并且在设备使用多个电源的情况中，由电源电压Vdd在内部生成的其它电平的电源电压也可以代替电源电压Vdd而被使用。
注意，本发明能够被应用于作为包含结构例子1到8的电压提供电路的CMOS图像传感器2、光学系统以及其它芯片的组合装置(assembly)而形成的照相机设备(照相机或照相机模块)。在该情况中，该照相机设备可以如图15所示包括传感单元90、信号处理单元91以及光学系统92，其中传感单元90包括用于摄像的CMOS图像传感器，而信号处理单元91用于执行信号处理。
根据本实施例，除了在各个结构例子中解释的优点，电压提供电路的基本单元可以仅由几个晶体管构成，并且当改变基本单元时差别很小。因此，在设备的图形(pattern)设计中，仅仅通过将这些部件制成单元并作为数据登记，并且以必要的比例按照需要的预定电压排列所需种类的基本单元，就能够完成电压提供电路的图形设计。此外，由于基本单元的电路简单，因此电路图设计也简单。所以，设备的设计是简单而高效的。并且，由于能够基本上由与像素电路中相同的晶体管(尺寸可以改变)来形成基本单元，因此设备的制造过程没必要改变，即使需要，改变也会很小。
通常，为了精确地获得期望的预定电压，必须提供能够通过运算放大器生成各种电压的电路。
另一方面，在本实施例中，可以无需形成那样复杂的大规模电路，就能够如结构例子1到8那样使得设置预定电压的自由度相对较高。因此，通过减少输出信号线的电压电平转变所需的时间，能够充分完成高速操作的实现。
并且，与通过运算放大器的电压生成电路不同，本实施例的电压提供电路的功耗低，这是因为经由该电路来自电源的所有电流都被用于对输出信号线充电。
如以上所解释的，通过以低功耗向输出信号线提供电压来使得在读取复位电压时减少用于使输出信号线的电压变得稳定的时间，由此能够实现设计制造简单并且需要的空间小的高速摄像设备和照相机设备。
本领域技术人员应该理解，在不脱离所附权利要求书或其等效的范围的前提下，可以出现取决于设计需要和其它因素的各种修改、组合、辅助组合或改变。
本发明包含的主题涉及于2005年3月9日向日本专利局提交的日本专利申请No.2005-065602，其全部内容结合与此作为参考。
权利要求
1.一种摄像设备，包括摄像单元，其具有排列成阵列的像素；多个输出信号线，其分别连接到所述摄像单元中的像素列之一；以及电压提供电路，其连接到所述输出信号线，用于提供在电源电压和参考电压之间的电压。
2.如权利要求1所述的摄像设备，其中，所述电压提供电路包括短路电路，用于切换所有输出信号线的电连接和断开。
3.如权利要求1所述的摄像设备，其中，所述电压提供电路包括电压生成装置，用于从电源电压生成比该电源电压低的预定电压；以及开关，用于对向所述输出信号线提供所述预定电压进行控制。
4.如权利要求3所述的摄像设备，其中，所述电压生成装置和所述开关的串联电路被连接到所述输出信号线的每一个。
5.如权利要求3所述的摄像设备，其中，所述电压提供电路包括所述电压生成装置和所述开关的串联电路，其连接到所述输出信号线的每一个；以及短路电路，用于切换所有输出信号线的电连接和断开。
6.如权利要求3所述的摄像设备，其中所述电压提供电路包括所述电压生成装置和所述开关的串联电路，其连接到一个输出信号线；以及短路电路，用于切换所有输出信号线的电连接和断开，并且连接到所述串联电路的输出信号线和没连接到所述串联电路的输出信号线在所述摄像单元中以预定比例排列。
7.如权利要求2所述的摄像设备，其中，所述短路电路包括开关，用于切换相邻输出信号线之间的电连接和断开。
8.如权利要求3所述的摄像设备，其中，所述短路电路包括短路导线，和开关，用于切换该短路导线与所述输出信号线的电连接和断开。
9.如权利要求3所述的摄像设备，其中，所述电压生成装置包括一个或多个预定数目的二极管连接的晶体管。
10.如权利要求1所述的摄像设备，其中，所述电压提供电路包括电压电平设置电路，用于将所有输出信号线中的每一个设置成多个电压电平中的任何一个；以及短路电路，用于切换所有输出信号线的电连接和断开。
11.如权利要求10所述的摄像设备，其中，所述短路电路包括开关，用于切换相邻输出信号线之间的电连接和断开。
12.如权利要求10所述的摄像设备，其中所述短路电路包括短路导线，和开关，用于切换该短路导线与所述输出信号线的电连接和断开。
13.如权利要求1所述的摄像设备，其中，所述电压提供电路具有开关，用于从由外部提供的电源电压生成在该电源电压和参考电压之间的电压，并将该电压输出到所述输出信号线。
14.如权利要求1所述的摄像设备，其中，所述电压提供电路是在与所述摄像单元相同的基底上形成的，并且像素中的多个晶体管和所述电压提供电路中的晶体管是绝缘栅型晶体管。
15.一种摄像设备，包括摄像单元，其具有排列成阵列的像素；多个输出信号线，其分别连接到所述摄像单元中的像素列之一；以及电压提供电路，用于在向所述输出信号线输出复位电压以便调整将像素信号读取到所述输出信号线的初始状态之前，预先提供预定电压，该预定电压等于所述输出信号线处于所述复位电压被输出的状态中的电压。
16.一种摄像设备，包括摄像单元，其具有排列成阵列的像素；多个输出信号线，其分别连接到所述摄像单元中的像素列之一；以及电路，用于导致彼此相邻的所述输出信号线之间的电短路。
17.一种摄像设备，包括摄像单元，其具有排列成阵列的像素；多个输出信号线，其分别连接到所述摄像单元中的像素列之一；以及短路电路，用于在向所述输出信号线输出复位电压以便调整将像素信号读取到所述输出信号线的初始状态之前，预先抑制所述输出信号线之间的电压波动。
18.一种照相机设备，包括摄像单元，其具有排列成阵列的像素；多个输出信号线，其连接到所述摄像单元中的像素列；电压提供电路，其连接到所述输出信号线，用于提供在电源电压和参考电压之间的电压；以及信号处理单元，用于对从所述摄像单元输出的信号执行处理。
全文摘要
垂直信号线连接到摄像单元中的每个像素行，该摄像单元具有排列成阵列的像素，并且垂直信号线连接到用于提供在电源电压和参考电压之间的电压的电压。
文档编号H04N5/374GK1832539SQ20061005899
公开日2006年9月13日 申请日期2006年3月9日 优先权日2005年3月9日
发明者笠井政范 申请人:索尼株式会社