专利名称：基于PCI Express总线技术的加密卡的制作方法
技术领域：
本发明涉及电子信息领域，特别涉及一种基于PCI Express总线技术的加密卡。
背景技术：
现有加密卡主要采用PCI总线的连接方式。PCI的英文全称为PeripheralComponent Interconnect。即外部设备互联总线，是于1993年推出的PC局部总线标准。PCI总线可以分为32位总线和64位总线两种，一般PC机使用32位PCI总线，传输带宽最高为133MB/s(33MHz×32bit/8)。服务器和高级工作站带有64位PCI总线。目前在64位总线宽度下可达到突发(Burst)传输速率533MB/s，由于采用共享并行架构，PCI总线上的众多问题逐步显露IRQ共享冲突，只能支持有限的10套设备同步时钟数据传输受到信号失真的限制，工作电压无法轻易降低，工作频率难以进一步，PCI总线已经接近了其性能的极限。
PCI Express接口标准是Intel、AMD、DELL、IBM在内的20多家业界主导公司于2001年开始起草的新技术规范，并在2002年完成。PCI Express采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频率，达到PCI所不能提供的高带宽。相对于传统PCI总线在单一时间周期内只能实现单向传输，PCI Express的双单工连接能提供更高的传输速率和质量，它们之间的差异跟半双工和全双工类似。
在我国的应用还处于刚刚起步阶段，主要应用在对数据处理带宽要求很高的图像等多媒体处理领域，在加解密处理方面目前还没有发现应用。其主要特征是在物理传输层的改进方面则采用了全新的分散式传输协议，在高速传输下的数据被经过充分的排序以及优化以确保传递到目标的完整性。在架构上，PCI Express采用了信道的串行模式，以Link为单位进行信道的计算，物理层支持X1-X32。
PCI Express架构的建立，相比起PCI总线具有更高的弹性以及更加合理地分配带宽。以x1带宽模式为例，每个通道只需4根线即可实现调整数据传输，发送和接收数据的信号线各一根，另外各一根独立的地线。实际上，在单通道PCIExpress总线接口插槽中是18针而不是4针引脚，其余的14针都是通过4根芯线相互组合得到的。在PCI Express的传输机构上，两个设备之间通过串行连接，分别以2组线为一个单位，原始的PCI Express连接为单通道双工模式，2线用于发送，2线用于接收的四线传输，在这种基本的PCI Express连接单元上包含两个低电压、分离驱动的信号一个传送和一个接收。PCI Express被定义为7层的传输架构，Physical物理层是最底层最基本的传输层，主要负担起数据的拆分以及信道的分配作用，随后，以保证信号在PCI Express连接上顺利进行的Link连接层，会对信号排序以及加上CRC校验码，其中的流控制协议会在传输终点的缓存有空闲的时候才会将信号流发送给Transaction传输层进行数据的发送，避免了数据的重新审核，有效地节省了带宽。Transaction传输层主要是接受来自S/W软件层的读写要求，并向Link连接层发出数据申请。至于S/W以及Config/OS这两个最表面的软件操作层则由操作系统以及使用软件的操作，实现操作员和硬件之间的交流作用。
PCI Express最大的优点之一就是它的跨平台兼容性。现在的符合PCI2.3规范的板卡将可以在低带宽的PCI Express插槽上使用。采用了点到点的连接技术PCIExpress在每个设备都有自己专用的连接，不需要向共享总线请求带宽。更加直白的说，PCI Express的目标就是要实现芯片之间的I/O连接、扩展板卡(比如显卡、声卡)的连接，甚至还能提供USB接口、IEEE 1394接口的连接支持。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种基于PCI Express总线技术的加密卡，该加密卡主要用于数据加解密处理，利用PCI-E总线接口技术解决以往加解密卡在数据处理过程中的带宽瓶颈，通过PCI到PCI-E的转换芯片实现加解密数据的高速处理，解决现有加解密产品所面临的带宽问题。
本发明可以通过如下措施达到
一种基于PCI Express总线技术的加密卡，包括DSP主控芯片，用于控制系统内部各部分的工作；专用密码算法芯片，依据专用加解密算法进行加解密运算；物理噪声源芯片，主要为系统产生真的随机数；存储器，为系统暂时存储数据；PCI-E接口芯片，实现系统各部分与主机板高速数据交换；所述的加密卡与主机板的数据交换基于PCI-E总线技术，本发明所述的主控芯片采用双DSP芯片，实现数据的处理交换。
本发明所述的专用密码算法芯片为国家密码委指定的专用算法芯片。
本发明噪声源芯片为国家密码委指定的专用噪声源芯片。
本发明主要用于数据加解密处理，利用PCI-E总线接口技术解决以往加解密卡在数据处理过程中的带宽瓶颈，通过PCI到PCI-E的转换芯片实现加解密数据的高速处理，解决现有加解密产品所面临的带宽问题，该种加解密卡尤其适合对视频音频等多媒体数据的加解密处理，是本加解密卡的主要应用方向。
附图是本发明的示意图。
具体实施例方式下面结合附图对本发明作进一步描述如附图所示，本发明基于PCI Express总线技术的加密卡包括物理噪声源芯片、2个DSP主控芯片及FLASH、专用加解密芯片、双口RAM、PCI-E接口芯片。
物理噪声源芯片与DSP主控芯片1相连产生随机数，提供给DSP主控芯片1。FLASH3与DSP主控芯片1相连存放DSP主控芯片1程序。
DSP主控芯片1、专用密码芯片及DSP主控芯片2相连DSP主控芯片1传送数据，通过专用密码芯片进行加(解)密运算，把运算后的数据送给DSP主控芯片2。DSP主控芯片1、双口RAM及DSP主控芯片2相连DSP主控芯片1与DSP主控芯片2之间通过双口RAM进行数据交流。
FLASH 4与DSP主控芯片2相连存放DSP主控芯片2程序。
DSP主控芯片1、DSP主控芯片2及PCI-E接口芯片连接数据及控制信息的传输。
PC机通过PCI-E接口把数据传送到DSP主控芯片1上；DSP主控芯片1，通过调用自身存储器及FLASH 3的程序，对数据处理；物理噪声源芯片产生随机数提供给DSP主控芯片1；专用密码芯片通过从DSP主控芯片1得到数据，进行专用密码算法的加解密运算，运算后数据传送到DSP主控芯片2中；双口RAM用来传送DSP主控芯片1与DSP主控芯片2的交流数据；DSP主控芯片2，通过调用自身存储器及FLASH 4中的程序，对数据处理；经过DSP主控芯片处理的数据，通过PCI-E接口返回到PC机中。
权利要求
1.一种基于PCI Express总线技术的加密卡，包括DSP主控芯片，用于控制系统内部各部分的工作；专用密码算法芯片，依据专用加解密算法进行加解密运算；物理噪声源芯片，主要为系统产生真的随机数；存储器，为系统暂时存储数据；PCI-E接口芯片，实现系统各部分与主机板高速数据交换；
2.根据权利要求1所述的一种基于PCI Express总线技术的加密卡，其特征在于所述的加密卡与主机板的数据交换基于PCI-E总线技术。
3.根据权利要求1所述的一种基于PCI Express总线技术的加密卡，其特征在于所述的主控芯片采用双DSP芯片，实现数据的处理交换。
4.根据权利要求1所述的一种基于PCI Express总线技术的加密卡，其特征在于所述的专用密码算法芯片为国家密码委指定的专用算法芯片。
5.根据权利要求1所述的一种基于PCI Express总线技术的加密卡，其特征在于噪声源芯片为国家密码委指定的专用噪声源芯片。
全文摘要
本发明公开了一种基于PCI Express总线技术的加密卡，包括DSP主控芯片、专用密码算法芯片、物理噪声源芯片、存储器、PCI－E接口芯片，所述的加密卡与主机板的数据交换基于PCI－E总线技术，本发明主要用于数据加解密处理，利用PCI－E总线接口技术解决以往加解密卡在数据处理过程中的带宽瓶颈，通过PCI到PCI－E的转换芯片实现加解密数据的高速处理，解决现有加解密产品所面临的带宽问题。该种加解密卡尤其适合对视频音频等多媒体数据的加解密处理，也是本加解密卡的主要应用方向。
文档编号H04L9/00GK1996321SQ20061006959
公开日2007年7月11日 申请日期2006年11月3日 优先权日2006年11月3日
发明者郭刚 申请人:威海渔翁科技开发有限公司