专利名称：采用具有交错像素的多个芯片的扫描成像器的制作方法
技术领域：
本发明涉及固态成像器和图像捕获系统，且尤其涉及将像素配置 成两个或更多的像素系列的偏移或交错布置的像素的改善配置。本发 明更具体而言涉及一种配置，该配置采用了两个或更多的端对端对接 的成像器芯片，且该配置避免了芯片之间的不希望的增益差异。希望 使用低功率CMOS成像器技术和偏移的像素系列来实施本发明。
背景技术：
固态图像传感器被用在各种应用中，且对于这些应用而言，在追 求低成本、高分辨率、高可靠性图像传感器方面具有浓厚的兴趣。因 为CMOS仅需要单个电源电压、它的耐用性以及它本质上的低功耗， CMOS成像器技术是有利的。在需要增强像素密度获得极高分辨率方面 也具有极大的兴趣。
扫描系统被用于各种图像捕获应用，例如，网络检查和文档复制 和归档。常规地，这类扫描器使用接触式图像传感器(CIS)模块或CCD 来捕获图像信息。在这种扫描系统中，CCD成像器在尺寸上受到限制， 仅为例如相片或文本的扫描对象的宽度的一部分。这种尺寸限制是由 于长距离上(即在和页面宽度相当的距离上)的电荷传递困难。这需 要聚焦文档的图像以将其减小到成像器的尺寸。尽管可能希望端到端 连接很多CCD成像器以达成单个长的图像捕获设备，但存在很多缺点 使其不实际。
图1示出了采用了 CCD固态成像器12的现有技术扫描器布置或扫描系统10。聚焦透镜系统14置为在CCD成像器12上聚焦待扫描对象 例如一页文本16的缩小图像。在很多实际的扫描器布置中可以采用反 射镜(此处未示出)。输出緩冲器18耦合到CCD成像器12且通过柔性 电缆被应用以驱动专用集成电路(ASIC)22。输入緩冲器20也耦合到 CCD成像器12且用于连接被模拟-数字转换器(A/D)数字化的捕获的 图像数据到主机计算机、网络或者例如打印机或调制解调器的其他外 围设备，或者在某些情况下，具有图像处理功能的多功能外围设备 (MFP)、马达控制、光控制、纸张供给器以及(多个)用户接口 ASIC设 备的全部或其中一部分。桌面系统还包含马达和光源以移动被扫描的 移动文件16下的成像器。可以使用诸如荧光管和LED的各种不同光源 以及诸如步进马达和同步马达的各种不同驱动马达。这些是众所周知 的且在这里没有示出，但应当理解被包括在该扫描器系统中。CCD成像 器具有很多缺点和限制，例如由于电荷传输效率限制引起的速度限 制，以及高的功耗，以及将其他功能集成到像素阵列的能力受到严重 受限。此外，在CCD成像器中，像素必须以固定顺序读取，这不允许
像素信息被跳过。
在图2中示出了常规的基于CIS的扫描系统30。在该系统中，存 在端对端相接的多个CIS模块32 (1) ~ 32 (N) 。 CIS模块32 (1) ~ 32 (N) 彼此紧密相邻以构造与捕获的图像一样宽的长传感器连续阵列。光学 耦合器34置为面对扫描对象36并将其图像聚焦到CIS模块的阵列 上。因为模块32(1) ~ 32(N)阵列需要和扫描对象36 —样宽，该阵列 必须很大。CIS模块32 (1) ~ 32 (N)的准确放置要求在对象的宽度上拾 取整个图像而没有缝隙或跳跃，这使得基于CIS的系统的构造十分昂 贵。而且，各种独立的CIS传感器每一个都具有需要校正的独立的电 压偏移，这也增加了系统的复杂度。
如在Pace等的美国专利No. 6, 084, 229中号公开的，最近发展了 一种有源列传感器(ACS)结构，它允许CM0S图像传感器被构造为单个 芯片视频照相机，具有等于或优于CCD或CID成像器可以获得的性能。 ACS成像器具有很小的固定模式噪声。Pace等的该专利中公开和阐述 的原理可以有利地结合到扫描应用中采用的成像器中，且引用结合于 此作为参考。
发明内容
因此，本发明的一个目的是提供一种固态成像器，它可以用在扫 描系统中并且避免了现有技术的缺点。
本发明的另一目的是提供一种成像器，它在足够用于扫描文本文 档的宽度上是经济和有效的。
本发明的另 一 目的是改善单色或彩色成像器的有效分辨率。
根据本发明的一个方面，固态区域或线成像器集成电路制作为像 素元件阵列，所述像素元件以两个或更多的像素系列的形式配置。一 个系列的像素偏离另一系列，即，像素位置交叠或交错。像素系列被 读出到相应的输出总线，且所述输出可以被水平和垂直地多路复用。
两个或更多的这些成像器ic可以端对端对接以产生宽的成像器组件。 在这种情况下，每个IC上的输出总线也以最小化芯片之间电压偏移的
方式相连。
根据本发明的一个实施例的用于捕获图像的系统采用CMOS成像 系统、图像聚焦设备，以及耦合到该CMOS成像系统的图像控制处理系 统。所述CMOS成像系统具有至少一个CMOS成像器，该成像器具有至 少一 系列像素。所述图像聚焦设备将图像引导到所述至少 一 系列像素 的至少一部分上。
根据本发明的另一实施例的用于扫描或捕获图像的方法包括引导 图像到CMOS成像系统中的至少一系列像素的至少一部分上。接着，使 用所述CMOS成像系统中的CMOS成像器中的该至少一系列像素捕获图 像。在图像的捕获和处理过程中所述CMOS成像系统是受控的。
根据本发明的另一实施例的用于捕获图像的系统包括至少一个 CMOS成像器中的笫一系列像素和与该至少一个CMOS成像器中的至少 毗邻该第一系列像素的至少又一系列像素。该至少又一系列像素偏离 所述第一系列像素。
根据本发明的另 一 实施例的用于捕获图像的方法包括使至少 一个 CMOS成像器中的第一系列像素偏离该至少一个CMOS成像器中的至少 毗邻该第一系列像素的至少又一系列像素，并使用偏离的第一系列像 素和该至少又一系列像素的至少一部分捕获图像以提高捕获的图像的 分辨率。
当多个像素系列被堆叠使得像素连续地偏移时，像素布置成阵列以沿着一条或多条对角轴对准。 一系列偏移的像素可以被读取，使得 视频信号被分箱到公共读出节点上，且滤色器可以置于由下面的像素 形成的对角线上，这样允许优于现有技术的多个优点。对角定向的像 素和滤色器允许通过最小化颜色串扰改善色纯度。
本发明可以提供一种用于捕获图像的系统，该系统和用于捕获图
像的现有系统例如依赖于CCD成像器或CIS成像器的系统相比，具有 更大灵活性和更低的成本。本发明包括快门，允许例如行或列(或对 角线)的系列中的所有像素共享相同的曝光周期，每种颜色有独立的积 分周期以增强颜色平衡；像素跳过，用于多分辨率成像；交错像素， 用于在更小的区域提供更高的分辨率和更高的色纯度；以及来自不同 系列的像素的信号的分箱。手持的电池供电的设备的有用计算能力的 最近进步允许附加高集成、低功耗、小尺寸的系统，用于捕获可以是 图片、文本、视频、条形码、生物统计的图像，且因此可以将基于多 芯片大功耗的CCD的系统置于大的劣势中。
根据一优选实施例，CMOS成像系统在成像区域上以行和列的像素 阵列的形式布置，列分成彼此交替的第一和第二列系列，使得每一列 系列的像素从其他的列系列的像素偏移一预定量。每个列包括具有源 电极和漏电极的列放大器FET。至少一对与第一列系列相关的导线分别 与该第一列系列的列放大器FET的源和漏电极耦合。与笫二列系列相 关的另一对导线耦合到第二列系列的列放大器FET的源和漏电极。第 一和第二输出放大器每个都包括附加的FET以及与相应的列系列的相
应对导线耦合的反馈路径。图像控制电路耦合到所述成像器的像素以 控制相应像素的定时和门控。
在一优选布置中，第一和第二列系列的相应像素彼此对角地偏 移。像素布置在像素区域对中，像素区域对角地布置在像素控制区域 的两个侧上，使得每对像素区域都沿对角线延伸。这定义了该系列的 连续的像素区域对之间的对角区域。其他像素列系列的像素布置在所 述对角区域中。
根据另一优选实施例，用于扫描图像的系统可以由端到端布置的 多个CMOS成像器例如CMOS IC形成。每个这种CMOS成像器配置有两 个像素系列，它们彼此并排布置且其中 一个像素系列从另 一像素系列 偏移。每个成像器还具有沿着像素系列延伸的两对导线，这些对导线与所述CMOS成像器上的相应像素系列相关。每个像素包括相应的像素 放大器FET，所述FET的源电极和漏电极分别耦合到相关那对导线中的 导线。跳线将每个所述CMOS成像器的每对所述导线的导线连接到剩余 (多个)成像器的相应导线。 一对输出放大器每一个都包括附加的FET 和耦合到至少一个所述CMOS成像器的相应那对导线的反馈路径。耦合 到所述成像器的像素系列的图像控制电路用于控制像素的定时和门 控。相关的图像聚焦设备，即，透镜组或反射镜或这些聚焦元件的组 合，在该宽的成像器组件上形成光学图像。偏移的像素系列的输出可 以一起使用或单独使用，从而允许按需要选择扫描速度和分辨率，并 允许诸如用于低亮度应用的像素分箱(binning)之类的其他效果。公 开的布置将成像器IC的整个电池配置为单个有源列传感器或ACS,输 出放大器服务于所有相结合的成像器的相应系列的每个像素。这去除 了由于电压偏移导致的图像失真，因为像素输出放大器每一个形成了 相应输出放大器的一部分。
根据本发明的任意的大量的实施例，光敏阵列包括以任意数目的 列和行布置的多个像素。本发明的二维多色成像器实施例具有最小化 相邻像素之间的接触边缘的优点，从而显著地减小了颜色串扰的机 会。滤色器制造得以简化，因为类似颜色的像素布置成沿对角线对准， 且对角带或条形滤色器可以被采用。
本发明的上述和很多其他目的、特征和优点将从随后对优选和示 例性实施例的描述得到更加完全的理解，将结合附图阅读优选和示例 性实施例。
图1是根据现有技术的CCD扫描系统的示意图。
图2是根据现有技术的CIS扫描系统的示意图。
图3是根据本发明的一个实施例的用于捕获图像的CMOS系统的示 意性框图。
图4是根据本发明的一个实施例的CMOS成像系统的部分框图和部 分电路图。
图5是根据本发明的另一个实施例的CMOS成像系统的框图。
图6是用于图5所示的CM0S成像器的三组偏移像素系列的图示。
图7是另一实施例中用于图4所示CMOS成像系统的一种交替像素 结构的图示。
图8是根据本发明的一个可能的实施例的CMOS扫描的示意图。
图8A是图8的实施例的一部分的部分示意图。
图9是可以在图4的实施例中采用的一系列CMOS成像器IC的示意图。
图10是示出根据本发明的实施例的具有多个偏移像素系列的成像 器的示意图。
图ll是根据本发明的实施例的像素结构的图示。
具体实施例方式
现在参考附图，且首先参考图4，根据本发明的实施例的用于捕获 例如文本的对象42的图像的系统40包括透镜44、 CM0S成像系统46、 图像控制处理系统47和输出总线51。可以使用其他等价部件。图像控 制处理系统47可以被包括在CMOS传感器46上以消除对单独部件的需 要和减少总成本。本发明提供一种用于捕获图像的系统，该系统和使 用CCD或CIS技术的现有系统相比，具有更大的灵活度和更低的成本。 此外，本发明提供一种用于CMOS成像系统46的独特的偏移像素结构。
如图3所示，透镜44置于该系统中以将正扫描的图像或以其他方 式捕获的图像聚焦或引导到CMOS成像系统46上。本实施例中，透镜 44缩小了正扫描到CMOS成像系统上的图像，不过透镜可以以其他方式 聚焦图像，例如直接传输而对图像不进行任何缩小，或对图像进行放 大或不放大。此外，尽管示出了透镜44，其他类型的聚焦和图像形成 系统可用于将待扫描图像聚焦或引导到CMOS成像系统上，例如反射镜 或反射镜-透镜的组合。
现在参考图4， CMOS成像系统46在CMOS芯片上形成且包括CMOS 成像器48，该CMOS成像器48具有一对交错的像素系列51 (1) ~ 5 0(4) 和52 (1) - 52 (4),例如像素行或列； 一对地址解码器54 (1)和54 (2)， 一对复位偏置56(1)和56(2); —对复位选择58 (1)和58 (2), —对光 门选择(photogate select ) 60(1)和60(2); —对运算放大器62(1) 和62(2); —对相关双釆样器(CDS) 64(1)和64(2);像素选择和输 出驱动器66;以及多个场效应晶体管。在其他实施例中，CM0S成像系
统可以包括其他部件和布置。在本实施例中，术语"像素"指光敏元 件和像素控制电路，不过其他布置也是可能的，其中像素可以基本只 包括光敏元件。
在图4的实施例中，笫一像素系列50(1) ~50(4)和第二像素系列 52(1) -52(4)彼此相邻，且第二像素系列52(1)~52(4)从第一像素 系列50(1) ~50(4)偏移一半像素节距。在其他实施例中，第一像素系 列50(1) ~50(4)和第二像素系列52(1) ~52(4)可以具有其他间隔布 置，且可以偏移不同的量或不同的节距。像素系列可以具有不同的像 素数目。此外，尽管示出了两个偏移的像素系列50(1) ~ 50(4)以及 52 (1) - 52 (4), CMOS成像器48可以具有其他配置，例如，单个的寸象 素系列或三个或更多的像素系列。如果包括多个像素系列，则所述像 素系列优选地可以偏移像素系列的总数目的倒数，例如，如果存在三 个像素系列，则像素将彼此偏移三分之一；如果存在四个像素系列， 则像素将彼此偏移四分之一等。可以使用其他布置，例如，像素系列 偏移其他数量或一些像素系列不偏移。使用偏移的像素系列50(1) ~ 50(4)以及52(1) ~52(4)，第一系列的像素50(1) ~50(4)的输出可以 与扫描运动同步地与第二系列的像素52(1) ~52(4)的输出交错。和仅 具有单个像素系列的系统相比，交错输出将增加系统40的分辨率，而 不增加系统或设备的总长度，且并不显著地增加成本，
CDS 64(1)和64(2)的输出耦合到输出驱动器66，该输出驱动器 66耦合到输出总线51,且每个放大器的输出耦合到CDS 64 (1)和64 (2) 之一的输入。FET 80和90的源极和漏极耦合到放大器62(2)的输入。 在本实施例中，像素50(1)和50(2)共享相同的读出节点100，该读出 节点100耦合到FET 68的栅极之一，像素50(3)和50(4)共享相同的 读出节点102，该读出节点102耦合到FET 74的栅极之一，像素52(1) 和52(2)共享相同的读出节点104，该读出节点104耦合到FET 80的 栅极之一，且像素52(3)和52(4)共享相同的读出节点106，该读出节 点106耦合到FET 90的栅极。FET 70的漏极耦合到FET 68的另一栅 极且FET 70的源极耦合到〗象素50(1) ， FET 72的漏极耦合到FET 68 的相同栅极且FET 70的源极耦合到像素50(2) ， FET 76的漏极耦合到 FET 74的另一栅极且FET 76的源极耦合到像素50 (3) ， FET 78的漏 极耦合到FET 74的相同栅极且FET 78的源极耦合到像素50(4)， FET
82的漏极耦合到FET 80的另一栅极且FET 82的源极耦合到像素 52(1)， FET 84的漏极耦合到FET 80的另一栅极且FET 82的源极耦 合到像素52(1)， FET 84的漏极耦合到FET 8G的相同栅极且FET 84 的源极耦合到像素52(2)， FET 86的漏极耦合到FET 90的另一栅极且 FET 86的源极耦合到像素52(3), FET 88的漏极耦合到FET 86的相 同栅极且FET 88的源极耦合到像素5 0(4)。
地址解码器54(1)耦合到FET 68的一个栅极和FET 74的一个栅 极，且地址解码器54(2)耦合到FET 80的一个栅极和FET 90的一个 栅极。地址解码器54(1)还耦合到FET 70、 72、 74和76的栅极，且 地址解码器54(2)还耦合到FET 82、 84、 86和88的栅极。地址解码 器54 (1)和54 (2)还耦合在一起并耦合到时钟97和起始脉沖。复位偏 置56(1)耦合到FET 92的源极和FET 94的源极，且复位偏置56(2) 耦合到FET 96的源极和FET 98的源极。FET 92的漏极耦合到FET 70 的源极和FET 72的源极，FET 94的漏极耦合到FET 76的源极和FET 78的源极，FET 96的漏极耦合到FET 82的源极和FET 84的源极， 且FET 98的漏极耦合到FET 86的源极和FET 88的源极。复位选择 58(1)耦合到FET 92的栅极和FET 94的栅极，且复位选择58(2)耦合 到FET96的栅极和FET98的栅极。光门选择60 (2)耦合到像素50(1) 和50(3)，且光门选择60(1)耦合到像素50(2)和50(4)。光门选择60(3) 耦合到像素52(1)和52(3)，且光门选择60(4)耦合到像素52(2)和 52(4)。
图像控制处理系统47耦合到并控制CMOS成像系统46中的复位选 择58 (1)和58 (2)、地址解码器54 (1)和54 (2)、光门选择60 (1)和60 (2) 以及输出驱动器66，不过图像控制处理系统47可以耦合到其他部件。 图像控制处理系统47包括中央处理单元(CPU)或处理器或专用逻辑、 存储器以及收发器系统，它们分别通过总线系统或其他链路耦合在一 起，不过图像控制处理系统47可以包括其他部件和布置。图像控制处 理系统47中的处理器执行用于图像处理的一个或多个存储指令的程 序，例如，控制每个像素系列的积分时间以确保均匀的积分周期或为 不同的像素系列控制积分周期使其对于不同的颜色而有所不同，控制 像素系列组(例如像素行或列)之间的像素的分箱，以及控制何时及 系列中的哪个像素被跳过以增加分辨率，还可以包括其他指令，例如，
用于视频功能、打印机马达驱动器控制、纸张供给控制、纸分选控制、 打印头控制、用户接口、传真和调制解调器能力。
用于CPU或处理器或专用逻辑的这些程序化指令存储在存储器
中，不过一些或所有的这些程序化指令可以被存储于并从其他位置处 的一个或更多的存储器获得。存储器可使用各种不同类型的存储器存
储设备，例如，系统中的静态或动态的随机存取存储器(RAM)或只读 存储器(ROM),或软盘、硬盘、CD ROM或可以磁性、光学读取和/或 写入的其他计算机可读介质，或与处理器耦合的其他读取和/写入系 统。收发器系统用于图像控制处理系统47和例如CM0S成像系统46的 其他系统之间的操作耦合和通信。可以使用各种不同种类的计算机接 口，例如红外、USB、蓝牙、811. XX、并口、 1394、照相机链接、DVI 或SMPTE 29X。在本特定实施例中，图像处理功能位于如图3所示的 图像控制处理系统47中，它位于与CMOS成像系统46相同的CMOS芯 片上，不过可以使用其他的布置，例如，所有用于图像处理的功能以 及例如桌面扫描器或MFP的其他功能包括在相同芯片上的CM0S成像器 48中，或包括在其他芯片上的与CMOS成像系统46分离的部件中，它 们然后耦合在一起。
功率监控系统45耦合到CMOS成像系统46且位于CMOS芯片上， 不过功率监控系统45可以是位于另一芯片上的部件且耦合到具有 CMOS成像系统46的芯片。功率监控系统45监控CMOS成像系统46以 检测何时CM0S成像系统46不在使用，例如，不捕获图像或传出图像， 且然后，在不使用时关闭功耗以节省电能。
参考图5，用在彩色扫描应用中的CMOS成像系统110包括三个 CMOS成像器112 (1) ~ 112 (3)，其中每个CMOS成像器112 (1) ~ 112 (3) 代表不同的色带，不过可以使用其他布置，例如，具有其他数目的CMOS 成像器和/或使CM0S成像器代表相同色带或具有单色成像器。CMOS成 像器112(1) ~112(3)还可以用于捕获相同的色带或可以是单色的。使 用多个CMOS成像器112(1) ~ 112(3),可以执行其他操作，例如执行 将来自CMOS成像器112(1) ~112(3)其中一个中的一个系列的像素的 信号，与来自CMOS成像器112(1) ~112(3)中另一个中的一个系列中 像素的信号的分箱。除了这里描述的，CMOS成像器112(1) ~112(3) 的结构和操作与参考图4描述的CMOS成像器46相同，因此这里不做
详细描述。每个CMOS成像器112(1) ~ 112(3)具有一组像素系列 118(1) -118(2)、 120(1) ~12 0(2)以及122(1) ~122(2)，如图6所示。
在本特定实施例中，CMOS成像器112(1) ~112(3)代表的色带是红 色、绿色和蓝色，不过可以表示其他的色带，例如，青色、品红和黄 色。这些色带可以是不可见带，例如，UV或IR。滤色器置于用于特定 色带的每个像素系列118(1) ~ 118(2) 、 120(1) ~ 120(2)以及 122 (1) - 122 (2)之上。在本特定实施例中，使用红色、绿色和蓝色滤 色器。
在本特定实施例中，图像控制处理系统114与CMOS成像器 112(1) ~ 112(3)位于相同的芯片上，不过图像控制处理系统114可以 位于耦合到CMOS成像器112 (1) ~ 112 (3)的单独的部件上，如图3的 实施例所示。图像控制处理系统114的结构和操作与参考图3和图4 所述的图像控制处理系统47相同。图像控制处理系统47用于控制CMOS 成像器112 (1) ~ 112 (3)的操作，包括每个CM0S成像器112 (1) ~ 112 (3) 的功能，例如控制每个像素系列的积分时间以确保均匀的积分周期， 或控制不同像素系列的积分时间使其为不同的颜色，控制像素系列(例 如像素行或列)组之间的像素的分箱，以及控制何时及系列中的哪个 像素被跳过以增加帧速率，还包括其他指令，例如用于视频功能、打 印机马达驱动器控制、纸张供给控制、纸分选控制、打印头控制、用 户接口、传真和调制解调器能力。控制积分周期、像素的分箱和跳过 像素的方法在Pace等的美国专利No. 6， 084， 229号中描述。CMOS成傳_ 系统110还包括输入緩冲器116，输入缓冲器116耦合到CMOS成像器 112 (1) ~ 12 (3)，并用于驱动和控制CMOS成像器112 (1) ~ 112 (3)，该 CMOS成像器112 (1) ~ 112 (3)包括地址解码器54 (1) ~ 54 (2)、复位控 制58(1) ~58(2)、 CDS电路64 (1) ~ 64 (2)、光门60(1) ~60(4)、时 钟97和启动98、像素选择66、系统的全局复位47、读出节点复位100、 102、 104和106、像素跳过或像素分箱以及断电模式以在不使用时无 功耗。
现在参考图3和图4描述用于捕获图像的系统40的操作。透镜系 统44将被扫描或以其他方式捕获的图像42的缩小的图像聚焦或引导 到CMOS成像系统46的CMOS成像器48中的像素系列50 (1) - 50 (4)和52(1) ~52(4)的至少一部分上，不过可以使用引导图像42的其他 配置，例如引导图像的实际大小的版本或放大的版本到CMOS成像器48 上。另外其他设备，例如，反射镜可用于将图像引导到CMOS成像器48上。
当图像42被引导到具有用于捕获图像的光敏元件的像素系列 50 (1) - 50 (4)和52(1) ~52(4)上时，像素50(1) ~50(4)和52(1) ~ 52(4)将依赖于由图像控制处理系统47控制的光门选择60(1) ~ 60(4) 的状态，开始对缩小的图像进行积分。操作的读出顺序是捕获像素 50(1) ~50(4)和52(1) ~52(4)上的图像，通过复位控制58(1) ~ (2) 复位读出节点IOO、 120、 104和106中的一个或多个，读出CDS的复 位水平，并通过光门控制线60(1) ~ (4)传输共享的像素中一个或多个 到每个读出节点。在本特定实施例中，当光门选择60(1) ~60(2)中一 个或多个偏置为一个电平例如0伏特时，像素的行不能积分或捕获图 像，例如文档或其他扫描对象的图像。当光门选择60(1) ~ 60(4)中一 个或多个偏置为另一个电压例如3. 3伏特时，耦合到在3. 3伏特的光 门选择60(1) ~ 60(4)的像素行可以积分和捕获图像。 一旦捕获了图 像，则一个到全部的光门选择60(1) ~60(4)被偏置回第一电平，在该 实例中该第一电平为0伏特。光门选择60(1) ~60(4)的操作与读出节 点100、 102、 104和106协同工作。读出节点100的操作与FET 70 和72的地址解码器选择以及FET 92的复位相关联。在图4中示出的 是共享相同读出节点100的两个像素，它仅作为实例示出。共享相同 读出节点的像素的数目可以从一个到多个不等。共享相同读出节点的 像素越多，需要越多的光门控制60(X)线，这增加了计时复杂度。这可 以通过在像素和读出节点之间使用中间存储来克服，但是这种中间存 储增加了像素结构复杂度。达成这点的像素结构的一个实例在图7中 示出，且包括光门和存储门。接着，具有从被扫描的文档捕获的信号 的像素被传递到读出节点用于读取。光门控制线60(1) ~60(4)和相关 读出节点100、102、104和106确定哪个像素50(1) ~ 50 (4)和52 (1) ~ 52(4)被选择以用于读取。对于光门控制60(2)，读出节点是100和 102，且被读取的像素分别是50(1)和50(3)。对于光门控制线60(1) ~ (4)中的每一个，所有的像素信号被并行地传输，且因此来自地址解码 器54(1) ~54(2)且与每个光门控制60(1) ~ (4)相关的像素选择线必须在相同的时刻由地址解码器54(1)或54(2)导通。因此，对于光门控 制60(2)，读出节点是100和102，且读取的像素是50(1)和50(3)， 且传输FET 70和76必须被地址解码器54(1)并行选择。光门控制信 号60(2)被驱动为零以传输像素50(1)和50(3)上的电荷到读出节点 100和102。然后，传输FET 70和76;故地址解码器54(1)关断，且对 于该实例，光门控制60(1)可以被重新偏置到3. 3伏特，并且耗尽像 素50(1)和50(3)下的硅以开始用于积分下一帧的积分。现在与光门控 制60(2)相关的所有像素将像素信息隔离(shutter)到读出节点100 和102上。接着，如Pace等的美国专利No. 6， 084， 229所述，通过运 算放大器62(1)选择用于输出到CDS电路64(1)的FET 68的控制栅 极，地址解码器选择哪个读出节点100和102被读取，且然后如有需 要，序列中的下一像素被选择FET 74的控制栅极的地址解码器54(1) 选择以用于读取，且读出节点102再次被运算放大器62(1)读取。
通过地址解码器54(1)选择传输FET 72和78然后光门控制信号 60(1)被驱动到零，在由复位控制58(1)复位之后，对于被传输到读出 节点100和102上的像素50 (2)和50(4)，这种处理再次重复。传输控 制FET 72和78通过地址解码器54(1)关断以隔离(shutter)信号。 通过导通FET 68的控制栅极，读出节点IOO和102被地址解码器54 (1) 选择用于读取，从而通过运算放大器62(1)和CDS电路64(1)输出像 素，且FET 68的控制栅极再次关断。通过地址解码器54 ( 1 )导通FET 74的控制栅选择期望的下一像素用于读取，以通过运算放大器62 ( 1 ) 和CDS电路64 ( 1 )输出该像素，FET 74的控制栅再次关断。如有需 要，光门控制60(1)重新偏置到3. 3伏特以开始下一积分周期。
通过地址解码器54 (2)选择传输FET 82和86，在由复位控制58 (2) 复位之后，对于被传输到读出节点104和106的像素52(1)和52(3)， 这种处理过程再次重复，然后光门控制信号60(3)被驱动到零。传输控 制FET 82和86被地址解码器54 (2)关断以隔离信号。通过导通FET 8 0 的控制栅极，读出节点104和106被地址解码器54(2)选择以用于读 取，从而通过运算放大器62(2)和CDS电路64(2)输出像素，且FET80 的控制栅极再次关断。通过地址解码器54(2)导通FET 90的控制栅极 选择所需的下一像素以用于读取，从而通过运算放大器62 (2)和CDS 电路64(2)输出像素，且FET 90的控制栅极再次关断。如有需要，光
门控制60(3)被重新偏置到3. 3伏特以开始下一积分周期。
通过地址解码器54 (2)选择传输FET 84和88，在由复位控制58 (2) 复位之后，对于被传输到读出节点104和106的像素52(2)和52(4), 这种处理过程再次重复，然后光门控制信号60(4)被驱动到零。传输控 制FET 84和88由地址解码器54 (2)关断以隔离信号。通过导通FET 80 的控制栅极，读出节点104和106被地址解码器54(2)选择用于读取， 从而通过运算放大器62(2)和CDS电路64(2)输出像素，且FET 80的 控制栅极再次关断。通过地址解码器54(2)导通FET 90的控制栅极选 择所需的下一像素以用于读取，从而通过运算放大器62(2)和CDS电 路64(2)输出该像素，且FET 90的控制栅极再次关断。如有需要，光 门控制60(4)被重新偏置到3. 3伏特以开始下一积分周期。
通常像素系列的光门控制信号都被同时重新偏置为3.3伏特以具 有一致的积分时间。通过同时传输共享的读出节点的像素，像素50(1) 和50(2)、 50(3)和50(4)， 52(1)和52(2)，以及52 (3)和52 (4)之间 共享的读出节点100、 102 、 104以及106分别允许系列中相邻像素5 0(1) 和50(2)、 50(3)和50(4)、 52(1)和52(2)、以及52 (3)和52 (4)净皮一 起分箱。这在本实例中在地址解码器54 (1)同时选择传输FET 70和72 且光门控制60(1)和60(2)同时操作时完成。连接到光门控制信号60(1) 和60(2)的所有的像素50(1) ~50(4)将被同时传输且所有传输门需要 被同时选择。否则，读出节点复位、传输和读取与前面描述的相同。 如有需要， 一个或多个像素50(1) ~50(4)以及52(1) ~52(4)可以被 地址解码器或移位寄存器54(1)和54(2)跳过；同时维持最大读取速度 以得到更高帧速率。而且通过利用Pace等的美国专利No. 6， 084， 229 的放大器配置，举例来说，地址解码器54(1)和5"2)可以同时选择像 素系列5 0(1) ~ 50(4)和52 (1) ~ 52 (4)的多个读出节点100、 102、 104 和106，因为所选读出节点上的最黑的信号是将主导运算放大器62(1) 输出的信号。该最黑的信号是对于所选读出节点具有最高水平的信号 并且是这样的读出节点，该读出节点将饱和以完成Pace等的美国专利 No. 6， 084， 229的运算放大器，对于图4所示的NFET。在选择多个读出 节点时选择最黑像素的这种方法被称为"自动黑色分箱"。如果读出FET 68、 74、 80和90是PFET而不是如图4所示的NFET，可以以相同的方 式选择最白的像素，且在这种情况下称为"自动白色分箱"。在扫描应
用中纸通常是白色且被成像的文本是黑色的。像素50(1)~50(4)和 52(1) ~ 52(4)被读取的顺序可以从移位寄存器或随机地址解码器 54(1)和54(2)以及多少像素系列被像素选择和输出驱动器66多路复 用或交错(interleave)以预定顺序发生。可能需要额外的控制线来 改变到像素顺序，且这种实施对于本领域技术人员而言是显而易见 的，并由此在此处没有示出。不过，隔离操作在读出节点100、 102、 104和106内分箱所有像素50(1)和50(2)、 50(3)和50(4)、 52(1) 和52(2)、 52(3)和52(4)时完成，当单独读取共享读出的像素时将出 现潜在的问题。当共享的读出节点的像素在在不同的时间传输电荷的 光门控制信号之间具有延迟时将出现问题，导致相同系列的像素具有 略微不同的积分时间。该问题的一种解决方法是如图7所示在每个像 素中具有存储位置(storage site)。
来自放大器62(1)和62(2)的输出的信号被供给到CDS 64 (1)和 64(2)，且CDS 64 (l)和64(2)的输出^皮耦合到输出驱动器66，在该实 例中，输出驱动器66向输出总线51输出信号。因此，使用本发明， 来自CMOS成像系统46中的CMOS成像器48中的像素50(1) ~ 50(4) 和52 (1) ~ 52 (4)的信号以任意所需的顺序被独立地选择并耦合到输出 51。例如，来自50(1) ~50(4)和52(1) ~52(4)的信号可以交错以增 加分辨率而基本不增加成像系统46的长度或大小或如果像素50(1) ~ 50(4)和52(1) ~ 52(4)上的一些信号被选择而另一些被跳过，可以增 加帧速率，但是得到的图像的分辨率较低。
现在将参考图3、5和6描述使用具有CMOS成像器112(1) ~112(3) 的CMOS成像系统110代替CMOS成像系统46来捕获图像的系统40的 操作。除了这里描述的，图5中的每个CMOS成像器112(1) ~112(3) 的操作与图4中的CM0S成像器48相同。使用该系统，透镜系统44将 被扫描或或以其他方式捕获的图像42的缩小的图像聚焦或引导到 CMOS成像系统110中的CMOS成像器112(1) ~ 112(3)中的像素系列 118(1) -118(2)， 120(1) ~ 120(2)和122 (1) ~ 122 (2)上，不过同样 可以使用引导图像的其他配置，例如引导图像的实际大小的版本或放 大的版本到CMOS成像器112(1) ~ 112(3)上。另外其他设备，例如， 反射镜可用于引导图像到CMOS成像器112(1) ~112(3)上。
在本特定实施例中，不同的滤光器位于CMOS成像器112(1) ~112(3)中每组像素系列118(1) ~ 118(2) ， 120(1) ~ 120(2)和 122(1) ~ 122(2)上，且滤光器为CMOS成像器112(1)中的像素系列 118(1) ~ 118(2)过滤出红色，为CMOS成像器112(2)的像素系列 120(1) ~ 120(2)过滤出绿色，且为CMOS成像器112(3)的像素系列 122(1) ~ 122 (2)过滤出蓝色，不过CMOS成像器112(1) ~112(3)每一 个可以被过滤以捕获其他信息或可以是单色的。用于捕获和处理来自 CMOS成像器112(1) ~ 112(3)的每个像素系列118(1) ~ 118(2)， 120 (1) - 120 (2)和122(1) ~ 122(2)的信号的过程与上述图4中的 CM0S成像器48中的像素系列50(1) ~50(4)和52(1) ~52(4)相同。
对于具有三个CMOS成像器112(1) ~112(3)的CMOS成4象系统 110，每个CMOS成像器112(1) ~ 112(3)中每个像素系列118(1) ~ 118(2)， 120(1) ~120(2)和122(1) ~ 122 (2)的积分时间对于不同色 带可以被独立地控制。由于对每个CMOS成像器~112(3)的积 分时间独立控制，对于来自光源的相应色带，每个CMOS成像器 112(1) ~112(3)可以接收不同数量的光。如果每种颜色被允许积分略 微不同的时间量，则在积分周期中可以获得颜色平衡，而不是通过图 像处理器的后处理。这简化了扫描或成像操作并改善了三个颜色通道 的信噪平衡。可选地，黑色参考像素系列或少量黑色参考像素被添加 到CMOS成像器112(1) -112(3)中的每个像素系列118(1) -118(2)、 120(1) -120(2)和122(1) ~122(2)。另一选择是添加单色像素系列到 CMOS成4象器112(1) ~112(3)作为参考以帮助艺术线条和仅文本的扫 描应用。
对于具有三个CMOS成像器112(1) ~112(3)的CMOS成像系统 110，也可以实施其他方法。例如，来自不同CM0S成像器112(1) -112(3) 的像素的信号可以被分箱以在输出之前将信号组合在一起。分箱在较 高的帧速率下提供较低的分辨率。分箱通常定义为来自像素的相邻信 号或数据的总和且通过传输多于一个来自像素的信号到相同节点(例 如输出总线51)来完成。
系列50 (1) ~ 50 (4)和52 (2) ~ 52 (4)中像素的备选像素结构如图7 所示。对于该实例，图4的所有其他电路方面保持相同。除了下面描 述的，所有定时保持与原先描述的相同。如图4所示的用于像素系列 60(1) ~ 60(4)的光门控制保持相同且示出了来自这些光门60(1) ~ (4)其中之一的连接作为到用于存储门的FET l38的输入。在传输光生电 荷到读出节点IOO、 102、 104和106之前，在本实例中，存在两个额 外的必须首先发生的定时步骤，且添加两个额外的FET 136和138以 确保系列中所有像素的均匀积分。在像素50(1)~50(4)和52(1)~ 52(4)(例如代表像素50(1) ~ 50 (4)和52(1) ~ 52 (4)其中之一的像素 相邻FET 134)已经对信号积分所需时间段之后，通过选择FET 136 的栅极和偏置在FET 138下的存储门到3. 3伏特(对于本实例)，所有 像素50 (1) - 50 (4)和52(1) ~52(4)通过TX1传输光生电荷，并通过 偏置光门134到0伏特来关断光门134并关断TX1。现在FET 138之 下的存储门代替光门控制60(1) ~ (4)其中之一，且定时与原先描述的 相同。在本实例中，通过重新偏置光门134到3. 3伏特，像素积分可 以立即重新开始。图7的布置允许所有像素的均匀积分以及对以任意 所需顺序进行的像素分箱、跳过和允许"自动黑色分箱"或"自动白 色分箱"的完全控制。
现在参考图8，扫描系统140包括聚焦系统142，例如透镜组，它 可以是缩小、放大或等大系统，它在CMOS成像系统146上形成被扫描 的文档144的图像。成像系统146由一系列端到端对接的CMOS成像器 146(1) 146(N)形成。这些成像器146(1) ~ 146 (N)其中每一个采用一 个或多个交错像素系列，所述系列例如是像素的行或列，并包括与Pace 等的美国专利序No. 6， 084， 229教导的有源列传感器(ACS )相关联的 其他控制电路、定时电路和地址解码器。这些成像器每一个具有用于 每个像素系列(或像素系列对)的一对内部视频连接，以在传感器通 过导线连接时完成用于内部(多)行和(多)列的分布式放大器。通 过将源极和漏极线并联连接到其他成像器的其他源极或漏极线而形成 单个有效系统，只需要使用这些成像器中的单个成像器上的(多个) 放大器。通过并联地连接源极和漏极线，当被寻址时，系列中的所有 像素将只完成一个放大器，最小化了成像器之间的偏移且所有像素将 具有相同的线性度，就像只有一个运算放大器一样。这里示出了视频 信号导线或跳线148用于将各个成像器146 (1) ~ 146 (N)的源极和漏极 导线彼此连接。
如图8A中更详细示出的，在本实施例中，在每个成像器146(1) ~ 146(N)中，存在一组150三对交错或偏移的像素系列，例如，用于彩
色扫描的红色、蓝色和绿色系列，这里仅示出了端部成像器146(N)。 每个这种成像器还具有沿着一側延伸的控制和使能电路l52，以及与每 个像素系列相关联或在某些实施例中与每对像素系列相关联的相应的 视频输出放大器160、 162和164。如前所述，考虑ACS成像器设计， 放大器160、 162和164每个将其输入连接到源极和漏极导线对154或 相应像素系列。在这种情况下，跳线(jumper) "8将这些导线154 从一个芯片链接到下一个，且采用仅来自该单个成像器146(N)的输出 放大器160、 162和164来传送视频输出信号到下一级。
图9示出了简单的单色布置以演示邻接的成像器IC 146(1) ~ 146(N)的连接原理。这里，示出了一个成像器146(1)邻接第二成像器 146(2)，跳线或导电引线148将源极和漏极导线S、 D从一个成像器连 接到下一个。这里示出了一个像素系列150(1),像素系列150(1)的各 个像素从第二像素系列150(2)偏移半个节距，不过在其他应用中可以 采用其他偏移。每个像素具有输出FET 151，该FET的栅极耦合到该 像素的光传感器P，且其源极和漏极电极分别耦合到导线S、 D。这里 忽略了定时和控制电路以及其他辅助电路以避免绘图的混乱，但是应 当理解它存在于实际的实施例中。与如前所述的其他实施例一样，控 制电路可以在一个或多个像素系列中实现像素读取的选择性跳过，这
允许对分辨率和帧速率的控制。
这些成像器中的第N个146 (N)的输出放大器160、 162的输入 与该成像器146 (N)的源极和漏极导线耦合，这些导线通过跳线148 耦合到其他成像器的相应导线，且这些输出放大器提供视频输出到下 一级。这里，如前面Pace等的美国专利No. 6， 084， 2"所述，可以包 括相关双采样器电路。输出放大器160、 162每个被配置成平衡放大器， 该平衡放大器具有一个FET,当顺序读出像素时，依次平衡每个相应像 素的FET 151。每个输出放大器160、 162还形成反馈电路，且这在上 述Pace等的美国专利6， 084， 229中描述。所有独立成像器IC 146(1) ~ 14 6 (N)上的每个像素系列使用公共放大器，这避免了视频输出信号从 一个芯片到下一个的任何偏移。
现有技术基于CIS和CCD传感器的系统在一个系列的像素之间或 在多个成像器之间缺少一个放大器的闭合回路或公共反馈。有源像素 传感器(APS)典型地配置为具有附带的增益变化和偏移变化的源跟随器，因为源跟随器緩冲器是开环配置。
在示出了一个实际实施例的图10中更详细地示出了内部源极和漏 极线。本视图中，仅示意地示出了一个成像器146(N)的一部分。这里 像素串联布置，示出了源极连接170(1) ~170(3)和漏极连接180(1) ~ 180(3)。源极连接和漏极连接是偏置线，当被选择时，将示出的所有 读出节点(例如172和174)连接到FET 176，所述FET 176完成放 大器182(1) ~ 181 (3)。这是Pace等的美国专利6， 084， 229中描述的 ACS配置，可以引用作为参考。该成像器146(N)的源极和漏极连接与 所有其他成像器146 (1) ~ 146 (N-1)的相应连接并联地导线连接。通过 将图像捕获系统的每个传感器的一个系列的所有像素连接到其他传感 器的相应系列的像素，所有并联导线连接的像素将完成相同的放大 器，最小化困扰现有技术的偏移变化和增益变化。每个緩沖器和放大 器具有其自己的增益和偏移；这样，只要仅存在一个用于每个像素系 列的放大器，则增益和偏移变化被限制到该一个放大器的增益和偏移 变化。CMOS成像系统可以包括其他部件和布置。在本特定实施例中， 术语像素指光敏元件加上相关的像素控制电路，不过其他的布置也是 可能的，例如其中像素只包括光敏元件的布置。系统可以使用端到端 邻接的成像器来配置以延伸可以捕获的图像的有效长度。因为半导体 晶片制造限制和晶片产量问题，单个芯片系统的长度是受限的，但是 通过端对端地对接成像器，可以克服这种产量和长度的限制。系统可 以以相同的方式沿着宽度方向延伸，直到半导体晶片制造商的尺寸和 产量极限，并且这样以与这里示出和描述相同的方式可以形成多个成 像器的二维系统。
如图10所示，在彩色系统中，给定颜色(R、 G、 B)的像素被偏 移从而沿着给定的对角线轴对准，且沿对角线对准的像素被相应的滤 色器190、 191、 192、 193等覆盖。这种几何结构允许连续的带状滤光 器或条形滤光器彼此相邻地铺设以有利于制造。此外，这种布置具有 这样的优点像素仅沿着两側的部分邻接另一颜色的像素，这减小了 颜色串扰的发生。
而且，如图10所示，在本特定实施例中，存在多个像素系列 184(1)、 184 (2)和184(3)，且这些像素系列彼此相邻且相邻像素系列 184(2)从第一像素系列184(1)偏移半个像素节距，不过像素系列184(1)和184(3)可以具有不同节距或偏移。笫一、第二和第三像素系 列184 (1) - 184 (3)可以具有其他间隔布置，不同像素系列可以偏移不 同的量，且每个像素系列可以具有多个串联的像素。每个像素系列可 以通过不同的布置偏移，其中希望交叠和偏移像素系列以增强分辨率。
在像素以偏移配置布置且系统是彩色系统时，相关的滤色器可以 沿着系列布置，与像素系列正交布置，或者布置成矩阵(例如Bayer 矩阵)，如现有技术通常做的那样。滤色器需要直接在像素上对准以最 小化导致颜色不纯的杂散光。这里，为了使滤色器沿着彼此偏移的像 素对准，滤色器将实际上以一个角度定向。这产生了对角扫描布置， 由于偏移的像素和滤色器混淆现象的负面影响的减小(见Dr. Wi 11 iam E. Glenn， "A 1920X1080 60P System Compatible with 1920X1080 301 Format" ， SMPTE Journal, July/August 2002 )，这可以导致 分辨率的增加。
图11示出了实际的成像器像素布局190，添加了用于说明目的功 能模块。这里，布局190配置有对角滤色器盖层。对角滤色器191、 192 和193每个布置成与滤色器下的像素设计相匹配的连续条。这里，每 个像素组194(1)包括一组控制晶体管196的一侧上的一组红色、绿色 和蓝色像素194以及类似的位于控制晶体管196的相对一侧上的一组 红色、绿色和蓝色像素195。像素区域布置在对角线上，且在像素控制 区域的两个相对侧上。奇数编号的列的像素组定义了它们之间的对角 区域，且偶数编号的像素组位于这些对角区域内。整个组194(1)沿着 对角线布置，且相对于相同行中的相邻组194(2)偏移1/2像素节距。 组194(1)本身对角地倾斜，使得连续的列的组对准下面的下一行的像 素组，从而给定颜色的像素沿着相同的对角线布置。如此安置的滤色 器最小化颜色串扰，且和采用例如Bayer方法滤色器的矩阵类型滤光 器的成像器相比，明显具有更好的颜色区分度。这种改进的原因是最 小化了允许串扰的每个像素的外围。通过以对角线放置滤光器和像 素，每个像素只有两个边与不同滤光器邻接。与此对照，在Bayer系统中，每个像素在所有四个边都与不同的滤色器相邻。使用图11所示 的对角条形滤色器，每个像素只有两个边与不同颜色的滤光器相邻。 而且，如Boemler等的Publ. Appln. 2002-0175270和上面提及的
Glenn文章教导的，彩色对角采样的分辨率优势得到维持。
在本布置中，像素组的连续列，即，194(1)、 194(2)、 194(3)等 具有红色、绿色和蓝色输出线的组200 (1)、 200 (2)和200 (3)，它们 交替地输入到位于成像区域的一侧的第一颜色视频总线201和位于相 对侧的第二颜色视频总线202 。示意性地示出了系列选择逻辑电路 203，用于导通和门控各个像素系列，还示意性地示出了移位寄存器像 素选择电路204，用于选择相应的像素以读取到输出总线。具有如图所 示的像素布局的成像器可以被配置成线性成像器，用于扫描文档或用 于其他扫描，或可以被配置成彩色或单色二维成像器，任意数目的像 素或像素组布置成任意期望数目的行或列。
尽管已经参考特定优选实施例描述了本发明，本发明当然不限于 这些精确的实施例。而是，对于本领域技术人员而言很多修改和变化 是明显的而不偏离如所附权利要求定义的本发明的范围和精神。
权利要求
5. 根据权利要求l所述的系统，其中每个所述像素系列的像素布置 成在像素控制区域的两侧上沿对角线布置的像素对或像素区域，使得每 一个像素区域对沿对角线延伸，定义该系列的连续像素区域对之间的对 角区域，且其中另一像素系列的像素位于所述对角区域中。
6. 根据权利要求5所述的系统，其中所述像素区域分割成红色、蓝 色和绿色光敏区，使得红色、蓝色和绿色光敏区沿对角线与像素区域的 相应光敏区对准，所述像素区域与所述像素控制区域相对布置，且其中 红色、蓝色和绿色滤光器布置为沿对角线延伸跨过相应像素的光敏区的 带状滤光器。
7. —种CMOS成像系统，包括在成像区域上布置成行和列的像素阵列，列分成彼此交替的第 一和 第二列系列，使得每个系列的列的像素偏移其他系列的列的像素一预定每个所述列具有列放大器FET，所述FET具有源电极和漏电极；至少一对与第一列系列相关的导线，第一列系列的列放大器FET的 源电极和漏电极分别与其连接；至少一对与第二列系列相关的导线，第二列系列的列放大器FET的 源电极和漏电极分别与其连接；第一和第二输出放大器，每一个包括耦合到相应列系列的相应对导 线的反馈路径和附加的FET;以及耦合到所述成像器的像素的图像控制电路。
8. 根据权利要求7所述的CMOS成像系统，其中第一列系列和第二 列系列的相应像素沿对角线彼此偏移。
9. 根据权利要求8所述的CMOS成像系统，其中像素布置在像素区 域对中，所述像素区域对沿对角线布置在像素控制区域的两侧，使得每 一个像素区域对沿对角线延伸，定义该系列的连续像素区域对之间的对 角区域，且其中其他像素列系列的像素位于所述对角区域中。
10. 根据权利要求9所述的CM0S成像系统，其中所述像素区域分成 红色、蓝色和绿色光敏区，使得红色、蓝色和绿色光敏区沿对角线与相 对所述像素控制区域布置的像素区域的相应光敏区对准，并且还与其他列系列的沿对角线对准的像素的相应红色、蓝色和绿色光敏区对准；且 其中红色、蓝色和绿色滤光器布置成沿对角线延伸跨过所述成像区域的 带状滤光器。
全文摘要
一种固态成像系统具有至少一个CMOS成像器，该CMOS成像器具有第一和第二像素系列，其中一个像素系列的像素相对于另一像素系列像素偏移，即，交错。多个成像器可以端对端布置成阵列，使用跳线连接每个像素输出导线，使得像素输入到每个系列的公共输出放大器，以最小化芯片之间的偏移电压。像素可以彼此沿对角线偏移，且可以被构造彩色成像器，其中带状滤色器沿对角线布置在成像区域上。这种布置最小化了颜色的串扰。
文档编号H04N1/03GK101204080SQ200680022482
公开日2008年6月18日 申请日期2006年4月21日 优先权日2005年4月21日
发明者J·J·扎诺夫斯基, K·V·卡里亚, M·乔纳, T·潘宁 申请人:宽银幕电影成像有限责任公司