专利名称：一种集成于视频处理芯片的图形osd控制器的制作方法
技术领域：
本发明属于数字视频图像处理与显示技术领域，具体涉及一种集成于视 频处理芯片的图形OSD控制器。
背景技术：
OSD控制器是视频显示处理系统中不可或缺的部分，它能够提供多种语言界面使用户可以通过各项功能菜单来t周节所有视频显示图像的特性。早期 的OSD系统主要是字符单元显示为主，其特点是颜色单一，大小固定，菜单设计的图案也比较简单。随着数字视频处理技术的飞速发展，各类先进复杂 的算法应用于视频处理芯片向消费者提供了更加清晰流畅的视频图像，同时 人们对OSD ^单的要求也越来越高。以位图方式显示的OSD控制器已成为视 频处理系统的主流，特别是随着IC设计和生产的水平不断提高，OSD控制 器更向集成化方向发展。图形OSD控制器是指在视频显示画面中可以显示单色或彩色位图，因此 菜单的形式更加多样，画面更加精美，内容也更加丰富。同时，由于图形 OSD控制器设计的复杂度不断提高，OSD控制器也将占用更大的存储空间和 系统资源。因此如何将图形OSD控制器和视频处理器有效的集成，并合理的 共享存储资源以及总线带宽成为各大厂商的'研究热点。发明内容本发明的目的在于，提供一种集成于视频处理芯片的高性能图形OSD 控制器的设计方法。该,形OSD控制器采用现代先进的集成电路设if技术， 通过共享视频处理系统的外部动态存储器和内部静态存储器资源，实现了具 有256种伪彩色的图形OSD显示功能，且该图形OSD控制器具有方便的用户
软件编程接口。为了实现上述任务，本发明采取如下的解决技术方案一种集成于视频处理芯片的图形OSD控制器，其特征在于，该图形OSD 控制器的内部结构包括一位图数据解压縮模块，用于将压縮编码后OSD数据解压縮为位图索引 数据，数据压縮采用改进的游程编码算法，压縮部分由软件实现；一存储操作控制模块，利用片外SDRAM存储器和片内双端口 RAM资源， 实现OSD图像数据的写入、存储、生成和显示加速功能；一可编P色彩映射模块，利用片内存储的色彩映射奔(OSD_LUT)将输 入的原始图像索引数据流映射为RGB空间24位伪彩色数据流，实现图像索 引值到彩色空间的映射转换；一OSD图像縮放模块，利用双线性图像插值的方法，在水平和垂直两个 方向上灵活调整已生成的OSD图像的大小，以适应不同格式的视频信号诚不 同分辨率的显示终端；一OSD图像显示管理模块，根据OSD控制器的参数设置，控制多层OSD 数据的叠加方式、OSD图像与原始视频信号的混合模式、OSD图像显示窗口 大小等显示特性；， 一寄存器操作管理模块，由用户操作设置其它模块的各项参数，并控制 OSD原始图像素材的写入、存储控制以及显示特性； .一MCU接口模块，提供串行和并行两种工作模式，设置#存器操作管理 模块的各种显示参数、操作参数，从而控制OSD数据的存储、显示并读取 OSD控制器的状态；在寄存器操作管理模^央的控制下，角f压縮后的OSD索引数据流经存储操 作控制模块写入外部SDRAM的OSD数据存储区，并在该模块的控制下完成 从数据存储区到显示缓存区的搬运。OSD图像显示时，由存储操作控制模块
控制读出OSD显示缓存区的索引数据，经可编程色彩映射模块转换成RGB 空间24位图像数据流，OSD图像数据通过图像縮放模块灵活调整图像的分 辨率，最终在OSD图像显示管理模块产生的有效信号(OSD—ACTIVE)控制下 与原始视频信号叠加。本发明的其它特点是所述的存储操作控制模块包括有仲裁器、地址产生 模块、命令产生模块、输入缓存模块、输出缓存模块和加速缓存模块，地址 产生模块、命令产生模块与仲裁器连接，输入缓存模块通过写请求与仲裁器 连接，输出缓存模块通过读请求与仲裁器连接，加速缓存模块通过加速请求 与仲裁器相连。所述的0SD图像縮放模块包括数据存储器、插值计算模块、写入控制模 块，读出控制模块，控制信号产生模块，映射参数计算模块；控制信号产生 模块分别与写入控制模块、读出控制模块、映射参数计算模块连通，写入控 —制模块、读出控制模块与数据存储器相连，数fe存储器与插值计算模块相连， 映射参数计算模块分别与读出控制模块、插值计算模块连接。所述的外SDRAM存储器划分为OSD数据存储区和OSD显示缓存区，通过 存储操作控制模块控制片外SDRAM存储器和片内双端口 RAM资源，实现OSD 图像数据的写入、存储、生成和显示加速功能。所述的仲裁模块对读写请求和显示加速请求信号进行仲裁，产生相应的 控制信号以完成多任务调度。OSD图像縮放模块利用双线fe插值的方法对图像进行縮放，在水平和垂 直两个方向上灵活调整已生成的OSD图像的大小，以适应不同格式的视频信 号或不同分辨率的显示终端。本发明^l集成于视频处理芯片的图形OSD控制器，，图形OSD控制器采 用当前先进的集成电路设计方法实现，可以方便的与视频处理器芯片集成。与已有技术相比，本发明的技术效果体现在1. 本发明支持位图数据的压縮编码，有效地降低了 OSD图像数据对外 部存储空间的需求，有利于复杂的OSD图形菜单设计；2. 本发明对字符、文字和图形全部采用按点象素的位图合成方式，结 构设计简单，编程接口统一方便；3. 本发明存储器资源的分配，使用片外SDRAM作为图像数据的显示存 储，使用片内双端口 RAM作为图像操作的控制存储，便于与视频处理系统集 成和共享资源；4. 本发明对OSD'图像显示支持硬件加速操作，可将OSD数据存储区的 图形高速块拷贝到OSD显示缓存区，并支持,图像块的快速搬移、图像块的快 速色彩填充等硬件加速操作，可有效提高OSD菜单的响应速度，提高编程效 率并节省存储资源；5. 本发明生成的OSD图像可根据视频显示格式和显示终端的分辨率灵 活地调整图像^小，显示方式更加灵活；6. 本发明设计的OSD控制器具有串行I2C和并行两种MCU操作接口， 对控制器内部的寄存器操作方式更加灵活，优于接口单一的控制器；7. 在实际性能方面，本发明在一款采用TSMC 0. 18um混合信号集成电 路工艺的视频处理芯片的应用实例中，完成了图形OSD菜单设计的各项要 求。本发明设计的OSD控制器与视频处理芯片共享系统总线带宽，支持包括 HDTV 10801 (数据时钟高达74.25M股)在内的多种视频格式的图形菜单显 示。'本发明设计的0SD控制器逻辑综合后，逻裙资源仅3万余门，优于一般 设计的0SD控制器。
图1为本发明的0SD控'制器的内部结构框图；图2为0SD存储资源的分配图；图3为存储操作控制模块功能框图4为存储任务调度状态机；图5为双线性插值在一维方向上各象素点位置关系的示意图； 图6为OSD图像縮放模块功能框图； 图7为0SD图像合成原理图； 图8为I2C总线控制器状态机。以下结合附图和实施例对本发明作进一步的详细说明。
具体实施方式
参见图l，本发明的集成于视频处理芯片的图形OSD控制器，其内部基 本结构包括位,数据解压縮模块、存储操作控制模块、可编辱色彩映射模块、 OSD图像縮放模块、OSD图像显示管理模块、寄存器操作管理模块和MCU接 口模块；用户通过MCU接口设置寄存器操作控制模块的各寄存器和控制参数 输出，从而完成存储操作、色彩映射和显示合成等多种功能。位图数据经压縮后，可以有i地降低对片外位图数据的存储空间需求。 位图数据解压縮模块用于将OSD数据解压縮为位图索引数据，数据压縮采用 改进的游程编码(BLE)算法，压縮部分由软件实现。存储操作控制模块，利用片外SDRAM存储器和片内双端口 RAM资源， 实现OSD图像数据的写入、存储、生成和显示加速等功能。可编程色彩映射模块，利用片内存储的色彩腴射表(OSD一LUT)将输入 的原始图像索引数据流映射为RGB空间24位伪彩色数据流，实现图像索引值到彩色空间的映it转换。OSD图像縮放模块，利用双线性图像插值的方法，可在水平和垂直两个 方向上灵活调整已生成的OSD图像的大小，以适应不同格式的视频信号或不 同分辨率的显示终端。OSD图像显示管理模块，可根据OSD控制器的参数设置，控制多层图 形OSD数据的叠加方式、OSD图像与原始视频信号的混合模式、OSD图像显
示窗口大小以及显示特性等。寄存器操作管理模块，可由用户操作设置其它模块的各项参数，并控制 OSD原始图像素材的写入、存储控制以及显示特性等各种模式。MCU接口模块，提供的串行和并行两种工作模式，用于设置寄存器操作管理模块的各种显示参数和操作参数，从而控制OSD数据的存储、显示并读 取OSD控制器的状态。在寄^存器操作管理模块的控制下，解压縮后的OSD索引数据流经存储操作控制模块控制写入OSD数据存储区，并在该模块的控'制下完成从数据存储区到显示缓存区的搬运。图像显示时，由存储操作控制模块读出OSD显示缓.存区的索引数据，经可编程色彩映射模块转换成RGB空间24位图像数据流。图像数据可通过OSD图像縮放模块灵活调整图像的分辨率，并最终在OSD图像显示管理模块产生的有效信号(OSD_ACTIVE0控制下与原始视频信号叠加。如图2所示，本发明设计中使用的存储资源包括片外SDRAM存储器和片 内双端口 RAM存储器。片外SDRAM存储器划分为OSD数据存储区和OSD显示 缓存区；通过存储操作控制模块控制片外SDRAM存储器和片内双端口 RAM 资源，实现OSD图像,数据的写入、存储、生成和显示加速功能。，片外SDRAM存储器一般被视频处理芯片作为帧存，而本发明共享SDRAM 的空间来存储OSD图形菜单数据。共享的SDRAM空间划分为OSD数据存储区 和OSD显示缓存区两部分。其中，OSD数据存储区存储OSD图形设i+的位图 素材，OSD显示缓存区存储将要显示的OSD图形界面。输入缓存 <INPUT_BUFFER)、输出缓存(OUTPUT—BUFFER)、加速缓存(VAC—BUFFER) 均为双端口存"器，在存储控制模块的配合下实现对SDRAM的读写操作。 OSD—LUT是由一个256x24bits双端口 RAM构成的一个地址映射表，将8位
的图像索引数据映射到RGB空间的24位数据。SCALE_BUFFER是一个 2048x24bits双端口 RAM构成的存储阵列，为OSD图像縮放模块提供行存储。可见，本发明的关键在于存储操作控制模块的设计，该模块需要能灵活 的对SDRAM进行读写操作，并尽可能提高总线带宽的利用率以便于集成。本 发明设计的存储操作控制模块结构框图如图3所示。仲裁模块对读写请求和显示加速请求信号进行仲裁，产生相应的控制信 号以完成多任务调度。s *写请求模块通过检测输入缓存(INPUT—BUFFER)的堆栈深度产生写'请求 信,，同理，读请求模块、显示加速请求模,块分别通过检测输出缓存 (OUTPUT_BUFFER)、加速缓存(VAC_BUFFER)的堆栈深度产生读请求和加速 读写请求信号。仲裁器(Arbitrator)对读写请求和显示加速请求信号等进 行仲裁，产生相应的允许信号，并激励地址产生和命令产生模块生成SDRAM的地址信号和读写^制命令。存储控制单元的设计充分考虑了如k提高带宽利用率，结合SDRAM的特性，主要采取了以下三种技术(1) 利用SDRAM的Burst存取模式，使数据可多字节连续读写；(2) 利用地址映射的方法尽量读写SDR扁的同一行单元，减少读写操 作中的行地址产生；(3) 利用SDRAM的多Bank结构，.隐藏行操作和预充电所需的操作周期。 存储操作控制模块包括有仲裁器、地址产生模块.、命令产生模块、输入缓存模ii、输出缓存模块和加速缓存模块，地址产生模块、命令产生模块与 仲裁器连接，输入缓存模块通过写请求与仲裁器连接，输出缓存模块通过读 请求与仲裁器连接，加速缓存模块通过加速请求与仲裁器相连。存储操作控制模块设计中集,成了 OSD显示加速技术。当前OSD菜单的设 计越来越复杂，界面切换中需要读写大量的位图数据，易造成画面显示的延 迟。显示加速技术，可将存储于OSD数据存储区的位图数据无中间干预的块
拷贝到OSD显示缓存区，并可完成OSD数据块在显示缓存区(Display Buffer)的拷贝(copy)、搬移以及块填充等操作，可提高OSD菜单的响应 时间，并有效节省OSD存储资源，提高OSD的编程效率。0SD存储任务调度的状态图如图4所示。若"写请求"WR—REQ有效，总 线控制权交给"写"；若"读请求"RD—REQ有效，总线控制权交给"读"； 若"加速请求"VAC—REQ有效，总线控制权交给"加速"。若两种请求信号 同时有效，仲裁器Arbitrator根据各自堆栈深度信息进行仲裁，并保证每 种操作都不产生数据遗漏。 'OSD控制器与视,员处理芯片集成时，则可利用芯片中的SDRA^控制模块， 并加入OSD读写与显示加速的任务调度。OSD图像縮放模块可采用双线性插值(Bilinear)的方法对相同的OSD图形素材在水平和垂直两个方向上进行縮放，以支持不同的视频格式和多种分辨率的显示终端。双线性插值是根^^周围4个图像点计算待插值点象素值的线性计算方法。以一维空间的计算为例，图5为双线性插值各象素点之间的关系示意图。其中原始图像点用A[i， j]表示，待插值点用B[i， j]表示。待插值点象素值用下式计算邓,乂] = (1 —^*U] + d*^ + l，/l0SD图像縮放模块的功能框图如图6所示，该模块由数据存储器、控制 信号产生、写入控制、读出控制、映射参数计算和插值计算—等六个单元组成。 利用双线性插值的方法7寸图像进行縮放，在水平和垂直两个方向上M活调整 已生成的OSD图像的大小，以适应不同格式的视频信号或不同分辨率的显示 终端。OSD图像縮放模块包括数据存储器、插值计算模块、写入控制模块， 读g控制模块，控制信号产生模块，映射参数计,算模块；控制信号产生模块 分别与写入控制模块、读出控制模块、映射参数计算模块连通，写入控制模块、读出控制模块与数据存储器相连，数据存储器与插值计算模块相连，映
射参数计算模块分别与读出控制模块、插值计算模块连接。该模块由控制信号产生单元生成写控制信号控制写入模块产生写数据 存储器的地址。OSD图像数据在写信号和地址的控制下写入数据存储器缓 存。映射参数计算模块根据控制信号和縮放比例因子，计算产生读出索引i 和距离参数d。读出控制单元根据控制信号和索引参数i产生读地址，从数 据存储器中读出插值参考点的象素值A[i, j]和A[i + 1， j]。插值计算单元根据插值参考点象素值和距离参数d计算得出插值点象素值"。OSD图像縮放模 块可支持以1/64为步进对原OSD图像进行1/2 2倍縮放，以支持不同的 显示终端。0SD控制器最多可支持4个0SD图层的合成显示。在色彩映射之前，解 压縮后的各图层数据以8位位图索引表征。OSD图像合成原理如图7所示。 在图层选择信号及背景色寄存器的控制下，OSD的各图层间以遮挡的方式叠 加，叠力Q后的8位OSD位图索引经色彩映射后转换i 24位RGB象素数据。 另外，OSD窗口检测模块根据OSD的位置参数(包括窗口的起始点坐标 0SD一SX、 OSD—SY及窗口水平、垂直方向的大小OSD一WX、 OSD—WY等)生成OSD 有效区域标志信号OSD一ACTIVE，并用于控制OSD与视频数据的叠加。OSD 透明度设置信号OSD一TRANS用于控制OSD与视频信号的叠加比例，以实现 1/2、 1/4等多种透明度效果。OSD控制器具有串行12C和并行两种MCU操作接口，对控制器内部的寄 存器操作方式更加灵活(1)使用并行接口时，将OSD内部寄存器堆作为MCU的外部数据存储 空间加以访问，因此，只需要简单的MOVX指令即可实现控制目的。s(2) 12C接口學辑只需要两根信号线SDA C数据线)，SCL,(串口时钟 线)。接口处理模块内的I2C串行通讯协议由一个同步状态机来实现，其状 态转移图如图8所示，包括启动信号检测、接收主地址、应答、接收从地址、
接收数据、输出数据、操作停止等12个状态。复位后模块处于启动信号检 测状态，在SCL为高电平时，数据线SDA从高电平变为低电平的下降沿被认 为是启动信号，检测到启动信号后，12C便开始一次数据的接收(传送)过 程。根据I2C读写操作的特点，设计中将读、写的部分状态共用以合理利用 资源。此外，控制器中加入了防干扰电路以保证I2C稳定工作。
权利要求
1.一种集成于视频处理芯片的图形OSD控制器，其特征在于，该图形OSD控制器的内部结构包括一位图数据解压缩模块，用于将OSD数据解压缩为位图索引数据，数据压缩采用改进的游程编码算法，压缩部分由软件实现；一存储操作控制模块，利用片外SDRAM存储器和片内双端口RAM资源，实现OSD图像数据的写入、存储、生成和显示加速功能；一可编程色彩映射模块，利用片内存储的色彩映射表(OSD_LUT)将输入的原始图像索引数据流映射为RGB空间24位伪彩色数据流，实现图像索引值到彩色空间的映射转换；一OSD图像缩放模块，利用双线性图像插值的方法，在水平和垂直两个方向上灵活调整已生成的OSD图像的大小，以适应不同格式的视频信号或不同分辨率的显示终端；一OSD图像显示管理模块，根据OSD控制器的参数设置，控制多层图形OSD数据的叠加方式、OSD图像与原始视频信号的混合模式、OSD图像显示窗口大小以及显示特性；一寄存器操作管理模块，由用户操作设置其它模块的各项参数，并控制OSD原始图像素材的写入、存储控制以及显示特性；一MCU接口模块，提供串行和并行两种工作模式，用于设置寄存器操作管理模块的各种显示参数和操作参数，从而控制OSD数据的存储、显示并读取OSD控制器的状态；在寄存器操作管理模块的控制下，解压缩后的OSD索引数据流经存储操作控制模块写入外部SDRAM的OSD数据存储区和OSD显示缓存区，图像显示时，由存储操作控制模块读出OSD显示缓存区的索引数据，经可编程色彩映射模块转换成RGB空间24位图像数据流，图像数据通过OSD图像缩放模块灵活调整图像的分辨率，并最终在OSD图像显示管理模块产生的有效信号(OSD_ACTIVE)控制下与原始视频信号叠加。
2. 如权利要求1所述的集成于视频处理芯片的图形OSD控制器，其特 征在于，所述的存储操作控制模块包括有仲裁器、地址产生模块、命令产生 模块、输入缓存模块、输出缓存模块和加速缓存模块，地址产生模块、命令 产生模块与仲裁器连接，输入缓存模块通过写请求与仲裁器连接，输出缓存 模块通过读请求与仲裁器连接，加速缓存模块通过加速请求与仲裁器相连。
3. 如权利要求1所述的集成于视频处理芯片的图形0SD控制器，其特 征在于，所述的OSD图像縮放模块包括数据存储器、插值it算模块、写入控 制模块，读出控制模块，控制信号产生模块，映射参数计算模块；控制信号 产生模块分别与写入控制模块、读出控制模块、映射参数计算模块连通，写 入控制模块、读出控制模块与数据存储器相连，数据存储器与插值计算模块 相连，映射参数计算模块分别与读出控制模块、插值计算模块连接。 —
4. 如权利要求1所述的集成于视频处理芯片的图形OSD控制器，其特 征在于，所述的外SDRAM存储器划分为OSD数据存储区和OSD显示缓存区， 通过存储操作控制模块控制片外SDR細存储器和片内双端口 RAM资源，实现 OSD图像数据的写入、存储、生成和显示加速功能。.
5.如权利要求2所述的集成于视频处理芯片的图形0SD控制器，其特 征在于，—所述的仲裁模块对读写请求和显示加速请求信号进行仲裁，产生相 应的控制信号以完成多任务调度。
6.如权利要求1所述的集成于视频处理芯片的图形OSD控制器，其特征在于，所述的OSD图像縮放模块利用双线性插值的方法对图像进行縮放， .在水平和垂直两个方向上灵fe调整已生成的OSD图像的大小，以适应不岗格 式的视频信号或不同分辨率的显示终端。
全文摘要
本发明公开了一种集成于视频处理芯片的图形OSD控制器，由位图数据解压缩模块、存储操作控制模块、可编程色彩映射模块、OSD图像缩放模块、图像显示管理模块、寄存器操作管理模块及MCU接口模块组成；通过MCU接口模块提供的串行I2C和并行两种工作模式之一，设置寄存器操作管理模块的各种显示参数、操作参数，从而控制OSD数据的存储、显示并读取OSD控制器的状态；OSD图像显示管理模块，可根据OSD控制器的设置参数，控制多层图形OSD数据的叠加方式、OSD图像与原始视频信号的混合模式、OSD图像显示窗口大小以及显示特性等；使用片外SDRAM作为图像数据的显示存储，使用片内双端口RAM作为图像操作的控制存储，便于与视频处理系统的集成和资源共享。
文档编号H04N5/445GK101150682SQ20071001855
公开日2008年3月26日 申请日期2007年8月28日 优先权日2007年8月28日
发明者任鹏举, 伟 刘, 孙宏滨, 李仁男, 李珺珂, 杨小露, 东 王, 葛晨阳, 郑南宁 申请人:西安交通大学