专利名称：一种宽带网络接入设备的制作方法
技术领域：
本发明涉及宽带网络技术领域，更具体涉及一种宽带网络接入(Broadband Network Access )设备。
技术背景随着宽带接入市场近年来得到了广泛的应用，宽带用户数目增长非常 迅速。用户接入互联网之前，首先需要经过运营商提供的宽带接入服务， 只有正常接入后才能访问网络资源，获得需要的各种宽带服务。目前国内外的宽带接入设备一般采用集成电路(ASIC)设计，该接入 设备分别与以太网物理层接口、网络处理器接口、 CPU控制总线模块接口 连接，其一般包括五个模块A: SPI3 (System Packet Interface Level 3) 帧协议接收分析模块，该模块负责接收符合SPI3协议的报文；B:以太网太网报文；C: SPI3帧协议发送模块，该模块负责对外发送符合SPI3协议 的报文；D:以太网MAC接收模块，该模块从FPGA外部接收符合MAC协议 的以太网报文；E:轮询调度模块，该模块处于MAC到SPI3的接收侧，该 模块用于使多个端口之间保持协调工作，保证各路数据不会应为不能及时 传送出去而造成堵塞；H: CPU接口模块，该模块与上述各个模块都有连接, 它把CPU送入的控制字，写入到各个模块的控制部分，同时收集各个模块 的监视信息，它负责与外部控制总线连接。现有的这种宽带接入设备只是 简单的转发报文，不能对接入的端口做实时的分类统计和内容监视。而在 完成用户接入功能的同时，非常需要能够监视线路上的数据包的内容，以 及统计出各种报文的特征。这种报文内容抓取监视和分类统计功能的实现 方法有两种。 一是用软件实现报文的抓取和统计，其实时性太差，不能 满足目前高速网络设备设计的性能需求；二是使用专业的网络测试设备。 但是这种网络测试设备需另外接入，其接入线路复杂，并且在测试时不能
同时实现接收和发送的功能。另外，这些网络测试设备成本非常高昂，实 验室测试时候才会用网络设备测试网络性能， 一般用户难以接受。发明内容本发明所要解决的技术问题是提供一种可以同时具有网络接入和实时 数据监视、分类统计功能的宽带接入设备。本发明所述的宽带接入设备，分别与以太网物理层接口、网络处理器接口、 CPU控制总线接口连接，包括SPI3帧协议接收分析模块、以太网MAC 发送模块、SPI3帧协议发送模块、以太网MAC接收模块、轮询调度模块、 CPU接口模块；其特征在于还包括数据包抓取监视模块，该模块负责同步监视发送和接收的数据包的内 容，它有两个相同的部分组成， 一个用于监视SPI3协议接收分析模块，和 该模块相连，另一个用于监视SPI3协议发送电路模块，和该模块相连接；数据包分类统计模块，该模块和以太网MAC发送模块和以太网MAC接 收模块相连接，用于统计以太网侧各个端口上的报文特性，分类计数统计 后供CPU接口电路读取；CPU接口模块与上述各个模块都有连接，它把CPU送入的控制字，写 入到各个模块的控制部分，同时收集各个模块的监视信息，它负责与外部 控制总线连接，解析控制命令，它与报文抓取电路相连接读取监视数据， 它与包分类统计电路相连接，用于读取各种统计得到的结果。所述的宽带接入设备采用集成电路(ASIC)设计。采用集成电路设计 的优势是接入设备的体积可以设计比较小，不利之处是成本高、设计难度大、且不能升级和可扩展。所述的宽带接入设备采用现场可编程逻辑器件(FPGA)设计。采用现场可编程逻辑器件设计的优势是成本低、容易设计、且具有很好的可升级性和可扩展性，不利之处是FPGA的功耗较大。所述的SPI3帧协议接收分析模块、以太网MAC发送模块、SPI3帧协 议发送模块、以太网MAC接收模块的对内部的接口是先进先出队列(FIFO)。 FIFO方便内部的数据输入输出处理，同时实现处理时钟的降频。
所述的轮询调度模块包括以下子模块两个4通道轮询调度模块，该模块实现第一级调度，将前八个以太网 读取控制电路分为两组，每组四个通道，各组通道的数据分别对应汇聚入 一个4通道轮询调度模块；3通道轮询调度模块，该模块实现第二级调度，两个4通道轮询调度模块和第9个以太网读取控制电路的数据汇聚入3通道轮询调度模块。两级调度结构能够保证各个端口都满负荷工作的情况下保持不丢包的轮询连续工作，而且能够给予第9端口较高的优先级(该端口在实际中用来做整个系统的控制报文传递通道使用)。所述的数据包抓取监视模块包括以两个结构基本相同的子模块，分别抓取发送和接收方向的报文，而每个子模块又由以下3个电路组成SPI3帧协议头剥离电路，它和外部的SPI3总线相连接，输入为SPI3 协议帧，输出为帧的净荷； 总字节数累加计数电路；双口 RAM存储电路，它的输入与SPI3帧协议头剥离电路的输出相连， 存储净荷的内容，输出与CPU接口电路相连接。该模块工作于高频时钟下， 可以高速的抓取所有通道的收发数据包内容。所述的数据包分类统计模块是根据包长度和包类型进行分类的。这样 分类的设计去除了更加细节的包信息存储，仅仅做按类别的计数可以大量 节省芯片资源的占用。所述数据包分类统计模块包括以下4个子模块按包长度分类模块，该模块对收到的报文做按长度分类处理，它从以 太网MAC接收和发送模块接收信息，分类后结果送给双口 RAM地址产生模 块；按包类型分类模块，该模块对收到的报文做按包的类型分类处理，它 从RMII (Reduced Media Ind印endent Interface,简化的介质独立接口 )、 Mil (Media Ind印endent Interface,介质独立接口)以太网收发模块接 收信息，分类后结果送给双口RAM地址产生模块；双口RAM寻址产生模块，该模块与包分类模块相连接，根据包分类的 结果，生成对应的地址，对该地址中所存储的内容做加一操作或者清除操
作；读取自清除模块，该模块由CPU接口模块控制，将CPU总线的时钟域 控制转化到双口 RAM写入的时钟域，控制写入的数据是加一后的计算结果， 或者清除计数结果恢复为0。采用双口 RAM替代普通的分布式寄存器存储 统计结果数据可以提高工作频率。自清除功能使得每次统计结果都是重新 开始的，而不必做清零操作。所述CPU接口模块包括以下子模块 地址译码器，它的输入端和CPU地址寄存器相连接； 状态寄存器组，该模块收集内部各个模块的状态信息，供单板的控制 CPU查询。它和SPI3帧协议接收分析模块，以太网MAC发送模块，以太网 MAC接收模块，SPI3帧协议发送模块，轮询调度模块的状态输出相连接;配置寄存器组，它和SPI3帧协议接收分析模块，以太网MAC ^送模块， 以太网MAC接收模块，SPI3帧协议发送模块，轮询调度模块的输入配置 相连接；双口RAM读取逻辑，它和数据包抓取监视模块相连接； 包分类结果读取逻辑，它和数据包分类统计模块相连接； CPU地址寄存器，该模块锁存CPU地址总线的数据； CPU控制信号寄存器，该模块锁存CPU总线的读写片选控制信号； CPU数据总线三态逻辑调度电路，该模块控制对CPU数据总线的占用 调度，这样CPU接口模块可以完成对外面CPU命令的解释、各种配置寄存 器的配置，以及统计结果的提交等功能。这样CPU接口模块可以完成对外 面CPU命令的解释、各种配置寄存器的配置，以及统计结果的提交等功能。 本发明由于增设了数据包抓取监视模块、数据包分类统计模块，所以 它能在实现现有的网络接入功能同时，还可以实时的统计接入的端口的性 能和监视端口上的数据包内容，从而可用以实时地测量网络性能、诊断网 络的故障位置。在搭建网络的时候，不需要网络测试机器，即可测量出网 络的流量性能。
图l SPI3侧的发送接收数据帧的结构框图。图2单板上各外围芯片与FPGA的关系图。图3 FPGA内部结构框图。图4轮询调度模块结构框图。图5监视报文抓取模块结构框图。图6以太网包的分类统计模块结构框图。图7 CPU接口模块结构框图。
具体实施方式
实施例中的宽带接入设备采用现场可编程逻辑器件(FPGA)设计，采 用32位宽的总线工作方式，工作时钟频率为lOOMHz，能够满足百兆/十兆 相兼容的接入方式。实施例中的宽带接入设备是对网络处理引擎侧收发的报文帧做处理， 在接收和发送方向的帧结构如图1中所示。图2所示是实施例中的宽带接入设备的结构，它在发送方向，报文以 系统3层包交换接口协议帧格式(以下简称SPI3: System Packet Interface Level 3)送入FPGA，分析处理后发送给分析得到的对应端口号物理层(PHY) 器件。在接收方向，PHY器件送入收到的以太网的报文送入FPGA，做分析 统计后，加上对应端口的标记，再以SPI3协议格式发送给接收引擎。在整 个收发过程中，工作模式的设置和统计数据的上报是通过CPU接口实现的。实施例中的宽带接入设备在Xilinx公司生产Virtex系列的XC4VLX25 型号FPGA上得到了实现。通过本实施例设计能够获得的统计性能指标包 括按报文长度分类为8个类，按报文类型可分类为8个类别，总共16 个类别的统计。同时能够得到各端口的字节数目统计以及所有端口总字节 数目统计。这些统计在能够给上层软件提供详细的网络性能参考指标。结 合上层软件，可对网络故障和网络性能作出实时准确的诊断。本实施例的主要思路是，当网络上发送接收每一个报文时候，都对该 报文作出16类分析结果，将其存入FPGA内部的双口RAM块中，每次要更 新该双口RAM块的内容，先取出其中已经存有的内容，然后加l后再存回 双口RAM中。对于字节的统计，采用每发送完成一个包，或接收完整一个 包，再改变一次字节统计寄存器中内容，这样可以大量减少记数的次数。实施例中的宽带接入设备由各个电路模块组成A: SPI3帧协议接收分析模块，该模块负责从FPGA外部接收符合SPI3 (System Packet Interface Level 3)协议的报文，该模块对内部的接口 是先进先出队列(FIFO)。B:以太网MAC发送模块，该模块对FPGA外发送符合MAC协议(Media Access Control)的以太网报文，它对内部的接口是FIFO。C: SPI3帧协议发送模块，该模块负责对FPGA外发送符合SPI3协议 的报文，该模块对内部的接口是FIFO。D:以太网MAC接收模块，该模块从FPGA外部接收符合MAC协议的以 太网报文，它对内部的接口是FIFO。E:轮询调度模块，该模块处于MAC到SPI3的接收侧，前后分别与FIFO 相连接，它的作用是使得多个端口之间保持协调工作，保证各路FIFO的数 据不会因为不能及时传送出去而造成堵塞。F:数据包抓取监视模块，该模块负责同步监视发送和接收的数据包的 内容，它有两个相同的部分组成， 一个用于监视SPI3协议接收分析模块， 和该模块相连，另一个用于监视SPI3协议发送电路模块，该模块通过双口 RAM与CPU接口电路相连接。G:数据包分类统计模块，该模块和以太网包发送模块和以太网包接收 模块相连接，用于统计以太网侧各个端口上的报文特性，分类计数统计后 供CPU接口电路读取。H: CPU接口模块，该模块与上述各个模块都有连接，它把CPU送入的 控制字，写入到各个模块的控制部分，同时收集各个模块的监视信息，它 负责与外部控制总线连接，解析控制命令，它与报文抓取电路相连接读取 监视数据。它与包分类统计电路相连接，用于读取各种统计得到的结果。其中E模块，轮询调度模块包括以下子模块El: 4通道轮询调度模块，该模块实现第一级调度，把四个通道的数据汇聚入一个通道。E2: 3通道轮询调度模块。该模块实现第二级调度，把三个通道的数据汇聚入一个通道。其中F模块，数据包抓取监视模块包括以两个结构基本相同的模块，
而每个子模块又由以下3个模块组成-Fl: SPI3帧协议头剥离电路，它和外部的SPI3总线相连接，输入为 SPI3协议帧，输出为帧的净荷。F2:总字节数累加计数电路。F3:双口 RAM存储电路，它的输入与F1的输出相连，存储净荷的内容，输出与H模块相连接。其中G模块，数据包分类统计模块包括以下4个子模块-Gl:按包长度分类模块，该模块对收到的报文做按长度分类处理，它从以太网MAC接收和发送模块接收信息，分类后结果送给双口 RAM地址产生模块。G2:按包类型分类模块，该模块对收到的报文做按包的类型分类处理， 它从RMII、 Mil以太网收发模块接收信息，分类后结果送给双口RAM地址 产生模块。G3:双口RAM寻址产生模块，该模块与包分类模块相连接，根据包分 类的结果，生成对应的地址，对该地址中所存储的内容做加一操作或者清 除操作。G4:读取自清除模块，该模块由CPU接口模块控制，将CPU总线的时 钟域控制转化到双口 RAM写入的时钟域，控制写入的数据是加一后的计算 结果，或者清除计数结果恢复为0。其中H模块，CPU接口模块完成对外面CPU命令的解释、各种配置寄 存器的配置，以及统计结果的提交，包括以下子模块Hl:地址译码器，它的输入端和CPU地址寄存器相连接。H2:状态寄存器组，该模块收集内部各个模块的状态信息，供单板的 控制CPU査询。它和A: SPI3帧协议接收分析模块，B:以太网MAC接收模 块，C:以太网MAC发送模块，D: SPI3帧协议发送模块，E:轮询调度模 块的状态输出相连接。H3;配置寄存器组，它和A: SPI3帧协议接收分析模块，B:以太网 MAC接收模块，C:以太网MAC发送模块，D: SPI3帧协议发送模块，E:轮 询调度模块的输入配置相连接。H4:双口RAM读取逻辑，它和模块F:数据包抓取监视模块相连接。 H5:包分类结果读取逻辑，它和模块G:数据包分类统计模块相连接。 H6: CPU地址寄存器，该模块锁存CPU地址总线的数据。 H7: CPU控制信号寄存器，该模块锁存CPU总线的读写片选控制信号。 H8: CPU数据总线三态逻辑调度电路，该模块控制对CPU数据总线的 占用调度。下面结合附图3-附图7，详细介绍本发明的数据处理流程。附图3所示为本发明的总体结构框图，在发送方向，当网络处理器发 送引擎侧，SPI3端口收到待发送的数据帧后，立刻经过SPI3帧协议接收 分析电路，得到待发送的端口号，如果是本端口的数据则送入对应端口的 FIFO，否则不做处理。它和CPU模块的接口，是监视当前本模块的工作状 态机，同时接收CPU模块的控制参数。SPI3端口收到的数据帧也会同时复 制一份送入数据包抓取模块，该模块的处理下面说明。以太网MAC发送电路和FPGA内部的FIFO相连接，完成将FIFO中的数 据转换为MAC帧的格式，发送出去。同时在发送中提供发送的包长信息和 错误类型的信息给包分类统计电路，该电路在下文中说明。在接收方向上，以太网MAC接收电路和内部的FIFO相连接，完成转换 MAC帧格式的数据，填入内部的FIFO中，同时它也提供接收的包长信息和 错误类型的信息给包分类统计电路。SPI3帧协议发送电路同FPGA内部的FIFO相连接，它根据CPU提供的 内部空满状态信息，加上流控字节，完成将FIF0中的数据组成SPI3帧格 式发送给网络处理器的接收引擎。SPI3端口发送的数据帧也会同时复制一 份送入数据包抓取模块。报文抓取模块与网络处理器侧的接口直接相连，如图5所示，它分为 上下两块，分别抓取发送和接收方向的报文。两块的原理基本相同，主要 由三个模块组成，SPI3接收帧协议头剥离电路模块完成从SPI3报文中剥 离出不需要的端口号码和流控信息等无用信息得到净荷数据，而后分两路 处理， 一路计算字节计数，这个字节计数就是监视得到的字节总记数。另 一路净荷数据送入一个内部的双口 RAM中，等待CPU从另一个端口上将其 读取，如果CPU未及时读取走，则本模块对双口 RAM做地址循环写入操作， 旧帧的报文将会被新收到的帧自动覆盖。
在接收方向的轮询调度模块其原理框图如图4所示，它和以太网MAC 侧的9个FIFO相对接(编号为1到9号的FIFO，每个FIFO又可称为一个 通道)，每个通道的FIF0数据都要汇聚送入SPI3的发送帧模块，同时还要 对各个通道送入的数据加上对应通道号的标志。整个调度过程分两级实现， 以减少通道间是调度竞争。第一级调度为4通道的轮询调度，它由两个并行的模块实现，分别实 现1到4通道、5到8通道的调度。在一级轮询调度模块中，对每个通道 分配一个标志位，初始状态的时候所有通道的标志均为0，各个通道开始 执行轮询，如果被查询通道没有数据要处理，则将该通道标志值1，如果 有数据要处理，则处理该通道的一个完整包的数据，当处理完成后将该通 道的标志值为1。依次将各个通道处理值1后，再将所有通道标志位值0， 恢复到初始态。 一级调度模块的输出为一个较大结构的FIF0，该FIFO同 时也作为第二级调度的输入。第二级轮询调度原理与一级轮询调度基本相同，该级调度的输入是三 个FIFO结构。这三个FIFO中，前两个FIFO的输入是一级调度的输出结果， 第三个FIFO是从外部直通过来的外部第9号通道的FIF0。该模块由多次实际试验调试验证得到，两级调度结构能够保证各个端 口都满负荷工作的情况下保持不丢包的轮询连续工作，而且能够给予第9 端口较高的优先级(该端口在实际中用来做整个系统的控制报文传递通道 使用)。每级FIFO的状态都有监视信息传送到CPU模块，来监视每个FIFO 是否工作正常，当发生长时间工作难以避免的突发异常时候，CPU能够监 视到，并且能够对这种异常给予自清除的恢复处理。下面再介绍被送往以太网包分类统计电路的包长信息和包类型信息的 处理情况以太网包分类统计电路如附图6所示，它和每个以太网MAC发送模块 和接收模块的端口相连接。对于每个收到或者发送的包的长度信息和类型 信息，首先会并行的经过两种筛选电路按长度筛选电路，和按报文类型 筛选电路，根据筛选的结果，将其转化成一个3bit位的地址信息，每个地 址中都寄存有一个32bit的计数值，当筛选电路触发到该地址的时候，先 将该地址中的值取出，然后作加l运算，再存回该地址的寄存器中，这样 就实现的对包的分类统计。在存回到RAM之前，设计了一个组合电路，将
异步的CPU读取信号转换到高速的lOOMHz时钟域后，清除所读取的数据为 0，该功能可通过CPU的控制寄存器打开或关闭。最后，各种控制和统计信息是通过芯片外部的CPU总线控制和上报的， CPU接口的处理模块的结构框图如图7中所示。本模块对来自不同模块的 信息划分在不同的地址字段中，对相应地址字段的读写操作，地址译码器 会将其对应到不同的电路模块。对内部的寄存器或者RAM块作读取或者写 入操作。CPU地址寄存器锁存地址线，CPU控制信号寄存器锁存读写和片选 信号，CPU数据总线三态逻辑调度电路控制数据线的占用和释放，三者协 同控制对CPU数据总线的占用或者释放，完成与CPU总线的通讯。本实施例实现以太网接入功能的同时，能够实时的实现线路的报文内 容监视和分类统计，并且根据设置控制寄存器的状态，可以实现每次读取 数据后，统计自动清零，重新开始统计。以上内容是结合具体的优选实施方式对本发明所作的进一步详细说 明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术 领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若 干简单推演或替换，如宽带接入设备也可采用集成电路设计、轮询调度 模块也可采用多级调度等，都应当视为属于本发明的保护范围。
权利要求
1、 一种宽带接入设备，分别与以太网物理层接口、网络处理器接口、CPU控制总线接口连接，包括SPI3帧协议接收分析模块、以太网MAC发送 模块、SPI3帧协议发送模块、以太网MAC接收模块、轮询调度模块、CPU 接口模块；其特征在于还包括数据包抓取监视模块，该模块负责同步监视发送和接收的数据包的内 容，它有两个相同的部分组成， 一个用于监视SPI3协议接收分析模块，和 该模块相连，另一个用于监视SPI3协议发送电路模块，和该模块相连接;数据包分类统计模块，该模块和以太网MAC发送模块和以太网MAC接 收模块相连接，用于统计以太网侧各个端口上的报文特性，分类计数统计 后供CPU接口电路读取；CPU接口模块与上述各个模块都有连接，它把CPU送入的控制字，写 入到各个模块的控制部分，同时收集各个模块的监视信息，它负责与外部 控制总线连接，解析控制命令，它与报文抓取电路相连接读取监视数据， 它与包分类统计电路相连接，用于读取各种统计得到的结果。
2、 根据权利要求1所述的宽带接入设备，其特征在于，所述的宽带接 入设备采用集成电路设计。
3、 根据权利要求1所述的宽带接入设备，其特征在于，所述的宽带接 入设备采用现场可编程逻辑器件设计。
4、 根据权利要求3所述的宽带接入设备，其特征在于，所述的轮询调 度模块包括以下子模块两个4通道轮询调度模块，该模块实现第一级调度，将前八个以太网 读取控制电路分为两组，每组四个通道，各组通道的数据分别对应汇聚入 一个4通道轮询调度模块；3通道轮询调度模块，该模块实现第二级调度，两个4通道轮询调度 模块和第9个以太网读取控制电路的数据汇聚入3通道轮询调度模块。
5、 根据权利要求4所述的宽带接入设备，其特征在于，所述的数据包 抓取监视模块包括以两个结构基本相同的子模块，分别抓取发送和接收方 向的报文，而每个子模块又由以下3个电路组成 SPI3帧协议头剥离电路，它和外部的SPI3总线相连接，输入为SPI3 协议帧，输出为帧的净荷； 总字节数累加计数电路；双口 RAM存储电路，它的输入与SPI3帧协议头剥离电路的输出相连， 存储净荷的内容，输出与CPU接口电路相连接。
6、 根据权利要求3所述的宽带接入设备，其特征在于，所述的数据包 分类统计模块是根据包长度和包类型进行分类的。
7、 根据权利要求6所述的宽带接入设备，其特征在于，所述数据包分 类统计模块包括以下4个子模块按包长度分类模块，该模块对收到的报文做按长度分类处理，它从以 太网MAC接收和发送模块接收信息，分类后结果送给双口 RAM地址产生模 块；按包类型分类模块，该模块对收到的报文做按包的类型分类处理，它 从RMII、 Mil以太网收发模块接收信息，分类后结果送给双口 RAM地址产 生模块；双口RAM寻址产生模块，该模块与包分类模块相连接，根据包分类的 结果，生成对应的地址，对该地址中所存储的内容做加一操作或者清除操 作；读取自清除模块，该模块由CPU接口模块控制，将CPU总线的时钟域 控制转化到双口 RAM写入的时钟域，控制写入的数据是加一后的计算结果， 或者清除计数结果恢复为0。
8、 根据权利要求6所述的宽带接入设备，其特征在于，数据包按报文 长度分类为8个类，按报文类型分类为8个类别。
9、 根据权利要求3所述的宽带接入设备，其特征在于，所述CPU接口 模块包括以下子模块-地址译码器，它的输入端和CPtJ地址寄存器相连接； 状态寄存器组，该模块收集内部各个模块的状态信息，供单板的控制 CPU查询。它和SPI3帧协议接收分析模块，以太网MAC发送模块，以太网 MAC接收模块，SPI3帧协议发送模块，轮询调度模块的状态输出相连接; 配置寄存器组，它和SPI3帧协议接收分析模块，以太网MAC发送模块，以太网MAC接收模块，SPI3帧协议发送模块，轮询调度模块的输入配置 相连接；双口RAM读取逻辑，它和数据包抓取监视模块相连接； 包分类结果读取逻辑，它和数据包分类统计模块相连接； CPU地址寄存器，该模块锁存CPU地址总线的数据； CPU控制信号寄存器，该模块锁存CPU总线的读写片选控制信号； CPU数据总线三态逻辑调度电路，该模块控制对CPU数据总线的占用调度，这样CPU接口模块可以完成对外面CPU命令的解释、各种配置寄存器的配置，以及统计结果的提交等功能。
全文摘要
本发明公开了一种宽带接入设备，包括SPI3帧协议接收分析模块、以太网MAC发送模块、SPI3帧协议发送模块、以太网MAC接收模块、轮询调度模块、CPU接口模块；其特征在于还包括数据包抓取监视模块，该模块负责同步监视发送和接收的数据包的内容；数据包分类统计模块，用于统计以太网侧各个端口上的报文特性；CPU接口模块与上述各个模块都有连接。本发明由于增设了数据包抓取监视模块、数据包分类统计模块，所以它能在实现现有的网络接入功能同时，还可以实时的统计接入的端口的性能和监视端口上的数据包内容，从而可用以实时地测量网络性能、诊断网络的故障位置。
文档编号H04L12/26GK101123581SQ20071007720
公开日2008年2月13日 申请日期2007年9月18日 优先权日2007年9月18日
发明者帆 姚 申请人:中兴通讯股份有限公司