专利名称：：多堆叠结构中使用体开关的cmos天线开关的系统、方法及设备的制作方法
技术领域：
：本发明大体上涉及天线开关，并且更具体地涉及CMOS(互补型金属氧化物半导体)天线开关。
背景技术：
：在过去的十年中，无线通信产业经历了爆炸性的增长，其反过来又加速了集成电路(IC)产业的发展。特别地，在IC产业中，已经将诸如^f氐噪声》欠大器(LNA)、混频器、及压控振荡器(VCO)的多种移动应用系统集成到了CMOS才支术中。两种关4建的移动应用组件——功率放大器(PA)和射频(RF)开关——还没有在商业上集成到CMOS技术中。然而，IC产业的研究正迅速朝着集成到CMOS技术中的功率放大器发展。例如，现有的研究表明CMOS功率放大器是可行的并且能够为移动通信冲是供大的功率，有可能高达2W。相应地，当功率放大器被集成到CMOS技术中时，将会需要RF开关也集成到CMOS技术中。但是，现有的CMOS技术对其应用于RF开关展示出各种困难。尤其是，CMOS材料的特性(包括由于电子的低运动性而导致的损耗式衬底和由于p-n结、热载流子效应而引起的低击穿电压)阻碍了CMOS技术应用于需要多频带操作、高功率水平、和/或与其它装置和电路的集成的RF开关。
发明内容本发明的实施例提出了一种CMOSRF开关，CMOSRF开关可以指COMSSP4T开关。根据本发明的一个实施例，可以使用0.18|iim的处理来制作CMOSRF开关，尽管在不背离本发明的情况下可以使用其它的工艺。为了提供在CMOSRF开关的多频带工作(例如，约900MHz和1.9GHz)中的高功率处理能力，可以将带有衬底体开关的多堆叠晶体管应用于接收开关(receiverswitch)。才艮据本发明的一个实施例，CMOSRF开关可以在多频带(例如，900MHz和1.9GHz)提供发射(Tx)模式下的更高的阻断能力以及接收(Rx)模式下的低插入损耗。根据本发明的一个示例性实施例，提出了一种CMOS天线开关。该CMOS天线开关可以包括可以在多个射频(RF)频带下工作的天线；与天线进行通信的发射开关；以及与天线进行通信的"l妄收开关。其中，"l妄收开关可以包括多个晶体管，多个晶体管包括具有体衬底的第一晶体管，其中体衬底可有选4奪地在电阻和地之间连接。才艮据本发明的另一个示例性实施例，才是出了一种用于才是供CMOS天线开关的方法。该方法可以包括才是供可在多个射频(RF)频带下工作的天线；将发射开关电连接至天线；以及将接收开关电连接至天线，其中，接收开关可以包括多个晶体管，多个晶体管包括具有体衬底的第一晶体管，其中，体衬底可有选择地在电阻和地之间连接。这样总体上描述了本发明，现在将参照附图，附图没有必要按照比例纟会制，其中图1A、图1B、及图1C示出了根据本发明的一个示例性实施例的接收开关的简化操作。图2A和图2B示出了根据本发明的一个示例性实施例的在发射(Tx)模式下使用多堆叠开关的示例性CMOS开关。图3示出了根据本发明的一个示例性实施例的接收(Rx)模式下4吏用多堆叠(multi-stacked)开关的示例性CMOS开关。图4A示出了根据本发明的一个示例性实施例的关状态下的体浮动晶体管(bodyfloatingtransistor)的示例性的等价集总模型。图4B示出了根据本发明的一个示例性实施例的关状态下的体接地晶体管(bodygroundedtransistor)的示例性的等价集总模型。图5示出了开状态下的体浮动晶体管的等价集总模型。图6A示出了根据本发明的一个示例性实施例的发射(Tx)路径的多堆叠开关。图6B示出了根据本发明的一个示例性实施例的使用带有信号流的体浮动技术开关的关状态开关的简化等价模型。图7示出了根据本发明的一个示例性实施例的示例性接收开关模拟结果。图8示出了根据本发明的一个示例性实施例的示例性发射开关模拟结果。具体实施方式现在将在下文中参考附图更具体地描述本发明，在附图中示出本发明的一些实施例，并不是所有的实施例。事实上，可以以许多不同形式来实现这些发明，并且不应该将这些发明解释为局限于本文中所列出的实施例；相反，提供这些实施例以使该公开文件满足可申请的法律要求。在通篇中相同的标号代表相同的元件。本发明的实施例可以用于CMOSRF天线开关，CMOSRF天线开关还可以指SP4TCMOS开关。根据本发明的实施例的CMOSRF天线开关可以用于一个或多个多频带的操作、高功率水平操作、及与其它装置和电^各的集成。通常，CMOSRF天线开关可以包招4妻收开关和发射开关。接收开关可以利用一个或多个切换衬底体，这点将在以下进一步详细描述。另外，发射开关可以利用衬底体调谐4支术(substratebodytuningtechnique),这点4夸在以下进一步i羊细4苗述。I.CMOSRF天线开关的示例性实施例现在将参考图1至图3描述根据本发明的实施例的CMOSRF天线开关。应该理解，尽管在图1至图3中示出了CMOSRF天线开关的特定实施例，可以获得所示出的CMOSRF天线开关的其它变化，而不背离本发明实施例。图1A示出了根据本发明的示例性实施例的简化CMOSRF天线开关及其操作。根据本发明的示例性的实施例，CMOSRF天线开关可以包括发射开关102和接收开关104。另外，CMOSRF天线开关可以包4舌用于与发射开关102和4妄^:开关104中的至少一个进行通信的天线100。才艮据本发明示例性的实施例，天线100可以是单独的多模式(例如，RX和TX)多频带天线，尽管根据本发明的其它实施例可以使用多种不同天线。根据本发明示例性的实施例，4妾^]欠开关104可以由级耳关的(cascaded)或堆叠的(stacked)晶体管108、110、112、及106组成，这些晶体管可以是互补型金属氧化物半导体(CMOS)。晶体管108可以包括源极108a、栅极108b、漏才及108c、及体坤于底108d。晶体管110可以包4舌源才及110a、才册才及110b、漏极110c、及体衬底110d。晶体管112可以包4舌源极112a、栅极112b、漏极112c、及体衬底112d。晶体管106可以包括源极106a、才册才及106b、漏才及106c、及体^H"底(未示出)。晶体管108可以具有其连"t妻到晶体管110的源才及110a的漏拟_108c。另夕卜，晶体管110可以具有其连接到晶体管的源极112a的漏极110c。晶体管112的漏极112c可以连接到接收(RX)块以处理从天线IO(M妾收到的信号。另外，晶体管112的体衬底112d可以连接到晶体管106的源极106a。晶体管106的漏极106c可以连接到地。正如所将要进一步详细描述的，才艮据示例性的体开关4支术，可以在衬底体112d提供至少一个晶体管106，晶体管106作为用于晶体管112的衬底体开关来进行工作。特别地，根据各个发射(Tx)模式或接收(Rx)模式是否处于工作状态，至少一个晶体管106可以切换到开状态或关状态。正如将要根据本发明的示例性实施例来进行进一步详细描述的，根据接收开关104处于图IB所示的关状态还是处于图1C所示的开状态，图1A中的接收开关104可以产生不同的等价电路。A.发射(Tx)模式图IB示出了根据本发明示例性的实施例的处于关(例如，禁用(disable)、阻碍等)状态的4妻收开关104的等^f介电^各。在图IB中，可以将接收开关104放置在关状态以4是供与发射开关102的隔离。在接收开关104处于关状态的情况下，可以从发射(Tx)块向天线100提供发射信号。如图IB所示，在接收开关104处于关状态时，则可以—寻堆叠晶体管108、110、112方文置在关^R态(例如，打开)，从而提供更高的阻抗。可以将堆叠晶体管106放置在开状态114(例如，关闭)，从而将晶体管112的衬底体112d短接到地，并减少/人源才及112a流到漏才及112c的泄漏电流的信号i各径。在图1B的结构中，可以将发射(Tx)信号的功率最大化(并将Tx块的功率处理能力最大化)。通过控制流向关状态的接收开关104的泄漏电流和接收开关104的级联开关108、110、及112的源才及到漏才及的击穿电压，可以确定发射开关102的功率处理能力。因此，发射开关102最大的发射功率可以取决于接收开关104的特性。应该理解，为了4是高Tx开关102的功率处理能力，可以增加多堆叠晶体管108、110、112的凄t目以减轻每个晶体管108、110、112的击穿负荷。例如，根据本发明的另一个实施例，可以级联多于三个的晶体管108、110、及112。而且应该理解，离天线100最远的晶体管112能够控制^t妾收开关104处的泄漏电流。如果最小化流向Rx路径中的关状态开关108、110、及112的泄漏电流，则可以从Tx块向天线100传送最大的功率。如上所述，连接在地和晶体管112的体衬底112d之间的体开关晶体管106可以用于控制接收开关104处的泄漏电流。更具体i也，通过将体开关晶体管106》丈置在开状态114，可以将从天线100到Rx块最远的晶体管112的衬底体112cM妄地，/人而减少/人源才及112a流到漏才及112c的泄漏电流的信号路径。B.接收(Rx)模式图1C示出了根据本发明示例性的实施例的处于开(例如，启用(enable)、接收等)状态的接收开关104的等价电路。在图1C中，可以将接收开关104放置在开位置以使接收(RX)块接收来自天线100的信号。在接收开关104处于开状态的情况下，可以将发射开关102放置在关(例如，禁用、阻碍)状态以将发射开关102与4妄收开关104隔离开。如图1C所示，在4妻收开关104处于开状态时，可以将堆叠晶体管106方t置在关状态116，乂人而在晶体管112的体衬底112d和地(即，体浮动)之间提供等价电阻。通过这种方式，可以最小4匕乂人天线100到RX块的4妄收(Rx)^各径的插入损肆毛(insertionloss)。II.多频带RFCMOS开关的示例'1"生实施例现在将参考图2A、图2B、及图3来讨论根据示例性实施例的多频带RFCMOS开关。图2A示出了根据本发明示例性实施例的发射(Tx)冲莫式下的多频带的CMOSRF天线开关的示例性4喿作。具体地，图2A中的CMOSRF天线开关包括用于与发射开关201和接收开关200进行通信的天线100。根据本发明示例性的实施例，发射开关201可以包括第一发射信号路径Txl220，由多堆叠晶体管开关202来控制；以及第二发射信号^各径Tx2222,由多堆叠晶体管开关204来控制。晶体管开关202和204可以并联到天线100。开关202可以包括CMOS晶体管开关230、231、及232，这些CMOS晶体管开关可以从源极到漏极进行级耳关或堆叠。例如，晶体管开关230的源极可以连接到晶体管开关231的漏极。同样地，晶体管开关231的源极可以连接到晶体管开关232的漏极。类似地，开关204可以包括CMOS晶体管开关235、236、及237，这些晶体管开关可以从源极级联或堆叠到漏极。例如，晶体管开关235的源极可以连的漏极。同样地，晶体管开关236的源极可以连接到晶体管开关237的漏才及。还参考图2A，根据本发明的示例性实施例，接收开关200可以包括第一接收信号路径Rxl224和第二接收信号路径Rx2226，由包4舌一个或多个晶体管开关208、210、212、205、206、214、209、210的多个晶体管开关来控制第一接收信号路径Rxl224和第二接收信号3各径Rx2226。4艮据本发明示例性的实施例，一个或多个晶体管开关208、210、212、205、206、214、209、210可以包括CMOS晶体管开关。根据本发明示例性的实施例，开关205可以被操作以有选择地在地和电阻之间连接晶体管开关212的体衬底，从而使得晶体管开关212既是接地的体又是浮动的体。同样地，才艮据本发明示例性的实施例，开关209可以被操作以有选择地在地和电阻之间连接晶体管开关214的体衬底，使得晶体管开关214既是接地的体又是浮动的体。A.发射(Tx)模式图2B示出了根据本发明示例性的实施例的发射(Tx)模式下才乘作的图2A的CMOSRF天线开关。更具体i也，在图2B中，可以在用于第一发射(Tx)信号路径Txl220的发射(Tx)模式下对CMOSRF天线开关进行操作。在这种Tx模式配置下，为了向天线10(M是供Tx信号路径Txl220,可以关闭堆叠开关202,同时打开堆叠开关204。才艮据本发明示例性的实施例，通过分别将晶体管开关230、231、及232i文置在开状态来关闭堆叠开关202。另一方面，通过分别将晶体管开关235、236、及237^L置在关状态来打开堆叠开关204。另夕卜，根据本发明示例性的实施例，在Tx模式结构下，可以将接收开关200放置在关状态。特别地，根据本发明示例性的实施例，为了将接收开关200放置在关状态，至少一个晶体管开关212、214可以是接地的体。更特别地，可以关闭晶体管205和209(例如，设置在开状态216)以将晶体管212、214的体衬底短接到地，从而提供体接地的开关212、214。进一步，可以打开晶体管开关208、210、212、及214以减少流向包括4妄收i各径Rxl224和Rx2226的接收(Rx)路径的泄漏电流。根据本发明示例性的实施例，通过将晶体管开关放置在关状态来打开晶体管开关208、210、212、及214。另外，可以有选4奪;也关闭开关206和210以爿寻泄漏^f言号分流到:l也以保护接收(Rx)块中的低噪声放大器(LNA)。应该理解，通过控制流向关一犬态4妻收开关200的泄漏电流和级耳关或堆叠开关208、210、212、及214的源4及到漏极的击穿电压来确定晶体管开关201的功率处理能力。换句话说，发射开关201的最大发射功率取决于接收开关200的特性。还应该理解，在不背离本发明实施例的情况下，可以获得图2B的各种变化。例如，在不背离本发明实施例的情况下，在发射(Tx)才莫式配置中第二信号^各径Tx2222可以4戈替第一信号^各径Txl220。仍参考图2B，根据本发明示例性实施例，在接收开关200处于关状态时，堆叠晶体管208、210可以是体浮动晶体管——即，它们各自的衬底体可以通过阻抗和地分离——同时堆叠晶体管212、214可以是体接地晶体管。图4A示出了根据本发明示例性的实施例的诸如图2B中的晶体管208、210的处于关状态400的体浮动晶体管的等价集总^t型。图4B示出了根据本发明示例性的实施例的诸如图2B中的晶体管212、214的处于关状态402的体4妄地晶体管的等价集总模型。根据本发明示例性的实施例，图4A和图4B中的等价才莫型可以包4舌电容器412、414、416、418和p-n结二4及管404、406。当由^t妄收开关2004妄收到天线100处的电压波动时，在堆叠晶体管208、210、212、及214来分4旦电压波动。相应;也，后面的晶体管212、214可以只分^旦天线100处的全部电压波动的三分之一，从而降低晶体管212、214发生源极到漏极的击穿电压的可能性。但是应该理解，如果根据本发明其它实施例提供了另外的后续晶体管以减少堆叠晶体管208、210、212、214的负荷，在最后的晶体管212、214处的电压波动可以不同，并且可能更小。如图4A所示，晶体管208、210可以是体浮动晶体管。但是，为了减少流向Rx块的泄漏电流以及最大化Tx块到天线100的功率处理能力，可以将体开关晶体管205、209中的一个或两个均放置在开状态216以将晶体管212、214的^"底体连才妄到i也。相应地，如图4B所示，晶体管212、214中的一个或两个均可以是体接地晶体管，其减少从各个晶体管212、214的源极流到漏极的泄漏电流的信号路径。当施加负电压波动到接收开关200时，可以使每个晶体管212、214的p-n纟吉二才及管404、406导通，乂人而通过^u过p画n结二才及管404、406的电流发生泄漏电流。打开p-n结二极管404、406的一个问题可以是负电压波动的可能的消波(clipping)乂人而可能限制Tx块到天线100的功率处理能力。但是，由于通过导通p-n结二极管404的电压来使晶体管212、214的源极处的电压电平固定，可以防止这种由关状态晶体管212、214的通道信息生成的泄漏电流。事实上，处于关状态的多堆叠晶体管208、210、212、及214能够分担天线IOO端口处的电压波动，从而使得最后的关状态晶体管212、214(由此，p-n结二极管404、406)可以只承^旦天线100处的电压波动的三分之一。因此，在天线100端口处的全部电压波动不足以4吏最后的晶体管112处的p-n结二极管404、406导通。B.接收(Rx)模式图3示出了根据本发明的示例性实施例的接收(Rx)模式下的RF天线开关200的示例性的操作。如图3所示，可以打开发射开关201的开关202和开关204以将天线100分别与发射信号^各径Txl220和Tx2222隔离。才艮据本发明的示例性实施例，通过将晶体管开关230、231、232设置在关状态来打开开关202。同样地，才艮据本发明示例性实施例，通过将晶体管开关235、236、237设置在关^l犬态来打开开关204。根据本发明的示例性实施例，为了才妾通4妻收信号^各径Rxl224，可以打开开关206、214(例如，i殳置在关状态)，同时关闭开关208、210、212(例如，设置在开状态)。同样地，才艮据本发明示例性实施例，可以打开(例如，i殳置在关状态318)晶体管开关205(并且可选地打开开关209)，乂人而晶体管开关205(和晶体管209)为体浮动晶体管开关。进一步，为了将泄漏信号分流到地以保护接收信号路径Rx2226中的低噪声放大器(LNA)，可以可选地通过将开关210放置在开状态来关闭开关210。本领域的普通技术人员将认识到，在不背离本发明实施例的情况下，在本发明的可选实施例中，可以4妾通图3中的1言号^各径Rx2226来^^辜^言号^各径Rxl。图5示出了根据本发明示例性实施例的处于开状态500的体浮动晶体管的等价集总模型。如上所述，可以将晶体管205、209设置在关状态318以提供体浮动晶体管212、214，这点通过图5的等价集总模型示出。在图5中，随着晶体管212、214的尺寸的增加，寄生电容器504、506、508、510可以在开状态500提供另一条信号路径。更具体地，图5的开状态500电容器可以具有作为信号^各径的开电阻502、一册极-漏4及电容508到4册极-源极电容510、及漏极-体电容504、及体-源极电容506。如果将体衬底接地，则会失去这些通过电容504、506的信号路径中的一条，从而增大了插入损耗。相应的，在接收开关200处于开状态时，最后的电容212和/或214(取决于是否^f吏用信号^各径Rxl224或Rx2226)必须处于体浮动状态(例如，晶体管开关205、209处于关状态318)以确保最小化插入损耗。III.发射开关的i羊细实施例现在将参考图6A和图6B进一步详细描述诸如发射开关102和201的发射开关。根据本发明示例性的实施例，图6A的发射开关结构可以用于4艮据本发明示例性的实施例的第一发射i各径TX1220的开关202或用于第二发射i各径TX2222的开关204。如图6A所示，发射开关600可以包括CMOS晶体管602、604、及606,其中，从源极到漏极级联或堆叠这些CMOS晶体管。通过从源极到漏极级联或堆叠CMOS晶体管602、604、及606,由于累积击穿电压-故晶体管602、604、及606分割，所以能够增大累积击穿电压从而提供更高的功率阻断能力。例如，当关闭(例如，设置在开状态)第一发射^各径Txl220的开关202以发射信号时，在第二发射^各径Tx2222的开关204处这样的高功率阻断能力是必要的。但是，根据本发明的实施例，通过级联或堆叠晶体管602、604、及606，发射开关600的插入损耗可被增大。相应的，根据本发明的实施例，如图6A所示，体浮动技术(包括在各个晶体管602、604、606的体衬底处连接的高值电阻608、610、及612)可以应用于发射开关102。利用电阻608、610、612可以提供体浮动晶体管602、604、及606。利用这种体浮动4支术，晶体管602、604、及606可以使用CMOS工艺或类似工艺的深N-阱结构，这种深N-阱只于由于;)寻高Y直电阻608、610、612连4妾到晶体管602、604、606的体衬底处而对引起的潜在锁定免疫(immune)。相应的，还可以称之为体浮动电阻的电阻608、610、612可以通过阻断从衬底体到地的泄漏电流来减少插入损摔毛。图6B是示出了用于诸如图6A中的晶体管602、604、或606的处于关状态的单级开关的等价电路中的信号流。随着电阻608、610、612的大小(例如，电阻值)增加，寄生电容值变得足够高从而使得带有体浮动电阻656的源极到体的寄生电容器652和漏极到体的寄生电容654可以用作另外的开状态的信号路径。但是，如果体接地，则图6B中的信号路径中的一个分流到地，这使得插入损耗降低。IV.模拟结果图7示出了根据本发明实施例的示例性的多频带(例如，900MHz、1.9GHz)接收开关的操作的示例性的模拟结果。这些模拟结果示出了插入损耗、和从天线100到发射路径Txl与Tx2的隔离度(isolation)。特别地，实线代表在1.9GHz的第一频带，圆圈线代表在900MHz的第二频带。图8示出了根据本发明示例性实施例的示例性多频带发射开关的操作的示例性模拟结果。特别地，图8中的模拟结果示出了发射开关对低频带和高频带的功率处理能力、和从天线到接收(Rx)信号路径Rxl与Rx2的隔离度。下面的表I示出了使用根据本发明实施例的多堆叠晶体管中的体开关技术的SP4TCMOS开关的其它模拟结果。如表I所示，模拟结果满足两个频带(800-900MHz和1800-1900MHz)的高功率处理能力的需要。例如，由接收(Rx)路径中的接收开关200提供的开关的谐振器与由发射开关201提供的堆叠晶体管一起可以提供从天线100到Rx的Tx模式下的高隔离度，这能够防止诸如LNA的接收电路元件受到高功率Tx信号的影响。另外，当第一接收路径Rxl模式处于工作状态时，Rxl和Rx2之间的隔离度还可以高到足以防止来自一条路径的信号(例如，Rx2)泄漏到另一条路径(例如，Rxl)。<table>tableseeoriginaldocumentpage19</column></row><table>表I对于能够理解上述描述和相关附图所-提供的教导的本领域纟支术人员来说，可以认识本文中所给出的本发明的许多改进和其它实施例。因此，应该理解本发明不局限于所给出的特定实施例，并且改进和其它实施例也包括在所附权利要求的范围内。尽管本文中使用了特定术语，但是它们只是一般的和描述意义上的使用，并且不用于限制的目的。权利要求1.一种CMOS天线开关，包括可在多个射频(RF)频带下工作的天线；与所述天线进行通信的发射开关；以及与所述天线进行通信的接收开关，其中，所述接收开关包括多个晶体管，所述多个晶体管包括具有体衬底的第一晶体管，其中，所述体衬底可有选择地连接在电阻和地之间。2.根据权利要求1所述的天线开关，其中，所述多个晶体管包括体开关晶体管，其中，所述体开关晶体管可操作以在所述电阻和地之间有选i奪地连4妾所述第一晶体管的所述体衬底。3.根据权利要求2所述的天线开关，其中，所述体开关晶体管包括源极和漏极，其中，所述源极被电连接至所述第一晶体管的所述体衬底，并且所述漏极被连接到地。4.根据权利要求1所述的天线开关，其中，所述多个晶体管包括具有第二体衬底的第二晶体管，其中，所述第二体衬底可有选择地在第二电阻和地之间连接，其中，所述第一晶体管被提供以至少部分地控制所述接收开关的第一接收信号路径，以及其中，所述第二晶体管^M^是供以至少部分地控制所述接收开关的第二接收信号路径。5.根据权利要求1所述的天线开关，其中，在发射(Tx)模式期间，所述发射开关被启用，所述接收开关被禁用，并且所述第一晶体管的所述体衬底被连4妄到地；以及在接收(Rx)模式期间，所述发射开关被禁用，所述接收开关被启用，并且所述体衬底开关^皮禁用，以在所述第一晶体管的所述体衬底和地之间提供阻抗。6.根据权利要求5所述的天线开关，其中，在所述发射(Tx)模式期间，至少部分地通过将所述接收开关的至少一条接收信号路径连接到地来禁用所述接收开关。7.根据权利要求1所述的天线开关，其中，所述多个晶体管中的至少一部分^皮级联在一起。8.根据权利要求7所述的天线开关，其中，所述第一晶体管进一步包括第一源极和第一漏极，其中，所述多个晶体管包括具有第二源极和第二漏极的第二晶体管，其中，通过将所述第二漏极电连接到所述第一源极来级联所述第一晶体管和所述第二晶体管。9.根据权利要求1所述的天线开关，其中，所述多个晶体管是第一多个晶体管，并且其中，所述发射开关包括第二多个晶体管，其中，所述第二多个晶体管的至少一部分被级联在一起。10.根据权利要求9所述的天线开关，其中，所述第二多个晶体管包括体浮动晶体管。11.一种用于才是供CMOS天线开关的方法，包括提供可在多个射频(RF)频带工作的天线；将发射开关电连接至所述天线；以及将接收开关电连4妄至所述天线，其中，所述接收开关包括多个晶体管，所述多个晶体管包括具有体衬底的第一晶体管，其中，所述体衬底可有选择地连接在电阻和地之间。12.根据权利要求11所述的方法，其中，所述多个晶体管包括体开关晶体管，其中，所述体开关晶体管被才乘作以在所述电阻和地之间有选4奪地连接所述第一晶体管的所述体衬底。13.根据权利要求12所述的方法，其中，所述体开关晶体管包括源极和漏才及，其中，所述源极被电连4妄至所述第一晶体管的所述体4于底，并且所述漏才及^L连^姿到:l也。14.根据权利要求11所述的方法，其中，所述多个晶体管包括具有第二体衬底的第二晶体管，其中，所述第二体衬底可在第二电阻和地之间有选择地连接，其中，所述第一晶体管被提供以至少部分地控制所述接收开关的第一接收信号路径，以及其中，所述第二晶体管被提供以至少部分地控制所述接收开关的第二接收信号路径。15.根据权利要求11所述的方法，其中，在发射(Tx)模式期间，所述发射开关被启用，所述接收开关^皮禁用，并且所述第一晶体管的所述体衬底^皮连接到地；以及在接收(Rx)模式期间，所述发射开关被禁用，所述接收开关^皮启用，并且所述体衬底开关^皮禁用，以在所述第一晶体管的所述体衬底和地之间4是供阻抗。16.根据权利要求15所述的方法，其中，在所述发射(Tx)模式期间，至少部分地通过将所述接收开关的至少一条接收信号路径连接到地来禁用所述4妾收开关。17.根据权利要求11所述的方法，其中，所述多个晶体管中的至少一部分^皮级联在一起。18.根据权利要求17所述的方法，其中，所述第一晶体管进一步包括第一源极和第一漏极，其中，所述多个晶体管包括具有第二源极和第二漏极的第二晶体管，其中，通过将所述第二漏极电连接到所述第一源极来级联所述第一晶体管和所述第二晶体管。19.根据权利要求11所述的方法，其中，所述多个晶体管是第一多个晶体管，以及其中，所述发射开关包括第二多个晶体管，其中，所述第二多个晶体管的至少一部分被级联在一起。20.根据权利要求19所述的方法，其中，所述第二多个晶体管包括体浮动晶体管。全文摘要本发明的实施例可以用于提供CMOS天线开关，CMOS天线开关可以指CMOSSP4T开关。根据本发明的实施例，CMOS天线开关可以在大约900MHz到1.9GHz的多个频率下工作。CMOS天线开关可以包括接收开关和发射开关。接收开关可以利用具有体衬底调节的多堆叠晶体管以从发射路径阻断高功率信号，并且保持接收路径的低插入损耗。另一方面，在发射开关中，体衬底调节技术可以应用于保持到天线的高功率传送。CMOS天线开关的示例性的实施例可以在两个频带(例如，900MHz和1.8GHz)提供31dBmP1dB。另外，根据本发明示例性的实施例可以分别获得900MHz和1.9GHz下的0.9dB和-1.1dB的插入损耗。文档编号H04B1/40GK101159440SQ20071016383公开日2008年4月9日申请日期2007年9月30日优先权日2006年10月3日发明者乔伊·拉斯卡尔,安敏植,张在浚,李彰浩,禹王命,赵壮赫,金学善申请人:三星电机株式会社