专利名称：采用具有错位像素的多个芯片的扫描成像器的制作方法
采用具有错位像素的多个芯片的扫描成像器
背景技术：
本发明涉及固态成像器和图像捕捉系统，并且具体来说针对两个 或更多像素系列的偏移或错位布置的像素的改进配置。更具体来说，
本发明涉及允许两个或更多成像器芯片端对端对接(butted)的配置，并 且这避免逐个芯片不合需要的增益变化。本发明理想地使用低功率 CMOS成像器技术和偏移像素系列并且采用伴随的(attendant)过滤器 和微透镜来执行。
固态图像传感器被用于各种应用，并且在追求这类应用的低成本、 高分辨率、高可靠性图像传感器方面已有极大的关注。CMOS成像器 技术由于仅要求单电源电压、其耐久性及其固有的低功耗而是有利的。 在实现极高的分辨率方面还有极大的关注，这需要增加的像素密度。
扫描系统用于各种图像捕捉应用，例如web审查和文档复印及存 档。按常规，这种类型的扫描器利用了接触图像传感器(CIS^莫块或者 CCD来捕冲足图像信息。在这类扫描系统中，CCD成像器的大小限制到 仅为被扫描对象(例如照片或文本)的宽度的一小部分。这种大小限制 由于通过大距离、即通过相当于页宽度的距离的电荷转移困难而产生。 这要求对文档的图像进行聚焦，以便将它缩小到成像器的大小。虽然 可能希望端对端连接多个CCD成像器以便有效创建单个长图像捕捉 装置，但是存在许多缺点使它不实用。
图1示出采用CCD固态成像器12的现有技术扫描器布置或扫描 系统10。聚焦透镜系统14安置成将要扫描的对象(例如一页文本16) 的缩小图像聚焦到CCD成像器12上。反射镜(这里未示出)可采用许 多实用扫描器布置。输出緩沖器18与CCD成像器12耦合，并且经由 软电缆用于驱动专用集成电路(ASIC)22。输入緩冲器20也与CCD成像器12耦合，并且用于将经过模数转换器(A/D)数字化的所捕捉图像 数据与主计算机、网络或者例如打印机或调制解调器、或者一些情况
下的具有图像处理功能、电机控制、光控制、送纸器和用户接口 ASIC 装置的多功能外设(MFP)的所有或某个部分等其它外围装置接口 。台式 系统还包含电动机和光源，以便在要扫描的文档16下方移动成像器。 可采用例如荧光管和LED等各种不同的光源以及例如步进电动机和 同步电动机等各种不同的驱动电动机。这些是众所周知的并且在这里 未示出，但将会理解为包含在扫描器系统中。CCD成像器具有许多缺
功耗和将其它功能集成到像素阵列上的严格限制能力。另外，在CCD 成像器中，像素必须以固定序列读出，这不准许忽略像素信息。
常规的基于CIS的扫描系统30如图2所示。在这个系统中，存在 端对端连接的多个CIS模块32(1)至32(N)。 CIS模块32(1)-32(N)定位 成彼此紧靠，以便构造与所捕捉图像同样宽的传感器的长毗连阵列。 光耦合器34安置成面向要扫描的对象36，并且将其图像聚焦到CIS 模块的阵列上。由于模块32(1)-32(N)的阵列需要与要扫描的对象36 同样宽，所以阵列必须非常大。拾取整个图像而没有对象的宽度上的 间隙或跳跃所需的CIS模块32(1)-32(N)的准确放置使得基于CIS的系 统的构造相当昂贵。各个独立CIS传感器也分别具有必须校正的各自 的电压偏移，并且这又增加系统的复杂度。
最近已经开发了有源列传感器(ACS)体系结构，如Pace等人的美 国专利No.6084229中所/>开，它准许CMOS图像传感器构造为具有 等效或优于可通过CCD或CID成像器实现的性能的单芯片摄像机。 ACS成像器有极低的固定冲莫式噪声。Pace等人的专利中所/>开和说明 的原理可有利地结合到扫描应用所采用的成像器中，并且通过引用将 那个专利结合到本文中
发明内容
因此，本发明的一个目的是提供一种固态成像器，它可用于扫描 系统并且避免了现有技术的缺点。
另一个目的是提供一种成像器，它在足以扫描文本文档的宽度上 是经济且有效的。
另一个目的是改进单色或彩色成像器的有效分辨率。
根据本发明的一个方面，固态区域或线性成像器集成电路制作成 以两个或更多像素系列配置的像素元素的阵列。 一个系列的像素相互 偏移，即，像素位置重叠或者错位。将像素的系列读出到相应输出总 线，并且可水平地或垂直地复用输出。这些成像器IC的两个或更多可 端对端对接，以便创建宽成像器组件。在这种情况下，各IC上的输出
总线还以使任何芯片对芯片电压偏移(chip-to-chip voltage offset)为最'J、
的方式连4妄。
根据本发明的实施例的用于捕捉图像的系统采用CMOS成像系 统、图像聚焦装置以及与CMOS成像系统耦合的图像控制处理系统。 CMOS成像系统具有带有至少一个像素系列的至少一个CMOS成像 器。图像聚焦装置将图像引导到至少 一个像素系列的至少 一部分上。
根据本发明的另 一个实施例的一种用于扫描或捕捉图像的方法包 括将图像引导到CMOS成像系统中的至少 一个像素系列的至少 一部分 上。接着，采用CMOS成像系统中的CMOS成像器中的该至少一个 像素系列来捕捉图像。在捕捉和处理图像期间控制CMOS成像系统。
根据本发明的另 一个实施例的一种用于捕捉图像的系统包括至少 一个CMOS成像器中的第一像素系列以及至少与该至少一个CMOS 成像器中的第 一像素系列相邻的至少另 一个像素系列。至少一个附加 像素系列相对于第 一像素系列偏移。
根据本发明的另 一个实施例的一种用于捕捉图像的方法包括将至 少 一个CMOS成像器中的笫 一像素系列相对于至少相邻于该至少 一个 CMOS成像器中的第 一像素系列的至少另 一个像素系列偏移，以及采 用偏移的第 一像素系列和至少另 一个像素系列的至少一部分来捕才足图像，以便增强所捕捉图像的分辨率。
当多个像素系列堆叠成使得像素连续偏移时，像素排列成沿对角 轴或多个对角轴对齐。可读取一系列偏移像素，使得视频信号在公共
感测节点上装仓(binned)，以及滤色器可放置在下方的像素所形成的对 角线上，因而允许优于现有技术的多个优点。对角线定向的像素和滤 色器通过使色串扰最小化来允许改进的色纯度。
本发明可提供一种比例如依靠CCD成像器或CIS成像器的系统等 用于捕捉图像的现有系统具有更大的灵活性和更低的成本来捕捉图像 的系统。本发明包括快门，以^^允许一系列、如行或歹'J(或对角线)中 的所有像素共享相同的曝光期、各颜色增强彩色平衡的独立积分周期、 多分辨率成像的像素忽略、在更小的区域中提供更高分辨率和更高色 纯度的错位像素以及来自不同(或相同)像素系列的信号的装仓 (binning)。手持和电池供电装置的有效计算能力的最近发展允许添加用 于获取可以是图片、文本、视频、条形码、生物统计的图像的高度集 成、低功率、小尺寸的系统，并因此使基于多芯片高耗电CCD的系统 处于极为不利的地位。
根据一个优选实施例，CMOS成像系统排列(arrange)为成像区域 上的行和列的像素阵列，其中列分为相互交替的第 一和第二系列的列， 使得各系列的列的像素相对于其它系列的列的像素偏移预定的量。各 列包括具有源电极和漏电极的列放大器FET。与第一系列的列关联的 至少一对导体分别与笫一系列的列的列放大器FET的源和漏电才及耦 合。与第二系列的列关联的另 一对导体与第二系列的列的列放大器 FET的源和漏电极耦合。第一和笫二输出放大器各包括与相应系列的 列的相应导体对耦合的附加FET和反馈通路。存在与所述成像器的傳_ 素耦合的图像控制电路，以便控制相应像素的定时和选通。
在一个优选布置中，第一和第二系列的列的对应像素在对角线上 相互偏移。像素排列在以对角线设置于像素控制区域两侧的像素区域 对中，使得像素区域对各在对角线上延伸。它们定义那个系列的连续像素区域对之间的对角线区。其它系列的列的像素中的像素位于所述 对角线区之内。
根据另 一个优选实施例， 一种用于扫描图像的系统可由端对端排
列的多个CMOS成像器、如CMOSIC来形成。每个这种CMOS成像 器配置有相互并排设置的两个像素系列，并且其中像素系列其中之一 相对于像素系列的另 一个偏移。各成像器还具有沿像素系列延伸的两 对导体，导体对与所述CMOS成像器上的相应像素系列关联。各像素 包括各自的像素放大器FET，像素放大器FET具有分别与关联的导体 对的导体耦合的源电极和漏电极。跨接导体将各所述CMOS成像器的 每个所迷导体对的导体与其余成像器的对应导体连接。 一对输出放大 器各自包括与所述CMOS成像器的至少一个的相应导体对耦合的附加 FET和反馈通路。与所述成像器的像素系列耦合的图像控制电路用于 控制像素的定时和选通。关联的图像聚焦部件、即透镜组或反射镜或 者这类聚焦元件的组合形成到这个宽成像器组件上的光学图像。偏移 像素系列的输出可共同或单独使用，以便准许根据需要来选择扫描速 度和分辨率，以及准许例如像素装仓等其它效果，这可用于^[氐光应用。
所公开的布置将成像器IC的整个电池配置为单个有源列传感器或 ACS,输出放大器服务于所有联合成像器的相应系列的各像素。这消 除了因电压偏移引起的图像失真，因为像素输出放大器各自形成相应 输出放大器的一部分。
根据本发明的多个实施例的任一个，光敏阵列由排列成任何数量 的列和行的多个像素组成。本发明的二维多色成像器实施例具有使相 邻像素之间的接触边缘为最小的优点，使得存在明显更小的色串扰的 可能性。简化了滤色器制造，因为相似彩色像素排列成使得对角线对 齐，并且可采用对角线带式或带状过滤器(diagonal ribbon or strip filter)。 微透镜阵列设置在成像区域上，使得各微透镜覆盖多个像素。在所述 实施例中，像素沿^^共对角线轴对齐。
在这些实施例中，添加微透镜阵列，以便增加到像素的釆集区域的入射光能量，从而增加对各像素的量子能。 一个微透镜可设置成将光聚焦到一个以上像素上。在彩色成像器中，微透镜可主要或完全设置在一个色带上，以便使色串扰最小化。由于同一微透镜之下的像素在空间取样方面将有效地处于相同点，所以两个(或更多)像素将相等
地分割入射光。但是，像素积分时间(integration times)可控制成对于不同像素是不同的，并且这可帮助扩大成像器的动态范围。
通过随后对将结合附图阅读的优选示范实施例的描述，将会更全面地理解本发明的上述和许多其它目的、特征及优点。
图1是根据现有技术的CCD扫描系统的示意图。图2是根据现有技术的CIS扫描系统的示意图。图3是根据本发明的一个实施例、用于捕捉图像的CMOS系统的示意框图。
图4是根据本发明的一个实施例的CMOS成像系统的局部框图和局部电路图。
图5是根据本发明的另 一个实施例的CMOS成像系统的框图。图6是图5所示的CMOS成像器的偏移像素系列的三个集合的筒图。
图7是在另 一个实施例中、用于图4所示的CMOS成4象系统的一个备选像素结构的简图。
图8是根据本发明的一个可能的实施例的CMOS扫描的示意图。
图8A是图8的实施例的一部分的局部示意图。
图9是示出可用于图4的实施例的一系列CMOS成像器IC的示意图。
图10是示出根据本发明的一个实施例、具有多个系列偏移像素的成像器的示意图。
图1] ;^根据本发明的一个实施例的像素结构的简图。图12是结合微透镜阵列的成像器的示意图。
具体实施例方式
现在参照附图，并且首先参照其中的图4,根据本发明的一个实施例，用于捕^J^象42(例如文本)的图像的系统40包括透镜44、 CMOS成像系统46、图像控制处理系统47和输出总线51。可使用其它等效组件。图像控制处理系统47可包含在CMOS传感器46上，以便消除对独立组件的需要并且降低总成本。本发明提供一种用于捕捉图像的系统，它具有比使用CCD或CIS技术的现有系统更大的灵活性和更低的成本。另外，本发明提供用于CMOS成像系统46中的独特偏移像素结构。
如图3所示，透镜44安置在系统中，以便将:f皮扫描或者以其它方式捕捉的图像聚焦或引导到CMOS成像系统46上。在这个实施例中，透镜44将被扫描图像缩小到CMOS成像系统上，但是，透镜可用于以另一种方式来聚焦图像，例如没有任何缩小的直接转移或者带有或没有图像的放大。另外，虽然示出透镜44，但是其它类型的聚焦和图像形成系统可用于将要扫描的图像聚焦或引导到(例如反射镜或反射镜和透镜组合)CMOS成像系统上。
现在参照图4， CMOS成像系统46在CMOS芯片上形成，并且包括CMOS成像器48， CMOS成像器48具有一对错位像素系列51(1)至50(4)和52(1)至52(4),例如像素的行或列； 一对地址解码器54(1)和54(2)， 一对复位偏置56(a)和56(2); 一对复位选择58(1)和58(2)，一对光电门选择60(1)和60(2); —对运算放大器62(1)和62(2); —对相关双取样器(CDS)64(1)和64(2);像素选择和输出驱动器66;以及多个场效应晶体管。在其它实施例中，CMOS成像系统可包括其它组件和布置、如光电二极管。在这个实施例中，术语"像素"表示光敏元件和像素控制电路，但是，其它布置是可能的，其中像素实质上可以仅包含光敏元件。在图4的实施例中，第一和第二像素系列50(1)至50(4)和52(1)至52(4)彼此相邻，以及第二像素系列52(1)至52(4)相对于第一像素系列50(1)至50(4)偏移像素间距(pixelpitch)的一半。在其它实施例中，第一和第二像素系列50(1)至50(4)和52(1)至52(4)可具有其它间隔布置，并且可偏移不同量或不同间距。像素系列可具有不同的像素数量。另外，虽然示出两个系列偏移像素50(1 )至50(4)和52(1)至52(4),但是，CMOS成像器48可具有其它配置，例如单个像素系列或者三个或更多像素系列。如果包括多个像素系列，则像素系列最理想地偏移像素系列的总数的倒数，例如，如果存在三个像素系列，则像素将相互偏移三分之一；如果存在四个像素系列，则像素将相互偏移四分之一，等等。可使用其它布置，例如使像素系列偏移其它量或者使像素系列的一部分没有偏移。通过偏移像素系列50(1)至50(4)和52(1)至52(4),来自笫一像素系列50(1)至50(4)的输出可与扫描运动同步地与来自第二像素系列52(1)至52(4)的输出进行交织(interleave)。相比仅具有单个像素系列的系统，交织输出将增加系统40的分辨率，而无需增加系统或装置的总长度并且没有成本的明显增加。
CDS 64(1)和64(2)的输出与输出驱动器66耦合，输出驱动器66与输出总线51耦合，以及各放大器的输出与CDS 64(1)和64(2)其中之一的输入耦合。FET 80和90的源极和漏极与放大器62(2)的输入耦合。在这个实施例中，像素50(1)和50(2)共享与FET 68的栅极之一耦合的同一感测节点100，像素50(3)和50(4)共享与FET 74的栅极之一耦合的同一感测节点102,像素52(1)和52(2)共享与FET 80的栅极之一耦合的同一感测节点104，以及像素52(3)和52(4)共享与FET 90的栅极耦合的同 一感测节点106。 FET 70的漏极与FET 68的另 一栅极耦合，并且FET 70的源极与像素50(1)耦合，FET 72的漏极与FET 68的同一栅极耦合，并且FET70的源极与像素50(2)耦合，FET76的漏极与FET74的另一栅极耦合，并且FET76的源极与像素50(3)耦合，FET 78的漏极与FET 74的同一栅极耦合，并且FET 78的源极与像素50(4)耦合，FET 82的漏极与FET 80的另一栅极耦合，并且ET 82的源极与像素52(1)耦合，FET 84的漏极与FET 80的另一栅极耦合，并且FET 82的源极与l象素52(1)耦合，FET 84的漏极与FET 80的同一4册极耦合，并且FET 84的源极与像素52(2)耦合，FET 86的漏极与FET 90的另 一栅极耦合，并且FET 86的源极与像素52(3)耦合，以及FET 88的漏极与FET 86的同一4册极耦合，并且FET 88的源极与像素50(4)耦合。
地址解码器54(1)与FET 68的一个栅极和FET 74的一个栅极耦合，以及地址解码器54(2)与FET 80的一个栅极和FET 90的一个栅才及耦合。地址解码器54(1)还与FET70、 72、 74和76的栅极耦合，以及地址解码器54(2)还与FET 82、 84、 86和88的栅极耦合。地址解码器54(1)和54(2)还耦合在一起，并且与时钟97和起始脉冲耦合。复位偏置56(1)与FET 92的源极和FET 94的源极耦合，以及复位偏置56(2)与FET 96的源极和FET 98的源极耦合。FET 92的漏极与FET 70的源极和FET 72的源极耦合，FET 94的漏极与FET 76的源极和FET 78的源极耦合，FET 96的漏极与FET 82的源极和FET 84的源极耦合，以及FET 98的漏极与FET 86的源极和FET 88的源极耦合。复位选择58(1)与FET 92的栅极和FET 94的栅极耦合，以及复位选择58(2)与FET 96的栅极和FET 98的栅极耦合。光电门选择60(2)与像素50(1)和50(3)耦合，以及光电门选择60(1)与像素50(2)和50(4)耦合。光电门选择60(3)与像素52(1)和52(3)耦合，以及光电门选择60(4)与像素52(2)和52(4)耦合。
图像控制处理系统47耦合到并且控制CMOS成像系统46中的复位选择58(1)和58(2)、地址解码器54(1)和54(2)、光电门选择60(1)和60(2)以及输出驱动器66，但是图像控制处理系统47可与其它组件耦合。图像控制处理系统47包括中央处理单元(CPU)或处理器或者专用逻辑、存储器和收发器系统，它们分别通过总线系统或其它链路耦合在一起，但是图像控制处理系统47可包括其它组件和布置。图像控制处理系统47中的处理器运行已存储指令的一个或多个程序以便进行图像处理，例如，控制每个像素系列的积分时间，以便确保均匀积分 周期或者控制不同像素系列的积分周期，使得它对于不同颜色是不同 的，控制像素系列集合(例如像素行或列)之间的像素的装仓，以及控 制在什么时候忽略系列中的像素以及忽略系列中的哪些像素，或者增
加受关注区域中的分辨率或对比度动态，或者增加帧速率；以及运行
其它指令的一个或多个程序，例如用于视频功能、打印机电动机驱动 器控制、送纸控制、纸张分类控制、打印头控制、用户界面、传真和 调制解调器能力。
用于CPU或处理器或者专用逻辑的这些编程指令存储在存储器 中，但是那些编程指令的部分或全部可存储在其它位置处的一个或多 个存储器中并且从其中检索。由耦合到处理器的磁、光或其它读取和/ 或写入系统读取和/或写入的例如系统中的静态或动态的随机存耳又存 储器(RAM)或者只读存储器(ROM)或者软盘、硬盘、CDROM或者其 它计算机可读介质等各种不同类型的存储器存储装置可用于存储器。 收发器系统用于在操作上在图像控制处理系统47与其它系统、如 CMOS成像系统46之间进行耦合和通信。可使用各种不同类型的计算 机接口，例如红外线、USB、蓝牙、811.XX、并行端口、 1394、相机 链路、DVI或SMPTE 29X。在这个具体实施例中，图像处理功能处于 如图3中与CMOS成像系统46在相同CMOS芯片上的图像控制处理 系统47中，但是可使用其它布置，例如使图像处理的所有功能以及例 如台式扫描器或MFP等其它功能包含于同一芯片上的CMOS成像器 48中或者包含于相对于CMOS成像系统46处于其它芯片上的独立组 件中，独立组件随后又耦合在一起。
功率监测系统45与CMOS成像系统46耦合并且在CMOS芯片 上，但是，功率监测系统45可以是位于另一个芯片上并且与具有 CMOS成像系统46的芯片耦合的组件。功率监测系统45监测CMOS 成像系统46 ，以便检测什么时候CMOS成像系统46未被使用、例如 未捕捉图像或将图像转移出，然后在未使用周期中关闭功耗以节省电力。
参照图5，用于彩色扫描应用的CMOS成像系统110包括三个 CMOS成像器112(1)-112(3)，其中每个CMOS成像器112(1)-112(3)表 示不同的色带(color band),但是，可使用其它布置，例如具有其它数 量的CMOS成像器，和/或使CMOS成像器表示相同色带或者具有单 色成像器。CMOS成像器112(1)-112(3)还可用于捕捉相同的色带，或 者可以为单色。通过多个CMOS成像器112(1)-112(3),可执行其它操 作，例如来自CMOS成像器112(1)-112(3)之一的一个系列中的像素的 信号与来自CMOS成像器112(1)-112(3)中的另 一个的一个系列中的像 素的信号的装仓。除本文所述之外，CMOS成像器112(1)-112(3)的结 构和操作与参照图4所述的CMOS成像器46相同，因而在此不作详 细描述。每个CMOS成像器112(1)-112(3)具有像素系列118(1)-118(2)、 120(1)-120(2)和122(1)-122(2)的集合，如图6所示。
在这个具体实施例中，CMOS成像器112(1)-112(3)所表示的色带 为红色、绿色和蓝色，但可表示其它色带，例如青色、品红色和黄色。 这些可以是不可见带，例如UV或IR。滤色器放置在特定色带的每个 像素系列118(1)-118(2)、 120(1)-120(2)和122(1)-122(2)之上。在这个具 体实施例中，使用红、绿和蓝滤色器。
在这个具体实施例中，图像控制处理系统114处于与CMOS成像 器112(1)-112(3)相同的芯片上，但是，图像控制处理系统114可位于 与CMOS成像器112(1)-112(3)耦合的独立组件中，如图3的实施例所 示。图像控制处理系统114的结构和操作与参照图3和图4所述的图 像控制处理系统47相同。图像控制处理系统47用于控制包括各CMOS 成像器112(1)-112(3)中功能的CMOS成像器112(1)-112(3)的操作，例 如，控制每个像素系列的积分时间，以便确保均匀积分周期或者控制 不同像素系列的积分周期使其对不同颜色不同，控制像素系列集合、 例如像素行或列之间的像素的装仓，以及控制在什么时候忽略系列中 的像素以及忽略系列中的哪些像素，以便增加帧速率；以及控制其它指令，例如用于视频功能、打印机电动机驱动器控制、送纸控制、纸
张分类控制、打印头控制、用户界面、传真和调制解调器能力。在Pace 等人的美国专利No.6084229中公开了用于控制积分周期、像素的装仓 以及忽略像素的方法。CMOS成像系统110还包括输入ll沖器116, 它与CMOS成像器112(1)-112(3)耦合，并且用于驱动和控制CMOS成 像器112(1)-112(3),其中包括地址解码器54(1)-54(2)、复位控制 58(1)-58(2)、 CDS电路64(1)-64(2)、光电门60(1 )-60(4)、时钟97和起 始98、像素选择66、系统47的全局复位、感测节点复位100、 102、 104和106、像素忽略或像素装仓以及消除未使用时的功库毛的功率降低 模式。
现在将参照图3和图4来描述用于捕捉图像的系统40的操作。透 镜系统44将一皮扫描或者以其它方式捕捉的图像42的缩小图像聚焦或 引导到CMOS成像系统46中的CMOS成像器48中的像素系列 50(1)-50(4)和52(1)-52(4)的至少一部分上，但是可使用引导图像42的 其它配置，例如将图像的实际大小形式或者放大形式引导到CMOS成 像器48上。另外，其它装置、如反射镜可用于将图像引导到CMOS 成像器48上。
当图像42被引导到具有用于捕捉图像的光敏元件的像素系列 50(1)-50(4)和52(1)-52(4)上时，像素50(1)-50(4)和52(1)-52(4)将根据由 图像控制处理系统47控制的光电门选择60(1)-60(4)的状态开始对缩小 图像进行积分。读出序列操作是为了捕捉像素50(1)-50(4)和52(1)-52(4) 上的图像，通过复位控制58(1)-(2)感测CDS的复位电平并且通过光电 门控制线60(1)-(4)将共享像素的一个或多个转移到各感测节点上，来 复位感测节点100、 102、 104和106的一个或多个。在这个具体实施 例中，当光电门选择60(1)-60(2)的一个或多个偏置到一个电压电平、 例如零伏(仅为了示例)时，则像素行不能对图像(例如文档或其它被扫 描对象的图像)进行积分或捕捉。当光电门选择60(1)-60(4)的一个或多 个偏置到另一个电压、例如3.3伏^又为了示例)时，则与3.3的光电门选择60(1)-60(4)耦合的像素行可对图像进行积分和捕捉。 一旦捕捉了 图像，则光电门选择60(1)-60(4)的一个至全部又偏置到第 一电压电平， 在这个示例中为零伏。光电门选择60(l)-60(4)的操作与感测节点100、 102、 104和106结合进行。感测节点100的才乘作与FET 70和72的地 址解码器选择以及FET 92的复位结合。图4所示的是仅对于这个示例 共享同一感测节点100的两个像素。共享同一感测节点的像素的数量 可从一个到多个不等。越多像素共享同一感测节点，则需要越多光电 门控制60(X)线路，&十定时增加了复杂度。这可采用像素与感测节点 之间的中间存储来克服，但是这种中间存储对像素结构增加复杂度。 实现这个方面的像素结构的一个示例如图7所示，并且包括光电门和 存储门。随后，将具有来自被扫描文档的所捕捉信号的像素转移到感 测节点供读取。光电门控制线60(l)-60(4)和关联感测节点100、 102、 104和106确定选择哪些像素50(1)-50(4)和52(1)-52(4)供读取。对于光 电门控制60(2),感测节点是100和102，以及待读取的像素分别是50(1) 和50(3)。所有像素信号对于每个光电门控制线60(l)-(4)并行转移，因 此来自地址解码器54(1)和54(2)并且与各光电门控制60(1>(4)关联的 像素选择线必须由地址解码器54(1)或54(2)同时接通。因此，对于光 电门控制60(2),感测节点是100和102，以及待读取的像素是50(1) 和50(3),并且传输FET 70和76必须由地址解码器54(1)并行选择。 将光电门控制信号60(2)驱动到零，以便将像素50(1)和50(3)上的电荷 转移到感测节点100和102上。然后，传输FET 70和76由地址解码 器54(l)截止(tumoff),并且对于这个示例，光电门控制60(1)则可重新 偏置到3.3伏，以及耗尽(deplete)像素50(1)和50(3)之下的硅，以便开 始对积分的下一巾贞进行积分。这时，与光电门控制60(2)关联的所有像 素使像素信息遮挡(shutter)到感测节点IOO和102上。随后，地址解码 器通过选择FET 68的控制栅极来选择要读取哪一个感测节点100和 102，以便由运算放大器62(1)输出到CDS电路64(1)，如Pace等人的 美国专利No.6084229所述，然后在需要时通过地址解码器54(1)选择FET 74的控制栅极来选择序列中的下一个像素供读取，以及感测节点 102再次由运算放大器62(1)读取。
在由复位控制58(1)复位之后，通过地址解码器54(1)选择传输FET 72和78，然后将光电门控制信号60(1)驱动到零，对于^f皮转移到感测 节点100和102上的像素50(2)、 50(4)再次重复进行这个过程。转移控 制FET72和78由地址解码器54(1)截止，以便遮挡信号。由地址解码 器54(1)通过接通FET 68的控制栅极来选择感测节点100和102供读 取，以便通过运算放大器62(1)和CDS电路64(1)输出像素，以及FET 68的控制栅极再次截止。通过地址解码器54(1)接通FET 74的控制栅 极来选择所需的下一个像素供读取，以便通过运算放大器62(1)和CDS 电路64(1)输出像素，以及FET 74的控制栅极再次截止。光电门控制 60(1)重新偏置到3.3伏，以便根据需要开始下一个积分周期。
在由复位控制58(2)复位之后，通过地址解码器54(2)选择传输FET 82和86，然后将光电门控制信号60(3)驱动到零，对于一皮转移到感测 节点104和106上的像素52(1)和52(3)再次重复进行这个过程。转移 控制FET 82和86由地址解码器54(2)截止，以便遮挡信号。由地址解 码器54(2)通过接通FET 80的控制栅极来选择感测节点供读取，以便 通过运算放大器62(2)和CDS电路64(2)输出像素，以及FET 80的控 制栅极再次截止。通过地址解码器54(2)4妄通FET 90的控制栅极来选 择所需的下一个像素供读取，以便通过运算》欠大器62(2)和CDS电路 64(2)输出像素，以及FET 90的控制栅极再次截止。光电门控制60(3) 重新偏置到3.3伏，以便根据需要开始下一个积分周期。
在由复位控制58(2)复位之后，通过地址解码器54(2)选择传输FET 84和88，然后将光电门控制信号60(4)驱动到零，对于^皮转移到感测 节点104和106上的像素52(2)、 52(4)再次重复进行这个过程。转移控 制FET 84和88由地址解码器54(2)截止，以^J4挡信号。由地址解码 器54(2)通过接通FET 80的控制栅极来选择感测节点供读取，以便通 过运算放大器62(2)和CDS电路64(2)输出像素，以及FET 80的控制栅极再次截止。通过地址解码器54(2)接通FET 90的控制栅极来选择 所需的下一个像素供读取，以便通过运算放大器62(2)和CDS电路64(2) 输出像素，以及FET 90的控制4册极再次截止。光电门控制60(4)重新 偏置到3.3伏，以便根据需要开始下一个积分周期。
像素系列的光电门控制信号通常同时全部重新偏置到3.3，以便具 有均匀的积分时间。分别在像素50(1)和50(2)、 50(3)和50(4)以及52(1) 和52(2)以及52(3)和52(4)之间的共享感测节点100、 102、 104和106 通过同时转移共享感测节点的两种像素，允许系列中的相邻像素50(1) 和50(2)、 50(3)和50(4)以及52(1)和52(2)以及52(3)和52(4)装仓在一起。 这可通过地址解码器54(1)同时选择传输FET 70和72并且光电门控制 60(1)和60(2)也被同时操作的这个示例来实现。与光电门控制信号60(1) 和60(2)连接的所有像素50(1)-50(4)将同时转移，并且所有传输门将需 要同时选择。否则，感测节点复位，转移和读取与先前所述相同。一 个或多个像素50(1)-50(4)和52(1)-52(4)可根据需要由地址解码器或移 位寄存器54(1)和54(2)忽略；同时保持最大读出速度以便获得较高帧 速率。另外，通过利用Pace等人的美国专利No.6084229的放大器配 置，地址解码器54(1)和54(2)可选择像素系列50(1)-50(4)和52(1)-52(4) 的多个感测节点100、 102、 104和106,通过这个示例，同时对所选 感测节点上的最暗信号而言，是将支配运算放大器62(1)的输出的信 号。对于图4所示的NFET,最暗信号^:对于所选感测节点具有最高 电平的信号，并且是将会饱和以便接通(complete)授予Pace等人的美 国专利No.6084229的运算放大器的感测节点。在选择多个感测节点时 选择最暗像素的这种方法称作"自动黑色装仓"(auto black binning)。 如果感测FET 68、 74、 80和90是PFET而不是如图4所示的NFET, 则最白像素可按照相同方式来选择，并且在这种情况下称作"自动白 色装仓"。在扫描应用中，纸张往往为白色，而被成像文本为黑色。 读取像素50(1)-50(4)和52(1)-52(4)的顺序可按照来自移位寄存器或随 机地址解码器54(1)和54(2)的预定序列以及由像素选择和输出驱动器66复用或交织的像素系列的数量来进行。可需要额外控制线改变成像 素顺序，并且这种实现对于本领域的技术人员将是清楚的，因此这里
未示出。虽然遮挡操作在将所有像素50(1)和50(2)、 50(3)和50(4)、 52(1) 和52(2)、 52(3)和52(4)装仓在感测节点100、 102、 104和106内时完 成，但是当读出单独共享感测的像素时出现可能的问题。当共享感测 节点的像素在光电门控制信号之间具有延迟时出现问题(在不同时间 转移电荷)这使相同系列的像素具有略有不同的积分时间。这个问题的 一个解决方案是每个像素具有存^f诸场所(site),如图7所示。
把来自放大器62(1)和62(2)的输出的信号提供给CDS 64(1)和 64(2)，以及CDS64(1)和64(2)的输出与输出驱动器66耦合，输出驱动 器66在这个示例中向输出总线51输出信号。因此，通过本发明，来 自CMOS成像系统46中的CMOS成像器48中的像素50(1)-50(4)和 52(1)-52(4)的信号单独选择并且以所需的任何顺序与输出51耦合。例 如，可交织来自像素50(1)-50(4)和52(1)-52(4)的信号，以便增加分辨 率而没有实质上增加成像系统46的长度或大小，或者如果选择像素 50(1)-50(4)和52(1)-52(4)上的信号的一部分而忽略其它，则帧速率可提 高，但是所得图像具有较低分辨率。
现在将参照图3 、图5和图6来描述用于采用具有CMOS成像器 112(1)-112(3)的CMOS成像系统110取代CMOS成像系统46来捕捉 图像的系统40的操作。除了这里所述之外，图5中的每个CMOS成 像器112(1)-112(3)的操作与图4的CMOS成像器48相同。通过这个 系统，透镜44将一皮扫描或者以其它方式捕捉的图像的缩小图像聚焦或 引导到CMOS成像系统110中的CMOS成像器112(1)-112(3)上的像素 系列118(1)-118(2)、 120(1)-120(2)和122(1)画122(2)上，但是同样可使用 引导图像的其它配置，例如将图像的实际大小形式或者放大形式引导 到CMOS成像器112(l)-112(3)上。另外，其它装置、如反射镜可用于 将图像引导到CMOS成像器112(1)-112(3)上。
在这个具体实施例中，不同的过滤器针对CMOS成像器112(1)-112(3)中的像素序列118(1)-118(2)、120(l)-120(2)和122(1)-122(2) 的集合的每个，并且对于CMOS成像器112(1)中的像素系列 118(1)-118(2)过滤器滤出(filter out)红色、对于CMOS成像器U2(2)的 像素系列120(1)-120(2)滤出绿色以及对于CMOS成像器112(3)的像素 系列122(1)-122(2)滤出蓝色，但是，各CMOS成像器112(1)-112(3)可 被滤波以便捕捉其它信息，或者可以是单色。用于捕捉和处理来自 CMOS成像器112(1)-112(3)中的像素序列118(1)-118(2)、 120(1)-120(2) 和122(1)-122(2)的每个的信号的过程与以上对于图4中的CMOS成像 器48的像素序列50(1)-50(4)和52(1)-52(2)所述的相同。
对于具有三个CMOS成像器112(1)-112(3)的CMOS成像系统110， 不同色带的每个CMOS成像器112(1)-112(3)中的每个像素系列 118(1)-118(2)、 120(1)-120(2)和122(1)-122(2)的积分时间可单独控制。 通过单独控制每个CMOS成像器U2(l)-112(3)的积分时间，每个
量。如果允许每种颜色对于略有不同的时间量进行积分，则在积分周 期期间可实现彩色平衡，而不是通过图像处理器的后处理来实现。这 筒化了扫描或成像操作，并且改进三色通道的信噪平衡。可选地，将 黑色基准像素系列或者几个黑色基准像素加入CMOS成像器 U2(l)醒112(3)的每个像素系列118(1)-118(2) 、 120(1)-120(2)和 122(1)-122(2)。另 一个选项是将单色像素系列作为基准加入CMOS成 像器112(1)-112(3),以便帮助艺术线条和纯文本扫描应用。
通过具有三个CMOS成像器112(1)-112(3)的CMOS成像系统110， 也可执行其它方法。例如，可将来自不同CMOS成像器112(1)-112(3) 的像素的信号装仓，以便在输出之前将信号结合在一起。装仓提供较 高帧速率时的较低分辨率。装仓往往定义为来自像素的相邻信号或数 据的总和，并且通过把来自像素的一个以上信号转移到同 一节点上(如 输出总线51)来实现。
系列50(1)-50(4)和52(1)-52(4)中的像素的备选像素结构如图7所示。图4的所有其它电路方面对于这个示例保持相同。所有定时保持 为如前面所述，除了以下例外。如图4所示的像素系列的光电门控制
60(1)-(4)保持不变，以及来自这些光电门控制60(1)-(4)之一的连接示出 为对于存储门的FET 138的输入。在将光子生成电荷转移到感测节点 100、 102、 104和106之前，在这个示例中，存在必须首先进行的两 个额外的定时步骤，以及已经增加两个额外的FET 136和138以便确 保系列中的所有像素的均匀积分。在像素50(1)-50(4)和52(1)-52(4)、 例如与FET 134相邻的表示像素50(1)-50(4)和52(1)-52(4)之一的像素 已经对信号积分了预期周期之后，通过选择FET 136的栅极并且对于 这个示例使以FET 138表示的存储门偏置到3.3伏，以及通过将光电 门134偏置到零伏并使TX1截止来使光电门134截止，所有像素 50(1)-50(4)和52(1)-52(4)使光子生成电荷通过TXl转移。这时，以FET 138表示的存储门取代光电门控制60(1)-(4)其中之一，并且定时与前面 所迷相同。根据这个示例，像素积分可通过使光电门134重新偏置到 3.3伏来立即恢复。图7的布置允许对所有像素的均匀积分以及对像素 装仓、忽略和以所期望的任何序列允许"自动黑色装仓"或"自动白 色装仓"的完全控制。
现在参照图8，扫描系统140包括聚焦系统142、如透4竟组，它可 以是缩小、放大或单功率系统(one-power system),它形成将在CMOS 成像系统146上扫描的文档144的图像。成像系统146由端对端对接 的一系列CMOS成像器146(1)至164(N)形成。这些成像器146(1)至 164(N)的每个采用 一个或多个系列错位像素，其中系列例如作为4象素 行或列，并且包括其它控制电路、定时电路和地址解码器，例如结合 Pace等人的美国专利号6084229所讲授的有源列传感器(ACS)所述。 这些成像器的每个对于每个像素系列(或系列对)具有一对内部视频连 接，以便当可以连线传感器时接通(complete)内部行或列的分布》文大 器。通过将源和漏线与其它成像器的其它源和漏线并联连接到单个有 效系统中，将仅需要使用这些成像器的单个成像器上的放大器。通过并联连接源和漏线，系列中的所有像素在被寻址时将会仅接通
(complete)—个放大器，从而使成像器之间的偏移为最小，并且所有像 素将具有与只有一个运算放大器时相同的线性度。视频信号导体或跨
接148在这里示为将各个成像器146(1)至146(N)的源和漏导体相互连 接(join)。
如图8A更详细示出，在这个实施例中，存在三对错位或偏移像 素系列的集合150，例如用于彩色扫描的红色、蓝色和绿色系列，在 成像器146(1)至146(N)的每个中，在这里仅示出146(N)的末端的一个。 每个这种成像器还具有沿一条边延伸的控制和使能电路152以及与每 个像素系列或者在一些实施例中与每对像素序列关联的相应视频输出 放大器160、 162和164。如前面相对ACS成像器设计所述，每个放大 器160、 162、 164的输入与源和漏导体对154或者相应的像素系列连 接。在这种情况下，跨接148从一个芯片到下一个芯片链接这些导体 154,并且只有来自这单个成像器146(N)的输出放大器160、 162、 164 用于将视频输出信号转移到下 一级。
简单单色布置如图9所示，以便示范邻接成像器IC 146(1)至146(N) 的连接的原理。在这里， 一个成像器146(1)示为与第二个成像器146(2) 邻接，其中跨接或导体线148从一个成像器到下一个连接源和漏导体 S、 D。 一个像素系列150(1)在这里表示为它的各个像素相对于第二像 素系列150(2)偏移一半间距，但在其它应用中可采用其它偏移量。各 像素具有输出FET 151，其中栅极与像素的光电传感器P耦合，并且 它的源和漏电极分别与导体S、 D耦合。在此省略定时和控制电路及 其它辅助电路，以避免附图杂乱，但是大家会理解存在于实用实施例 中。如同前面所述的其它实施例那样，控制电路可实现一个或多个像 素系列中的像素的读出的选择性忽略，它准许对分辨率和帧速率进行 控制。
这些成像器中的第N个成像器146(N)中的输出放大器160、 162 的输入与那个成像器146(N)的源和漏导体耦合，它们通过^争接导体148与其余成像器的相应导体连接，并且这些输出放大器将视频输出提供
给下一级。在此可包含相关双取样器电路，例如在上述Pace等人的美 国专利6084229中可看到。输出放大器160、 162各配置为平衡放大器， 其中 一个FET在像素顺序读出时依次平衡各相应像素的FET 151 。各 输出力文大器160、 162也形成反馈电路，并且在上述Pace等人的美国 专利6084229中描述了这个方面。公共放大器用于所有单独成像器ID 156(1)至156(N)上的每个像素系列避免逐个芯片的视频输出信号的任 何偏移。
现有技术基于CIS或CCD传感器的系统在系列中的像素之间或者 在多个成像器上缺少一个放大器的闭环或公共反馈。有源像素传感器 (APS)通常配置为具有伴随增益变化和偏移变化的源跟随器，因为源跟 随器緩冲器是开环配置。
内部源和漏线在图IO更详细示出，它示出一个实用实施例。在这 个视图中，仅示意示出一个成像器146(N)的一部分。在这里，像素排 列成系列，其中示出源连接170(1)至170(3)和漏连接180(1)至180(3)。 源连接和漏连接是偏置线，它们使所示的所有感测节点(例如172和 174)与被选择时接通放大器182(1)至182(3)的FET 176连接。这是Pace 等人的专利No.6084229所讲授的ACS配置，对它进行引用。这个成 像器146(N)的源和漏连接与所有其它成像器146(1)至146(N-l)的对应 连接并联连线。通过把来自各传感器的一系列的所有像素与图像捕捉 系统的其它传感器的对应系列的像素连接，并联连线的所有像素将接 通同一放大器，从而使困扰现有技术的偏移变化和增益变化为最小。 各緩冲器和放大器具有它自己的增益和偏移；因此，只要对于每个像 素系列仅存在单个放大器，则将增益和偏移变化限制到一个放大器。 CMOS成像系统可包括其它组件和布置。在这个具体实施例中，术语 "像素"表示光敏元件加上关联像素控制电路，但是，其它布置是可 能的，例如其中像素只包含光敏元件。系统可配置有端对端邻接的成 像器，以便延长可捕捉的图像的有效长度。单芯片系统的长度因半导体晶圓制造限制和晶圆成品率问题而受到限制，但是通过端对端对接 成像器，可克服这类成品率和长度限制。系统还可通过相同方式沿宽 度方向扩展到半导体晶圆制造商的大小和成品率限制，因此，多成像 器二维系统可通过这里所示和所述的相同方式来形成。
如图10所示，在彩色系统中，^^定颜色(R,G,B)的像素经过偏移， 以便沿给定对角线轴对齐，并且对角线对齐的像素可与相应滤色器 190、 191、 192、 193等重叠。这种几何形状准许连续带式过滤器或带 状过滤器放置成彼此相邻，以便于制造。另外，这种布置的优点在于， 像素仅沿两边的部分与另一种颜色的像素邻接，这减少色串扰的发生。
又如图IO所示，在这个具体实施例中，存在多个像素系列184(1)、 184(2)、 184(3)，并且像素系列彼此相邻，其中相邻像素系列184(2)相 对于第一像素系列184(1)偏移像素间距的一半，^旦是像素系列184(1) 至184(3)可具有其它间距或偏移量。第一、第二和第三像素系列184(1) 至184(3)可具有其它间隔布置，不同像素系列可偏移其它量，以及每 个像素系列可具有系列中的多个像素。每个像素系列在需要时可通过 不同布置偏移成具有重叠和偏移像素系列，以便增强分辨率。
在像素排列成偏移配置并且系统为彩色系统的情况下，关联滤色 器可沿 一个系列排列、与像素系列垂直排列或者如现有技术中常见地 排列在矩阵(例如拜耳矩阵)中。滤色器需要对于像素直接对齐，以便 使引起色彩不纯的杂散光为最小。在这里，为了将滤色器沿相互偏移 的像素对齐，滤色器实际上将定向成某个角度。这创建对角线扫描布 置，它可因偏移像素引起分辨率的增强以及滤色器混叠的有害效果的 降低(参见Dr. William E. Glenn的"A 1920 X 1080 60P system Compatible w池a 1920 X 1080 301 Format" , SMPTE Journal, 2002年 7月/8月)。
图11示出实际成像器像素布局190，其中为了便于说明加入了功 能块。在这里，布局190配置有对角线滤色器重叠(overlay)。对角线滤 色器191、 192、 193各以匹配过滤器下方的像素设计的连续带状布置。红色、 绿色和蓝色像素的集合194以及控制晶体管196的相对侧的红色、绿 色和蓝色像素的类似集合195。像素区域排列在像素控制区域的对角 线和两个相对侧。奇数列的像素组定义它们之间的对角线区，而偶数 像素组位于这些对角线区内。整个组194(1)沿对角线布置，并且相对 于同一行的相邻组194(2)偏移1/2像素的间距。组194(1)本身沿对角线 倾斜，使得连续列的组与下面一行的像素组对齐，以便使给定颜色的 像素沿相同对角线布置。所放置的过滤器使色串扰为最小，并且与采 用矩阵类型过滤器、如拜耳方法滤色器的成像器相比，具有明显更优 良的颜色识别。通过使可用于允许串扰的每个像素的周边为最小，来 产生这种改进。通过将过滤器和像素放置在对角线，各像素只有两边 与不同滤色器对接。在拜耳系统中，作为比较，各像素在所有四边与 不同滤色器相邻。通过如图11所示的对角线带状滤色器，各i"象素只有 两边与不同颜色的过滤器相邻。此外，保持了彩色对角线取样的分辨 率有益效果，如Publ. Appln. Us 2002-0175270以及上述Gle皿的论文 中所述。
图12示出本发明的一个实施例，其中，微透镜200的阵列用于提 高像素的量子效率。在这里，采用具有以上参照图9所述的筒单单色 布置的微透镜，其中， 一对对接成像器IC相互毗连。在这个简单布置 中，存在两个像素系列150(1)和150(2),其中， 一个系列的各个像素 相对于第二像素系列中的像素偏移一半间距。电子、控制和视频信号 发展的细节一般如以上针对图9所述。但是，在这里，各个像素的光 敏元件P成形为使得它们的几何形状沿包含来自每个系列的一个像素 的对角线配合(fit),即，沿像素之间的偏移。
微透镜布置200可以釆用任何众所周知和可用的技术。这里，微 透镜以虚线表示。透镜可具有球面性质，或者可具有明显柱面组件， 根据给定成像器实现的需要。随着如(例如)Zaronowski等人的美国专利 7057150中所公开的减少每个像素的晶体管数量的技术的出现，往往可使像素电子器件比微透镜小许多，或者小于放置在像素上方的滤色 器。因此，每个单微透镜200可覆盖两个或更多像素。它的一个示例
在图12中用像素210示出。在单微透镜设置在两个或更多像素之上、 例如像素151、 151之上的情况下，由于微透镜将支配空间取样的事实， 有效分辨率降低。每个微透镜应当主要(或者理想地全部)放置在对角 线对齐像素组之上，以便使串扰为最小。像素几何形状可成形为符合 微透镜的焦点区域(focus area)。在彩色成像器的情况下，微透镜应当 主要在一个彩色带状过滤器上(参见图11中的元件210，)，以便使色串 扰为最小。在这里，仅示出几个微透镜210'，但是大家要理解，存在 设置在装置的成像区域表面之上的这些微透镜或多或少均匀的阵列。 由于微透镜通常是衍射受限的，所以各微透镜将把入射光聚焦到^(敬透 镜下方的区域，以及在空间取样方面， 一个微透镜之下的两个或更多 像素将有效地处于同一个点。换言之，如果微透镜之下的像素具有相 等积分时间(integration times)，则同 一微透镜之下的两个或更多像素将 相等地分割入射光。因此，同一微透镜之下的两个或更多像素的每个 将对来自经过微透镜的照明的采集信号求平均，并且把来自相同像素 的总釆集信号的总和一起合计为已经过微透镜的光线。但是，如果同 一微透镜之下的不同像素具有不同积分时间，则出现例外情况。例如， 像素之一可具有极短积分周期，而另一个可具有较长积分周期。当这 两个像素读出时，可结合信号，作为扩展结合像素信号的动态范围的 方式。被结合的信号的每个在结合信号之前或之后可被施加不同的增 益或算法。在最基本的布置中，两个信号可一起合计，但是能够一起 合计三个或更多信号。
如前面所述，微透镜210，可覆盖一个以上像素，并且一个或多个 对角线对齐像素可共享/>共对角线带状过滤器，如(例如)针对图10所 述。在一些实施例中，可存在具有公共对角线滤色器和共享微透镜的 成像器中的一些对角线对齐像素，用于显示(develop)视频信号的色彩 或色度分量，而其余像素仅用于亮度，以便增强分辨率，尽管在一些情况下准许某种色串扰。根据预期应用，微透镜210，可沿一个对角线 轴或者另一个对角线轴(如用微透镜211所示)。相对于各微透镜，位于 其下的不同像素在这里沿对角线对齐。
如同前面所述的实施例那样，具有像素之上的微透镜阵列的成像 器可配置为用于扫描文档或者用于其它扫描的线性成像器，或者可配 置为彩色或单色二维成像器，其中任何数量的像素或像素组排列成任 何预期数量的行和列。
正如本领域人员还会理解，阵列中的各种微透镜无需圆形剖面的
球面透镜，而是可具有确保入射光适当聚焦到相应像素的光敏区域的 几何形状。
权利要求
1.一种用于扫描图像的系统，包括-端对端排列的多个CMOS成像器(146(1)，146(2))，每个所述CMOS成像器包括相互并排设置的两个像素系列(150-1，150-2)，并且其中所述像素系列其中之一相对于所述像素系列中的另一个偏移；沿所述像素系列延伸的两对导体(S，D)，该对导体与所述CMOS成像器上的相应像素系列关联，并且其中每个所述像素包括各自的像素放大器FET(151)，所述像素放大器FET(151)具有分别与所述关联导体对的所述导体耦合的源电极和漏电极，并且与所述系列的所有其它像素放大器FET平行；-多个跨接导体(148)，所述跨接导体(148)将每个所述CMOS成像器的每个所述导体对的所述导体与其余成像器的对应导体连接；-一对输出放大器(160，162)，所述一对输出放大器(160，162)各自包括与所述CMOS成像器的至少一个的相应导体对耦合的附加FET和反馈通路；-图像控制电路(152)，所述图像控制电路(152)与所述成像器的所述像素系列耦合；以及-图像聚焦部件(14)，所述图像聚焦部件(14)用于将光学图像形成到所述多个成像器上；其特征在于，所述CMOS成像器各自包括设置在所述成像器上、在所述成像器的所述像素上方的的微透镜阵列(200，210)，用于提高所述像素的量子效率。
2. 如权利要求l所述的系统，其中，所述阵列中的每个所述微透 镜(210)设置在所述像素的两个或更多上方。
3. 如权利要求2所述的系统，其中，所述微透镜(210)设置在一个 像素系列的一个像素和其它像素系列的对角线偏移像素上方。
4. 如权利要求l所述的系统，其中，每个所述像素系列包括单一 差分放大器，所迷差分放大器具有位于所述系列内的相应像素处的多 个第 一输入晶体管以及那个系列的所述像素所共有的并且与所述第一 输入晶体管连接以便创建反馈回路的第二输入晶体管。
5. 如权利要求l所述的系统，其中，所述图像控制电路包括快门 控制器部件，用于控制所述像素系列的至少一个的相应像素的像素的 积分时间，并且其中所述图像控制电路为每个所述微透镜之下的不同 像素提供不同的积分时间。
6. 如权利要求l所述的系统，其中，所述图像控制电路包括分辨 率调整部件，用于有选择地忽略所述像素系列的至少一个中的像素的 一个或多个的读出，以便准许降低分辨率和增加帧速率。
7. 如权利要求l所述的系统，其中，每个所述像素系列的所述像 素排列成像素区域对，所述像素区域对以对角线排列在像素控制区域 的两边，使得所述像素区域对各自在对角线上延伸，定义那个系列的 连续像素区域对之间的对角线区，其中其它像素系列的所述像素位于 所述对角线区内，并且其中所述孩i透4免排列在所述对角线区内的所述 像素上方。
8. 如权利要求7所述的系统，其中，所述像素区域分为红色、蓝 色和绿色光敏区域，使得所述红色、蓝色和绿色光敏区域(191, 192， 193)与设置成相对所述像素控制区域的所述像素区域的对应光敏区域 对角线对齐，并且其中红色、蓝色和绿色光学过滤器设置为在相应像 素的光敏区域对角线延伸的带式过滤器。
9. 如权利要求7所述的系统，其中，所述像素区域(191， 192, 193) 分为对于多个不同的相应波长带敏感的相应的类似多个光敏区域，使 得所述多个光敏区域与设置成相对所述像素控制区域的所述像素区域 的对应光敏区域对角线对齐，并且其中光学过滤器设置为在相应像素 的光敏区域对角线延伸的带式过滤器。
10. —种CMOS成像系统，包括排列为成像区域上的行和列的像素阵列(191, 192, 193)，所述列 分为相互交替的第 一和第二系列的列，使得各系列的所述列的所述像 素相对于其它系列的所述列的所述像素偏移预定量；每个所述列具有列放大器FET(200)，所述列放大器FET(200)具有 源电才及和漏电才及；与所述第 一系列的列关l关的至少一对导体(201),所述第 一系列的 列的所述列放大器FET的所述源和漏电极分别与其连接；与所述第二系列的列关联的至少 一对导体(202),所述第二系列的 列的所述列^:大器FET的所述源和漏电极分别与其连接；第一和第二输出放大器，各自包括与相应系列的列的相应导体对 耦合的附加FET和反々贵通^各；以及与所述成像器的所述像素耦合的图像控制电路(203);并且其特征 在于，微透镜阵列(210'， 211)设置在所述成像区域上，各微透镜覆盖 多个所述像素。
11. 如权利要求IO所述的系统，其中，每个所述多个像素的所述 像素排列成像素区域对，所述像素区域对以对角线排列在像素控制区 域的两边，使得所述像素区域对各自在对角线上延伸，定义那个系列 的连续像素区域对之间的对角线区，其中其它多个像素的所述像素位 于所述对角线区内，并且其中所述微透镜排列在所述对角线区内的所 述像素上方。
12. 如权利要求11所述的系统，其中，所述像素区域分为红色、 蓝色和绿色光敏区域，使得所述红色、蓝色和绿色光敏区域与设置成 相对所述像素控制区域的所述像素区域的对应光敏区域对角线对齐， 并且其中红色、蓝色和绿色光学过滤器设置为在相应像素的光敏区域 对角线延伸的带式过滤器。
13. 如权利要求11所述的系统，其中，所述像素区域分为对于类 似多个不同的相应波长带敏感的相应的光敏区域组，使得所述光敏区 域组与设置成相对所述像素控制区域的所述像素区域的对应光敏区域组对角线对齐，并且其中光学过滤器设置为在相应像素的光敏区域对角线延伸的带式过滤器。
14. 如权利要求10所述的CMOS成像系统，其中，所迷第一和第二系列的列的对应像素在对角线上相互偏移。
15. 如权利要求14所述的CMOS成像系统，其中，所迷像素排列成像素区域对，所述像素区域对以对角线排列在像素控制区域的两边，使得所述像素区域对各自在对角线上延伸，定义那个系列的连续像素区域对之间的对角线区，并且其中其它系列的像素列的所述像素位于所述对角线区内。
16. 如权利要求15所述的CMOS成像系统，其中，所迷像素区域分为红色、蓝色和绿色光敏区域，使得所述红色、蓝色和绿色光敏区域与设置成相对所述像素控制区域的所述像素区域的对应光敏区域对角线对齐，并且还与其它系列的列的对角线对齐像素的对应红色、蓝色和绿色光敏区域对齐；并且其中红色、蓝色和绿色光学过滤器设置为在所述成像区域对角线延伸的带式过滤器。
17. 如权利要求15所述的系统，其中，所述微透镜沿着所述带式过滤器的对角线设置。
18. 如权利要求15所述的系统，其中，所述微透镜沿与所述带式过滤器交叉的对角线设置。
19. 如权利要求IO所述的系统，其中，所述图像控制电路包括用于将不同积分时间应用于相同微透镜之下的不同像素的部件。
20. 如权利要求10所述的系统，还包括用于将对象的图像聚焦到所述多个CMOS成像器上的透镜部件。
21. —种CMOS成像系统，包括排列为成像区域上的行和列的像素阵列，所述列分为相互交替的笫一和第二系列的列，使得各系列的所述列的所述像素相对于其它系列的所述列的所述像素偏移预定量，以及每个所述像素具有光敏像素区域；每个所述列具有列^:大器；以及与所述成像器的所述像素耦合的图像控制电路；并且其特征在于，微透镜阵列设置在所述成像区域上，各微透镜覆盖多个所述像素。
22. 如权利要求21所述的系统，其中，所述像素区域编组成分为红色、蓝色和绿色光敏区域的区域，使得所述红色、蓝色和绿色光敏区域与设置成在对角线轴上与其相邻的所述像素区域的对应光^:像素区域对齐，并且其中红色、蓝色和绿色光学过滤器设置为在相应像素的光敏区域对角线延伸的带式过滤器。
23. 如权利要求21所述的系统，其中，所述像素区域编组成分为对于多个不同的相应波长带敏感的相应的类似多个光敏区域的区域，使得所述多个光敏区域与设置成在对角线轴上与其相邻的所述像素区域的对应光敏区域对齐，并且其中光学过滤器设置为在相应像素的光敏区域对角线延伸的带式过滤器。
24. —种摄像机，包括用于聚焦对象的图像的透镜(14);安置在所述透镜的图像平面的光电传感器(12);以及与所述光电传感器耦合的用于产生视频输出信号的输出电路；其中，所述光电传感器包括排列为成像区域上的行和列的像素阵列(191， 192， 193),所述列分为相互交替的第 一和第二系列的列，使得各系列的所述列的所述像素相对于其它系列的所述列的所述像素偏移预定量；每个所迷列具有列放大器FET,所述列放大器FET具有源电极和漏电极；与所述第 一系列的列关联的至少一对导体，所述第一系列的列的所述列放大器FET的所述源和漏电极分别与其连接；与所述第二系列的列关联的至少一对导体，所述笫二系列的列的所述列放大器FET的所述源和漏电极分别与其连接；第一和第二输出^:大器，各自包括与相应系列的列的相应导体对耦合的附加FET和反馈通路；以及与所述成像器的所述像素耦合的图像控制电路；其中，所述第一和第二系列的列的对应像素在对角线上相互偏移；其中，所述像素排列成像素区域对，所迷像素区域对以对角线排列在像素控制区域的两边，使得所述像素区域对各自在对角线上延伸，定义那个系列的连续像素区域对之间的对角线区；其中，其它系列的像素列的所述像素位于所述对角线区之内；以及其特征在于，微透镜阵列(210'， 211)设置在所述成像区域上，其中其每个所述微透镜设置在其多个所述像素上方。
25.如权利要求24所述的摄像机，其中，设置在每个所述微透镜之下的所述像素沿对角线对齐。
全文摘要
固态成像系统具有带有第一和第二像素系列(191，192，193)的至少一个CMOS成像器(190)，其中一个系列的像素相对于另一个系列的像素偏移、即错位。多个成像器可端对端排列，其中跨接线(48)连接像素输出导体或每个像素输出导体，使得像素馈入各系列的公共输出放大器(160，161)，以便使芯片对芯片偏移电压为最小。像素可在对角线上相互偏移，以及可构造彩色成像器，其中彩色带式过滤器以对角线设置在成像区域。这种设置使色串扰为最小。微透镜(200，210，210’，211)阵列设置成各微透镜覆盖多个像素。各微透镜之下的像素可沿对角线对齐。相同微透镜之下的不同像素可具有不同的积分时间，以便增加成像器的动态范围。
文档编号H04N9/04GK101641962SQ200780049081
公开日2010年2月3日 申请日期2007年10月23日 优先权日2006年10月30日
发明者J·J·扎诺夫斯基, K·V·凯里亚, L·刘, M·E·乔纳, T·庞宁 申请人:宽银幕电影成像有限责任公司