多模射频信号发生器及其信号产生方法

专利名称：多模射频信号发生器及其信号产生方法
技术领域：
本发明涉及移动通信领域，尤其涉及一种多模射频信号发生器及其信号产 生方法。
背景技术：
纵观当前的移动通信市场，多种体制共存、新体制不断涌现是当今移动通
信市场的突出特点。在数字蜂窝系统中，以TDMA为多址方式的体制与以CDMA 为多址方式的体制并存，如GSM与CDMA、 WCDMA等并存，从全球地域角度来看， 数字蜂窝移动通信系统在不同地域并存不同的体制，如北美的ADC、欧洲和中国 的GSM以及日本的JDC等制式并存。如今，新的通信体制和标准不断提出，通 信产品的生存期急剧縮短，因此，为了适应多通信制式的应用需求，通信产品 需要具有较好的兼容性、全面性和完整性，方能满足当今移动通信用户的通信 要求。
射频信号发生器在移动通信中应用较为广泛，其产生的射频信号，可以作 为参考时钟信号源，可以作为测试激励信号，也可以作为参考标准信号等。如 今，常见的射频信号发生器功能相对单一，要么只支持特定的通信制式，要么 只能适用单载波的通信系统。
随着移动通信的发展，移动通信用户数也急剧增加，运营商不得不对移动 通信系统进行扩容处理，移动通信系统逐步由单载波逐步发展到多载波系统， 以满足用户的通信需求。
随着多载波系统的需求的增多，迫切需要开发出支持多载波功能的通信系 统，这样，在通信系统开发中，需要多载波信号源进行相关的测试和验证。因 此，多载波的射频信号发生器也是急需得到开发和应用。
而目前现有的多载波信号源存在的一个重大缺陷就是当输出多载波信号的 时候，出现很大的交调信号，导致无法在测试中应用信号源产生的多载波信号。 因此，实际测试一般是需要将多个信号源进行合路处理，减少交调信号，输出 满足实际要求的多载波信号，这样的处理方式，虽然可以满足实际测试，但比较浪费资源。基于移动通信领域的发展状况，在90年代提出了一种新的无线通信概念一 软件无线电。软件无线电的思想是在一个通用的硬件平台上，通过软件加载的 方式用软件实现所有无线电台的功能。使用这样一种理想的软件无线电概念之 后，所有的体制和标准的更新，以及不同体制之间的兼容，都可以通过更好适 当的软件来完成，既节省了重新建网的费用，又縮短了从研究到应用的周期， 很好的实现了 time-to-market的目标
发明内容
本发明的目的在于克服现有技术的缺点，合理的采用软件无线电技术，提 出了一种能支持多种移动通信体制，又能处理多载波信号处理的多模射频信号 发生器及其信号产生方法，本发明基于软件无线电原理，可以通过软件更新， 进行系统的扩建、改进升级。并采用数字中频技术，能有效降低多载波信号输 出所产生的交调和干扰等，提高系统性能，降低系统成本和功耗，易于实现系 统的小型化、微型化。
本发明的目的通过下述技术方案实现本多模射频信号发生器，包括PC机及其分别连接的基带I、 Q信号发生器与多载波数字上变频子系统、D/A转换器、 时钟子系统、微芯片控制子系统，且所述基带I、 Q信号发生器还与多载波数字 上变频子系统、D/A转换器、射频子系统依次连接；所述时钟子系统还与基带I、 Q信号发生器及多载波数字上变频子系统、D/A转换器、射频子系统、微芯片控 制子系统同时连接；所述微芯片控制子系统还与基带I、 Q信号发生器及多载波 数字上变频子系统、D/A转换器、射频子系统同时连接；所述射频子系统设有多 制式多载波射频信号输出端。为更好地实现本发明，所述多模射频信号发生器设置有多制式选择开关、 载波数选择开关，通过多制式选择开关，可以独立选择GSM、 WCDMA、 CDMA以及 TD-SCDMA等制式，也可以同时选择多种制式，以能同时输出多种制式的信号； 通过载波数选择开关，可选择一个或一个以上的载波数，即可以选择l载波、2 载波…等不同载波数的信号。因此，本多模射频信号发生器，可以输出单一通 信体制的多载波射频信号，也可以同时输出多种通信体制的多载波射频信号。所述基带I、 Q信号发生器包括依次连接的多制式协议解析器、信号发生器 和脉冲成型滤波器；所述脉冲成型滤波器设有基带I、 Q信号输出端。所述射频子系统包括带通滤波器、模拟ATT、放大器、混频器、本振L0及
射频滤波器，所述带通滤波器依次通过模拟ATT、放大器、混频器与射频滤波器 连接，所述本振LO与混频器连接。
所述多载波数字上变频子系统包括多个第一级内插滤波器组、多通道NC0 产生模块、第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二 级复数调制处理模块、第三级正交调制处理模块、增益调节模块、本振抑制模 块、单通道NCO产生模块I、单通道NCO产生模块II，所述多个第一级内插滤波 器组的输入端与所述基带I、Q信号发生器的多个通道数据输出端一一对应连接， 所述多个第一级内插滤波器组输出端分别依次通过第一级复数调制和信号累加 处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制 处理模块、增益调节模块与本振抑制模块的输入端连接，所述多通道NC0产生 模块输出端与第一级复数调制和累加处理模块输入端连接；所述单通道NC0产 生模块I的输出端与第二级复数调制处理模块的输入端连接，所述单通道NCO 产生模块II的输出端与第三级正交调制处理模块的输入端连接。
所述多载波数字上变频子系统还可以通过以下方式实现所述多载波数字 上变频子系统包括数据并串转换处理模块、第一级内插滤波器组、多通道NC0 产生模块、第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二 级复数调制处理模块、第三级正交调制处理模块、增益调节模块、本振抑制模 块、单通道NCO产生模块I、单通道NCO产生模块II，所述数据并串转换处理模 块输入端与所述基带I、 Q信号发生器的多个通道数据输出端连接；所述数据并 串转换处理模块的输出端依次通过第一级内插滤波器组、第一级复数调制和信 号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正 交调制处理模块、增益调节模块与本振抑制模块输入端连接；所述单通道NC0 产生模块I的输出端与第二级复数调制处理模块的输入端连接，单通道NC0产 生模块II的输出端与第三级正交调制处理模块的输入端连接。
上述多载波数字上变频子系统的两种实现方式中，所述第一级复数调制和 信号累加处理模块包括多个调制累加模块，所述调制累加模块包括NCO信号延 时处理模块，内插滤波器后I、 Q信号延时处理模块，乘法器，混频后I、 Q信 号延时处理模块，累加器和累加后I、 Q信号延时处理模块；所述多通道NCO产 生模块与多个调制累加模块的NCO信号延时处理模块，乘法器，混频后I、 Q信 号延时处理模块，累加器与累加后I、 Q信号延时处理模块依次连接；所述第一 级内插滤波器组与多个调制累加模块的I、 Q信号延时处理模块，乘法器，混频后I、 Q信号延时处理模块，加法器与累加后I、 Q信号延时处理模块依次连接; 所述前一调制累加模块中的累加后I、 Q信号延时处理模块与后一调制累加模块 中的累加器连接。
所述第一级内插滤波器组或第二级内插滤波器组由一个、两个或三个内插 滤波器组成；所述内插滤波器是FIR、 IIR、 CIC或半带内插滤波器；
所述第二级复数调制处理模块包括4个乘法器和2个加法器，所述4个乘 法器分别与第二级内插滤波器组的I、 Q信号输出端和单通道NC0产生模块I连 接，其中2个乘法器输出端并连在一加法器上，另外2个乘法器输出端并连在 另一加法器上；
所述第三级正交调制处理模块包括2个乘法器和1个减法器，所述减法器、 单通道NC0产生模块II并连在所述2个乘法器之间；所述第三级正交调制处理 模块的一乘法器的输入端与第二级复数调制处理模块的一加法器输出端连接， 所述第三级正交调制处理模块的另一乘法器的输入端与第二级复数调制处理模 块的另一加法器输出端连接。
采用上述多模射频信号发生器的多制式、多载波射频信号发生方法，可以 采用以下步骤实现
(1) 基带I、 Q信号发生器输出零中频I、 Q信号到多载波数字上变频子系
统；
(2) 多载波数字上变频子系统对基带I、 Q信号发生器产生的基带信号进 行内插、滤波、混频和调制处理，将基带信号搬移到不同的频率点上，输出不 同频点的多载波数字中频信号到D/A转换器，其具体包括以下步骤
(A) 基带I、 Q信号发生器的多个通道数据输出端输出I、 Q数据到第一级 内插滤波器组进行数据内插和滤波处理；
(B) 内插滤波后的数据和多通道NC0产生模块生成的本振信号一并送入到 第一级复数调制和信号累加处理模块进行第一级混频、调制处理及累加运算；
(C) 累加后的I、 Q数据输入到第二级内插滤波器组进行第二级的内插和 滤波处理，内插滤波后的I、 Q数据再输入到第二级复数调制处理模块以及第三 级正交调制处理模块进行第二级复数调制处理以及第三级正交调制处理；
(D) 经过调制后的信号经过增益调节模块，输出符合系统增益要求的I、 Q 信号，最后，I、 Q信号再经过本振抑制处理模块进行直流本振泄漏以及载波泄 漏的抑制，输出最终的调制信号；
(3) D/A转换器对数字中频信号进行数模转换处理，输出多制式的模拟低 中频信号；
(4) D/A转换器输出多制式的模拟低中频信号输入到射频子系统，经过模 拟混频、放大、滤波等处理，输出射频模拟多模信号。
相应于所述多载波数字上变频子系统的另一实现结构，本发明基于数字中 频技术的多制式、多载波射频信号产生方法，也可以采用以下步骤实现
(1) 基带I、 Q信号发生器输出零中频I、 Q信号到多载波数字上变频子系
统；
(2) 多载波数字上变频子系统对基带I、 Q信号发生器产生的基带信号进 行内插、滤波、混频和调制处理，将基带信号搬移到不同的频率点上，输出不 同频点的多载波数字中频信号到D/A转换器，其具体包括以下步骤
(a) 基带I、 Q信号发生器的多个通道数据输出端并行输出I、 Q数据到数 据并串转换模块，数据并串转换模块将并行输入的I、 Q数据转换为串行数据流， 串行数据经过第一级内插滤波器组进行数据内插和滤波处理；
(b) 内插滤波后的数据和多通道NC0产生模块生成的本振信号一并送入到 第一级复数调制和信号累加处理模块进行第一级混频、调制处理及累加运算；
(c) 累加后的I、 Q数据输入到第二级内插滤波器组进行第二级的内插和 滤波处理，内插滤波后的I、 Q数据再输入到第二级复数调制处理模块以及第三 级正交调制处理模块进行第二级复数调制处理以及第三级正交调制处理；
(d) 经过调制后的信号经过增益调节模块，输出符合系统增益要求的I、 Q 信号，最后，I、 Q信号再经过本振抑制处理模块进行直流本振泄漏以及载波泄 漏的抑制，输出最终的调制信号；
(3) D/A转换器对数字中频信号进行数模转换处理，输出多制式的模拟低 中频信号；
(4) D/A转换器输出多制式的模拟低中频信号输入到射频子系统，经过模 拟混频、放大、滤波等处理，输出射频模拟多模信号。
所述步骤(B)或(b)中内插滤波后的数据和多通道NC0产生模块生成的 本振信号一并送入到第一级复数调制和信号累加处理模块进行第一级混频、调 制处理及累加运算，其过程是
多通道NC0产生模块输出的本振信号经过NCO信号延时处理模块进行延迟 处理，第一级内插滤波后的I、 Q数据经过I、 Q信号延时处理模块进行延迟处
理，经过延迟处理后的本振信号和I、 Q数据信号分别输入到乘法器进行混频处 理，混频处理后再经过混频后I、 Q信号延时处理模块进行延迟处理后送入到加 法器进行累加，累加后输出经过调制后的信号。
所述步骤(B)或(b)中多通道NC0产生模块生成的本振信号是相互正交 的cos禾口 sin信号。
所述步骤(C)或(c)中第二级复数调制处理是I、 Q数据先后经过4次乘 法和两次累加处理。
本发明与现有技术相比具有如下优点和有益效果
1、 本发明的多模射频信号发生器，可以适用于所有的移动通信体制，可以 产生任意载波数的射频信号，具有很好的适用性和兼容性；
2、 本发明中的多载波数字上变频子系统采用了复数调制和正交调制的相结 合的处理方式，保证I、 Q信号幅度的一致性和相位的正交性，从而很好的抑制 负频镜像信号，提高了多载波信号发生器的性能；
3、 本发明中的多载波数字上变频子系统有利于采用诸如FPGA、 CPLD、 EPLD、 DSP等可编程逻辑器件实现，通道数可以随应用需求增减，大大增加了系统的灵 活性和可扩展性；
4、 本发明中的基带I、 Q信号发生器可以采用诸如FPGA、 CPLD、 EPLD、 DSP 等可编程逻辑器件实现，可以根据应用需求，结合相关通信协议，任意更改基 带I、 Q信号，满足多种应用需求；
5、 本发明结合目前器件的限制性，提出了相应的改进方法，使得系统具有 很好的可行性，易于实现小型化、低功耗的多载波低中频信号发生器。
附厨说明


图1是本发明的多模射频信号发生器的结构示意图； 图2是本发明的基带I、 Q信号发生器的结构示意图； 图3是本发明中所采用的射频发射子系统原理框图； 图4为本发明提出的一种多载波数字上变频子系统的结构示意图； 图5为本发明提出的另一种多载波数字上变频子系统的结构示意图； 图6为多载波数字上变频子系统所采用的第一级复数调制和信号累加处理 模块的结构示意图7为多载波数字上变频子系统所采用的第二级复数调制处理模块和第三
级正交调制处理模块的结构示意图8是多模射频信号发生器的开关选择示意图。
具体实施例方式
下面结合实施例及附图对本发明作进一步详细的描述，但本发明的实施方 式不限于此。 实施例
如图1所示的本多模射频信号发生器，包括PC机及其分别连接的基带I、 Q 信号发生器与多载波数字上变频子系统、D/A转换器、时钟子系统、微芯片控制 子系统，且所述基带I、 Q信号发生器还与多载波数字上变频子系统、D/A转换 器、射频子系统依次连接；所述时钟子系统还与基带I、 Q信号发生器及多载波 数字上变频子系统、D/A转换器、射频子系统、微芯片控制子系统同时连接；所 述微芯片控制子系统还与基带I、 Q信号发生器及多载波数字上变频子系统、D/A 转换器、射频子系统同时连接；所述射频子系统设有多制式射频信号输出端。 所述射频子系统设有多制式多载波射频信号输出端。
其中D/A转换器是多模射频信号发生器中关键模块之一，实现对数字中频 信号的数模转换处理，输出模拟中频信号。D/A转换器转换精度以及交调指标， 对多模射频信号发生器的性能有很大的影响。所以，需要根据发生器的应用需 求，合理的选择相应的D/A转换器。
时钟子系统为整个多模射频信号发生器中的各个子系统和模块提供参考时 钟信号，并负责信号发生器的时钟管理和分发，实现时钟的分频、倍频等处理。
微芯片控制(MCU)子系统负责整个信号发生器工作模式的控制和工作状态 监测。可以通过系统总线同接收机系统的各个子模块进行监控和告警处理。若 某一子系统或是子模块出现工作异常，进行系统复位处理，和进行告警上报处 理。MCU子系统还整个系统的程序下载和更新，如FPGA、 DSP程序的下载。
PC机可以控制整个信号发生器的任一子系统，实现对系统中一些参数的配 置和修改，如可以配置整个系统的参考时钟、修改多载波数字上变频子系统的 输出频点、输出功率。
如图2可见，基带I、 Q信号发生器功能是产生符合标准通信协议要求的零 中频I、 Q信号。如GSM体制的基带I、 Q信号发生器需要产生符合GSM协议的 TDMA帧信号，并对数据进行编码和GMSK调制处理，形成数字基带I、 Q信号。基带I、 Q信号发生器包括三个子系统多制式协议解析器、信号发生器和脉冲 成型滤波器。多制式协议解析器的输出端与信号发生器、脉冲成型滤波器依次 连接。多制式协议解析器主要根据不同通信体制的所公布的标准协议规范，生 成符合协议要求的控制信号。由于多模射频信号发生器需要兼容多种通信制式, 因此，协议解析器能够解析不同制式的信号。信号发生器接收来自多制式协议解析器的控制信号，形成符合标准协议规范的基带I、 Q信号。脉冲成型滤波器 根据发射机要求，对基带I、 Q信号进行脉冲成型和滤波处理，输出脉冲成型滤 波后的基带I、 Q信号。由于脉冲成型滤波器也可以在数字上变频系统中进行处 理，所以，根据系统要求和设计的实际情况，基带I、 Q信号发生器中可以不包 含脉冲成型滤波器，而将脉冲成型滤波器嵌入到数字上变频子系统中。如图3所示的射频子系统，包括带通滤波器、模拟ATT、放大器、混频器、 本振LO及射频滤波器，所述带通滤波器依次通过模拟ATT、放大器、混频器与 射频滤波器连接，所述本振LO与混频器连接。射频子系统接收来自D/A转换器 输出的多模低中频模拟信号，通过模拟混频、放大、滤波等处理，输出射频模 拟多模信号。如图4可见，本发明提出的多载波数字上变频子系统，包括多个第一级内 插滤波器组、多通道NC0产生模块、第一级复数调制和信号累加处理模块、第 二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、增 益调节模块、本振抑制模块，所述多个第一级内插滤波器组输出端依次通过第 一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级复数调制处 理模块、第三级正交调制处理模块、增益调节模块与本振抑制模块输入端连接, 所述多个第一级内插滤波器组分别与多个通道数据输出信号一一对应连接，所 述多通道NCO产生模块输出端与第一级复数调制和累加处理模块输入端连接。如图5可见，本发明提出的另一种多载波数字上变频子系统，包括数据并 串转换处理模块、第一级内插滤波器组、多通道NC0产生模块、第一级复数调 制和信号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第 三级正交调制处理模块、增益调节模块、本振抑制模块，所述数据并串转换处 理模块依次通过第一级内插滤波器组、第一级复数调制和信号累加处理模块、 第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、 增益调节模块与本振抑制模块输入端连接，所述数据并串转换处理模块与多个 通道数据输出信号连接。在图4提出的数字上变频子系统中对多通道数据输出
信号，即数据通道l、数据通道2、…数据通道n并行输出的I、 Q数据进行了 数据并串转换处理，将输出的并行数据，转换为串行的i、 q数据流，这样，就 可以使用同一个内插滤波器组完成对n通道i、 q数据的内插和滤波处理。因此， 这样的处理方式，提高了第一级内插滤波器组的使用率，从而节约了资源利用。 如图4或图5所示，本发明提出的2种多载波数字上变频子系统，还包括2 个单通道nco产生模块，其中，单通道nc0产生模块I的输出端与第二级复数
调制处理模块的输入端连接，单通道nco产生模块n的输出端与第三级正交调
制处理模块的输入端连接；所述第一级内插滤波器组或第二级内插滤波器组由 一个、两个或三个内插滤波器组成；所述内插滤波器是fir、 iir、 cic或半带 内插滤波器；
如图6所示，所述第一级复数调制和信号累加处理模块包括多个调制累加 模块，所述调制累加模块包括nco信号延时处理模块，内插滤波器后i、 q信号 延时处理模块，乘法器，混频后i、 q信号延时处理模块，累加器和累加后i、 q 信号延时处理模块；所述多通道nc0产生模块与多个调制累加模块的nco信号 延时处理模块，乘法器，混频后i、 q信号延时处理模块，累加器与累加后i、 q 信号延时处理模块依次连接；所述第一级内插滤波器组与多个调制累加模块的 i、 q信号延时处理模块，乘法器，混频后i、 q信号延时处理模块，加法器与累 加后i、 q信号延时处理模块依次连接；所述前一调制累加模块中的累加后i、 q 信号延时处理模块与后一调制累加模块中的累加器连接。采用了链式级联的乘 累加处理方式，克服了传统的加法树结构的进位链过长的缺点，保证了系统的 设计瓶颈不会出现在累加处理上。而且，该处理方式，也充分利用了每个器件 的资源，如乘法器、加法器等，大大提高了系统的资源利用率。如图7所示，第二级复数调制处理模块包括4个乘法器和2个加法器，所 述4乘法器分别与第二级内插滤波器组的i、 q信号输出端和单通道nco产生模 块I连接，其中2个乘法器输出端并连在一加法器上，另外2个乘法器输出端 并连在另一加法器上；所述第三级正交调制处理模块包括2个乘法器和1个减 法器，所述2乘法器之间并连有减法器、单通道nco产生模块n。所述第三级 正交调制处理模块的一乘法器的输入端与第二级复数调制处理模块的一加法器 输出端连接，所述第三级正交调制处理模块的另一乘法器的输入端与第二级复 数调制处理模块的另一加法器输出端连接。
号发生方法，包括以下步骤
(1) 基带I、 Q信号发生器输出零中频I、 Q信号到多载波数字上变频子系
统；
(2) 多载波数字上变频子系统对基带I、 Q信号发生器产生的基带信号进 行内插、滤波、混频和调制处理，将基带信号搬移到不同的频率点上，输出不 同频点的多载波数字中频信号到D/A转换器；
(3) D/A转换器对数字中频信号进行数模转换处理，输出多制式的模拟低 中频信号；
(4) D/A转换器输出多制式的模拟低中频信号输入到射频子系统，经过模 拟混频、放大、滤波等处理，输出射频模拟多模信号。
所述步骤(1)中多载波数字上变频子系统对基带I、 Q信号发生器产生的 基带信号进行内插、滤波、混频和调制处理，将基带信号搬移到不同的频率点 上，输出不同频点的多载波数字中频信号到D/A转换器，包括以下步骤-
(A) 基带I、 Q信号发生器的多个通道数据输出端输出I、 Q数据到第一级 内插滤波器组进行数据内插和滤波处理；
(B) 内插滤波后的数据和多通道NCO产生模块生成的本振信号一并送入到 第一级复数调制和信号累加处理模块进行第一级混频、调制处理及累加运算， 其过程是多通道NCO产生模块输出的相互正交的cos和sin信号本振信号经 过NCO信号延时处理模块进行N(其中N是根据具体需要进行设置，例如N= l 16)个clk周期延迟处理，第一级内插滤波后的I、 Q数据经过I、 Q信号延时 处理模块进行M (其中M是根据具体需要进行设置，例如M=l 16)个clk周 期延迟处理，经过延迟处理后的本振信号和I、 Q数据信号分别输入到乘法器进 行混频处理，混频处理后再经过混频后I、 Q信号延时处理模块进行P (其中P 是根据具体需要进行设置，例如P=l 16)个elk周期延迟处理后送入到加 法器，同时，后一级的加法器的另一个端口接受来自前一级的累加和结果，最 后一级输出经过调制后的信号累加，累加后输出经过调制后的信号；从图7可 以看出，采用了链式级联的乘累加处理方式，克服了传统的加法树结构的进位 链过长的缺点，保证了系统的设计瓶颈不会出现在累加处理上。而且，该处理 方式，也充分利用了每个器件的资源，如乘法器、加法器等，大大提高了系统 的资源利用率。
(C) 累加后的I、 Q数据输入到第二级内插滤波器组进行第二级的内插和
滤波处理，内插滤波后的I、 Q数据再输入到第二级复数调制处理模块以及第三 级正交调制处理模块进行第二级复数调制处理以及第三级正交调制处理；所述 第二级复数调制处理是I、 Q数据先后经过4次乘法和2次累加处理；I、 Q数据 的复数调制是通过第二级复数调制处理模块的乘法器和累加器进行4次乘法和 两次累加处理，复数调制后的信号再通过第三级正交调制处理模块进行正交调 审U，最后输出调制后的信号，采用两级调制，可以很好的抑制负频镜像。此外， 由于经过调制后的信号一般要送入到D/A数模转换器进行数模转换处理，而D/A 一般具有正交调制处理，所以，可以将本发明中的正交调制处理进行旁路处理， 直接利用D/A中的正交调制处理也可以实现类似的功能。
(D)经过调制后的信号经过增益调节模块，输出符合系统增益要求的I、 Q 信号，最后，I、 Q信号再经过本振抑制处理模块进行直流本振泄漏以及载波泄 漏的抑制，输出最终的调制信号。
结合图l、图4、图5、图6所示，多模射频信号发生器的另一种多制式、 多载波射频信号发生方法，包括以下步骤
(1) 基带I、 Q信号发生器输出零中频I、 Q信号到多载波数字上变频子系
统；
(2) 多载波数字上变频子系统对基带I、 Q信号发生器产生的基带信号进 行内插、滤波、混频和调制处理，将基带信号搬移到不同的频率点上，输出不 同频点的多载波数字中频信号到D/A转换器；
(3) D/A转换器对数字中频信号进行数模转换处理，输出多制式的模拟低 中频信号；
(4) D/A转换器输出多制式的模拟低中频信号输入到射频子系统，经过模 拟混频、放大、滤波等处理，输出射频模拟多模信号。
所述步骤(1)中多载波数字上变频子系统对基带I、 Q信号发生器产生的 基带信号进行内插、滤波、混频和调制处理，将基带信号搬移到不同的频率点 上，输出不同频点的多载波数字中频信号到D/A转换器，包括以下步骤
(a) 基带I、 Q信号发生器的多个通道数据输出端并行输出I、 Q数据到数 据并串转换模块，数据并串转换模块将并行输入的I、 Q数据转换为串行数据流， 串行数据经过第一级内插滤波器组进行数据内插和滤波处理；
(b) 内插滤波后的数据和多通道NC0产生模块生成的本振信号一并送入到 第一级复数调制和信号累加处理模块进行第一级混频、调制处理及累加运算，
其过程是多通道NC0产生模块输出的相互正交的cos和sin信号本振信号经 过NC0信号延时处理模块进行N(其中N是根据具体需要进行设置，例如:N= 1 16)个clk周期延迟处理，第一级内插滤波后的I、 Q数据经过I、 Q信号延时 处理模块进行M (其中M是根据具体需要进行设置，例如M-l 16)个clk周 期延迟处理，经过延迟处理后的本振信号和I、 Q数据信号分别输入到乘法器进 行混频处理，混频处理后再经过混频后I、 Q信号延时处理模块进行P (其中P 是根据具体需要进行设置，例如P=l 16)个elk周期延迟处理后送入到加 法器，同时，后一级的加法器的另一个端口接受来自前一级的累加和结果，最 后一级输出经过调制后的信号累加，累加后输出经过调制后的信号；
(c) 累加后的I、 Q数据输入到第二级内插滤波器组进行第二级的内插和 滤波处理，内插滤波后的I、 Q数据再输入到第二级复数调制处理模块以及第三 级正交调制处理模块进行第二级复数调制处理以及第三级正交调制处理；所述 第二级复数调制处理是I、 Q数据先后经过4次乘法和2次累加处理；I、 Q数据 的复数调制是通过第二级复数调制处理模块的乘法器和累加器进行4次乘法和 两次累加处理，复数调制后的信号再通过第三级正交调制处理模块进行正交调 制，最后输出调制后的信号，采用两级调制，可以很好的抑制负频镜像。此外， 由于经过调制后的信号一般要送入到D/A数模转换器进行数模转换处理，而D/A 一般具有正交调制处理，所以，可以将本发明中的正交调制处理进行旁路处理， 直接利用D/A中的正交调制处理也可以实现类似的功能。
(d) 经过调制后的信号经过增益调节模块，输出符合系统增益要求的I、 Q 信号，最后，I、 Q信号再经过本振抑制处理模块进行直流本振泄漏以及载波泄 漏的抑制，输出最终的调制信号。
在多载波上变频子系统中，为了提高并行输入数据的传输速率，需要采用 数据内插处理，但内插会引入镜像成分，需要进行滤波。对应高倍数的内插处 理，为了降低滤波器设计的难度，节约器件资源， 一般要采用多级内插滤波器 级联实现。系统中的第一级内插滤波器组和第二级内插滤波器组一般都是由一 个或两个内插滤波器组成，特殊情况下，会采用三个内插滤波器来构成内插滤 波器组。其中，内插滤波器可以为FIR、 IIR以及CIC、半带内插滤波器等。如 系统第一级内插需要实现16倍数据内插处理，可以采用CIC内插4倍和FIR内 插4倍来实现，可以采用直接利用FIR实现内插16倍处理，也可以采用半带滤 波器内插2倍、CIC内插2倍以及FIR内插4倍来实现。
在传统的多载波数字上变频子系统中，累加和在最后一级进行，由于数字 上变频处理之后，最后输出的数据速率很高，这样，累加处理需要加法树来支 持，需要较多的资源，而如果在低速情况下进行累加处理，可以采用对分复用 的处理方式来节约资源。本发明将多通道信号累加处理模块放置在第一级内插 和复数调制处理模块之后，这样，由于经过第一级内插滤波，数据速率不是很 高，这样，就可以采用时分复用资源的方式来实现累加运算，而无需传统的加 法树架构来实现求和处理，可以大大节约资源。累加之后的数据和包含了每一 个通道的数据，后续的内插和调制处理，相当于对一个通道的信号进行处理， 经过累加求和模块，已经将多通道的数字上变频处理转换为单通道的上变频处 理，简化了后续内插滤波和调制处理。
多载波数字上变频子系统，为了进一步优化设计，提高资源的复用率，将 第一级复数调制处理模块以及多通道信号累加处理模块结合起来，利用一种比 较特殊的结构形式来实现，以达到在进行复数调制的同时，对调制信号进行累 加处理，最后即可输出经过调制后的信号累加和结果。
在多载波数字上变频子系统中，对调制后的输出的信号进行增益调节和控 制，以满足系统设计中对信号输入、输出增益的控制要求。增益调节模块开放 了一些用户接口，以使得用户能够根据系统设计要求，任意的修改系统增益。
多载波数字上变频子系统的本振抑制模块抑制实现抵消上变频处理，由于 设计处理等所引入的直流信号以及载波泄漏信号，提高系统性能。在数字上变 频处理中，不可避免会引入直流信号，可以采用"对称舍入"处理方法来抑制 直流泄漏，也可以采用直流滤波的方法实现对直流的抑制，还可以采用其他的 方法来进行直流的抑制，如求取信号的均值，对信号进行补偿处理。而且，在 多载波上变频子系统中，每个频点对应的载波泄漏也会对系统性能带来较大的 影响，所以，需要对载波泄漏信号进行抑制处理，以减小载波泄漏对其他通道 的干扰。'
本发明所提出的多载波数字上变频子系统可以利用CPLD、 FPGA、 EPLD、 DSP 等可编程逻辑器件来实现，也可使用专用ASIC芯片来实现。
图8所示的是多模射频信号发生器的幵关选择示意图。该多模射频信号发 生器通过制式选择开关，可以独立选择GSM、 WCDMA、 CDMA以及TD-SCDMA等制 式，也可以同时选择多种制式，以能同时输出多种制式的信号；通过载波数选 择开关，可选择一个或一个以上的载波数，即可以选择l载波、2载波…等不同
载波数的信号。因此，本多模射频信号发生器，可以输出单一通信体制的多载 波射频信号，也可以同时输出多种通信体制的多载波射频信号。
本发明可以应用于GSM、 CDMA、 WCDMA、 TD-SCDMA、 CDMA2000等通信体制系 统中。
如上所述，便可较好地实现本发明，上述实施例为本发明较佳的实施方式， 但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精 神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方 式，都包含在本发明的保护范围之内。
权利要求
1、多模射频信号发生器，其特征在于包括PC机及其分别连接的基带I、Q信号发生器与多载波数字上变频子系统、D/A转换器、时钟子系统、微芯片控制子系统，且所述基带I、Q信号发生器还与多载波数字上变频子系统、D/A转换器、射频子系统依次连接；所述时钟子系统还与基带I、Q信号发生器及多载波数字上变频子系统、D/A转换器、射频子系统、微芯片控制子系统同时连接；所述微芯片控制子系统还与基带I、Q信号发生器及多载波数字上变频子系统、D/A转换器、射频子系统同时连接；所述射频子系统设有多制式多载波射频信号输出端。
2、 根据权利要求1所述多模射频信号发生器，其特征在于所述多模射频 信号发生器设置有多制式选择开关、载波数选择幵关，所述制式包括GSM、WCDMA、 CDMA或TD-SCDMA，各制式选择开关可独立接通或者同时接通多个制式选择开关； 所述载波数选择开关，可选择一个或一个以上的载波数。所述基带I、 Q信号发生器包括依次连接的多制式协议解析器、信号发生器 和脉冲成型滤波器；所述脉冲成型滤波器设有基带I、 Q信号输出端；所述射频子系统包括带通滤波器、模拟ATT、放大器、混频器、本振LO及 射频滤波器，所述带通滤波器依次通过模拟ATT、放大器、混频器与射频滤波器 连接，所述本振LO与混频器连接。
3、 根据权利要求2所述多模射频信号发生器，其特征在于所述多载波数字上变频子系统包括多个第一级内插滤波器组、多通道NC0产生模块、第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、增益调节模块、本振抑制模块、单通道NCO产生模块I、单通道NCO产生模块II，所述多个第一级内插滤波器组的输入端与所述基带I、 Q信号发生器的多个通道数据输出端一一对应连接，所述多个第一级内插滤波器组输出端分别依次通过第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、增益调节模块与本振抑制模块的输入端连接，所述多通道NC0产生模块输出端与第一级复数调制和累加处理模块输入端连接；所述单通道NCO产生模块I的输出端与第二级复数调制处理模块的输入端连接，所述单通道NC0产生模块II的输 出端与第三级正交调制处理模块的输入端连接。
4、 根据权利要求2所述多模射频信号发生器，其特征在于所述多载波数字上变频子系统包括数据并串转换处理模块、第一级内插滤波器组、多通道NC0 产生模块、第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二 级复数调制处理模块、第三级正交调制处理模块、增益调节模块、本振抑制模 块、单通道NCO产生模块I、单通道NCO产生模块II，所述数据并串转换处理模 块输入端与所述基带I、 Q信号发生器的多个通道数据输出端连接；所述数据并 串转换处理模块的输出端依次通过第一级内插滤波器组、第一级复数调制和信 号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正 交调制处理模块、增益调节模块与本振抑制模块输入端连接；所述单通道NC0 产生模块I的输出端与第二级复数调制处理模块的输入端连接，单通道NC0产 生模块II的输出端与第三级正交调制处理模块的输入端连接。
5、 根据权利要求3或4所述多模射频信号发生器，其特征在于所述第一 级复数调制和信号累加处理模块包括多个调制累加模块，所述调制累加模块包 括NCO信号延时处理模块，内插滤波器后I、 Q信号延时处理模块，乘法器，混 频后I、 Q信号延时处理模块，累加器和累加后I、 Q信号延时处理模块；所述 多通道NCO产生模块与多个调制累加模块的NC0信号延时处理模块，乘法器， 混频后I、 Q信号延时处理模块，累加器与累加后I、 Q信号延时处理模块依次 连接；所述第一级内插滤波器组与多个调制累加模块的I、 Q信号延时处理模块， 乘法器，混频后I、 Q信号延时处理模块，加法器与累加后I、 Q信号延时处理 模块依次连接；所述前一调制累加模块中的累加后I、 Q信号延时处理模块与后 一调制累加模块中的累加器连接。
6、 根据权利要求5所述多模射频信号发生器，其特征在于所述第一级内 插滤波器组或第二级内插滤波器组由一个、两个或三个内插滤波器组成；所述 内插滤波器是FIR、 IIR、 CIC或半带内插滤波器；所述第二级复数调制处理模块包括4个乘法器和2个加法器，所述4个乘 法器分别与第二级内插滤波器组的I、 Q信号输出端和单通道NCO产生模块I连 接，其中2个乘法器输出端并连在一加法器上，另外2个乘法器输出端并连在 另一加法器上；所述第三级正交调制处理模块包括2个乘法器和1个减法器，所述减法器、 单通道NC0产生模块II并连在所述2个乘法器之间；所述第三级正交调制处理 模块的一乘法器的输入端与第二级复数调制处理模块的一加法器输出端连接， 所述第三级正交调制处理模块的另一乘法器的输入端与第二级复数调制处理模 块的另一加法器输出端连接。
7、 采用权利要求3所述多模射频信号发生器的多模射频信号发生方法，其特征在于包括以下步骤(1) 基带I、 Q信号发生器输出零中频I、 Q信号到多载波数字上变频子系统；(2) 多载波数字上变频子系统对基带I、 Q信号发生器产生的基带信号进 行内插、滤波、混频和调制处理，将基带信号搬移到不同的频率点上，输出不 同频点的多载波数字中频信号到D/A转换器，其具体包括以下步骤(A) 基带I、 Q信号发生器的多个通道数据输出端输出I、 Q数据到第一级 内插滤波器组进行数据内插和滤波处理；(B) 内插滤波后的数据和多通道NC0产生模块生成的本振信号一并送入到 第一级复数调制和信号累加处理模块进行第一级混频、调制处理及累加运算；(C) 累加后的I、 Q数据输入到第二级内插滤波器组进行第二级的内插和 滤波处理，内插滤波后的I、 Q数据再输入到第二级复数调制处理模块以及第三 级正交调制处理模块进行第二级复数调制处理以及第三级正交调制处理；(D) 经过调制后的信号经过增益调节模块，输出符合系统增益要求的I、 Q 信号，最后，I、 Q信号再经过本振抑制处理模块进行直流本振泄漏以及载波泄 漏的抑制，输出最终的调制信号；(3) D/A转换器对数字中频信号进行数模转换处理，输出多制式的模拟低 中频信号；(4) D/A转换器输出多制式的模拟低中频信号输入到射频子系统，经过模 拟混频、放大、滤波等处理，输出射频模拟多模信号。
8、 采用权利要求4所述多模射频信号发生器的多模射频信号发生方法，其 特征在于包括以下步骤(1) 基带I、 Q信号发生器输出零中频I、 Q信号到多载波数字上变频子系统；(2) 多载波数字上变频子系统对基带I、 Q信号发生器产生的基带信号进 行内插、滤波、混频和调制处理，将基带信号搬移到不同的频率点上，输出不 同频点的多载波数字中频信号到D/A转换器，其具体包括以下步骤-(a)基带I、 Q信号发生器的多个通道数据输出端并行输出I、 Q数据到数 据并串转换模块，数据并串转换模块将并行输入的I、 Q数据转换为串行数据流， 串行数据经过第一级内插滤波器组进行数据内插和滤波处理；(b) 内插滤波后的数据和多通道NC0产生模块生成的本振信号一并送入到 第一级复数调制和信号累加处理模块进行第一级混频、调制处理及累加运算；(c) 累加后的I、 Q数据输入到第二级内插滤波器组进行第二级的内插和 滤波处理，内插滤波后的I、 Q数据再输入到第二级复数调制处理模块以及第三 级正交调制处理模块进行第二级复数调制处理以及第三级正交调制处理；(d) 经过调制后的信号经过增益调节模块，输出符合系统增益要求的I、 Q 信号，最后，I、 Q信号再经过本振抑制处理模块进行直流本振泄漏以及载波泄 漏的抑制，输出最终的调制信号；(3) D/A转换器对数字中频信号进行数模转换处理，输出多制式的模拟低 中频信号；(4) D/A转换器输出多制式的模拟低中频信号输入到射频子系统，经过模 拟混频、放大、滤波等处理，输出射频模拟多模信号。
9、 根据权利要求7或8所述所述多制式射频信号发生方法，其特征在于-步骤(B)或(b)中内插滤波后的数据和多通道NC0产生模块生成的本振信号 一并送入到第一级复数调制和信号累加处理模块进行第一级混频、调制处理及 累加运算，其过程是多通道NC0产生模块输出的本振信号经过NC0信号延时处理模块进行延迟 处理，第一级内插滤波后的I、 Q数据经过I、 Q信号延时处理模块进行延迟处 理，经过延迟处理后的本振信号和I、 Q数据信号分别输入到乘法器进行混频处 理，混频处理后再经过混频后I、 Q信号延时处理模块进行延迟处理后送入到加 法器进行累加，累加后输出经过调制后的信号。
10、 根据权利要求7或8所述所述多制式射频信号发生方法，其特征在于: 所述步骤(B)或(b)中多通道NCO产生模块生成的本振信号是相互正交的cos 和sin信号；所述步骤(C)或(c)中第二级复数调制处理是I、 Q数据先后经 过4次乘法和两次累加处理。
全文摘要
本发明公开一种多模射频信号发生器，其包括PC机及其分别连接的基带I、Q信号发生器与多载波数字上变频子系统、D/A转换器、时钟子系统、微芯片控制子系统，且基带I、Q信号发生器还与多载波数字上变频子系统、D/A转换器、射频子系统依次连接；时钟子系统还与基带I、Q信号发生器及多载波数字上变频子系统、D/A转换器、射频子系统、微芯片控制子系统同时连接；微芯片控制子系统还与基带I、Q信号发生器及多载波数字上变频子系统、D/A转换器、射频子系统同时连接；射频子系统设有多制式多载波射频信号输出端。本多模射频信号发生器具有优异的性能、可行性好，系统灵活性和可扩展性强，易于实现系统的小型化、低功耗。
文档编号H04L27/00GK101340256SQ20081003000
公开日2009年1月7日 申请日期2008年8月5日 优先权日2008年8月5日
发明者张远见, 胡应添 申请人:京信通信系统(中国)有限公司