专利名称：基于子带分割的频域均衡器的制作方法
技术领域：
本发明涉及通信领域中的一种基于子带分割的频域均衡器，特别 适用于存在强多径、大多普勒频移的大容量散射通信系统作解调器装 置。
背景技术：
对流层散射信道作为一种典型的随机多径信道，存在频率选择性 衰落，引起码间干扰，传统的大容量散射通信中，采用时域判决反馈 均衡器抵抗码间干扰。理论和实践均已证明，在一般的散射信道条件 下，时域判决反馈均衡器具有可靠的工作性能，但是对抗"飞机效应" 引起的强多径、大多普勒频移，其技术实现难度巨大，难以有效抑制 信道传输损伤。
发明内容
本发明的目的在于避免上述背景技术中的不足之处而提供一种 有效抵抗强多径及大多普勒频移的基于子带分割的频域均衡器。本发 明不但可以消除一般的散射信道条件下存在的码间干扰，而且可以抵 抗"飞机效应"引起的强多径、大多普勒频移条件下的码间干扰，有 效抑制信道传输损伤。本发明具有电路简单、资源开销小、性能稳定、 集成化程度高等特点。
本发明的目的是这样实现的
基于子带分割的频域均衡器，它包括A/D变换器组1-1、 1-2、 1-3、 1-4、频谱预处理模块2、子带校正模块3、子带合并模块4、载波产 生模块5、数字下变频模块6、差分相干检测模块7、同步提取模块8、 积分判决模块9、鉴相器10组成，其中频谱预处理模块2、子带校正 模块3、子带合并模块4构成码间干扰消除器； 其中低中频输入端口 Bl、 B2、 B3、 B4分别与A/D变换器组1-1、 1-2、 1-3、 l-4各输入端口 1脚相连;A/D变换器组l-1、 1-2、 1-3、 1-4、频谱预处理模块2、子带校正模块3、子带合并模块4依次串接； 数字下变频模块6的输入端口 1脚与子带合并模块4的输出端口 10 脚相连，其输入端口4、 5脚分别与载波产生模块5的输出端口 1、 2 脚相连，其输出分为两路， 一路连接差分相干检测模块7，另一路连 接同步提取模块8;差分相干检测模块7、同步提取模块8的输出端 口 3脚分别与积分判决模块9的输入端口 1、 2脚相连；积分判决模 块9的输出端口3、 4脚分别与信码出端口C、码钟出端口D相连； 鉴相器19的输入端口 1脚与高稳晶振入端口 A相连，输出端2脚时 钟端口 CLK与各部件时钟入端口连接；
A/D变换器组l-1、 1-2、 1-3、 l-4将低中频输入端口 Bl、 B2、 B3、 B4输入的四路低中频信号分别进行模/数变换，变换后的低中频 数字信号分别输出至频谱预处理模块2;
频谱预处理模块2将输入的四路低中频数字信号在频域上分别 分割为六个子带，在六个子带对应的频域上分别从四路信号中选择出 具有最佳频谱的信号，选择出的六个子带信号分别进行傅立叶逆变换 后输出至子带校正模块3;
子带校正模块3包含六个独立的子带校正通道，每个子带校正通 道分别估计出子带选择信号的幅度，并将估计值与对应子带内的预置 模板值比较产生加权系数，利用加权系数修正对应子带的波形，波 形修正后的子带信号分别输出至子带合并模块4;
子带合并模块4将六个频域子带内校正后的信号进行合并，合并
后的信号输出至数字下变频模块6;
数字下变频模块6将合并后的信号分别与载波产生模块5产生的 同相载波、正交载波进行混频，混频后的I路、Q路零中频信号分别 输送给差分相干检测模块7、同步提取模块8;差分相干检测模块7 将输入的I路与Q路零中频信号进行差分相干检测，检测后的信号输
出至积分判决模块9;同步提取模块8从输入的I路、Q路零中频信
号中提取出位同步信号，位同步信号输出至积分判决模块9;积分判
决模块9将差分相干检测模块7输出的检测信号进行积分，在同步提 取模块8产生的位同步信号下判决出码字，并将位同步信号转换成符 号时钟，判决后的码字、符号时钟分别输出至信码出端口 C、码钟出
端口 D;
鉴相器10产生整个频域均衡器所需的处理时钟。 本发明频谱预处理模块2由子带分割模块组12-1、 12-2、 12-3、
12- 4、子带选择模块组13-1、 13-2、 13-3、 13-4、 13-5、 13-6、傅立叶 逆变换模块组14-1、 14-2、 14-3、 14-4、 14-5、 14-6组成;
所述的子带分割模块组12-1、 12-2、 12-3、 12-4各输入端口1脚 分别与A/D变换器组1-1、 1-2、 1-3、 l-4各输出端口2脚相连，其各 输出端口 1、 2、 3、 4、 5、 6脚分别与子带选择模块组13-1、 13-2、
13- 3、 13-4、 13-5、 13-6各输入端口依次相连；子带选择模块组13-1、
13- 2、 13-3、 13-4、 13-5、 13-6各输出分别与傅立叶逆变换模块组14-1、
14- 2、 14-3、 14-4、 14-5、 14-6各输入相连;傅立叶逆变换模块组14-1、 14-2、 14-3、 14-4、 14-5、 14-6各输出端口 2脚分别与子带校正模块3 的输入端口 1、 2、 3、 4、 5、 6脚相连；
子带分割模块组12-1、 12-2、 12-3、 12-4分别将输入的四路独立 的低中频信号进行傅立叶变换，将每路傅立叶变换后的频域信号分别 分割为六个子带，每个子带内四路独立的信号分别输出至子带选择模 块组13-1、 13-2、 13-3、 13-4、 13-5、 13-6;
子带选择模块组13-1、 13-2、 13-3、 13-4、 13-5、 13-6分别在每 个子带内从输入的四路信号中选择出具有最佳频谱的信号，选择出的 六个子带信号分别输出至傅立叶逆变换模块组14-1、 14-2、 14-3、 14-4、
14- 5、 14-6;
傅立叶逆变换模块组14-1、 14-2、 14-3、 14-4、 14-5、 14-6分别
将输入的频域信号进行傅立叶逆变换，变换后的信号分别输出至子带 校正模块3。
本发明子带校正模块3由幅度估计模块组15-1、 15-2、 15-3、 15-4、
15- 5、 15-6、预置模板模块组16-1、 16-2、 16-3、 16-4、 16-5、 16-6、 加权系数产生模块组17-1、 17-2、 17-3、 17-4、 17-5、 17-6、波形修 正模块组18-1、 18-2、 18-3、 18-4、 18-5、 18-6组成;
其中频谱预处理模块2各输出端口 11、 12、 13、 14、 15、 16脚 分别与幅度估计模块组15-1、 15-2、 15-3、 15-4、 15-5、 15-6、波形 修正模块组18-1、 18-2、 18-3、 18-4、 18-5、 18-6各输入端口l脚并 接；幅度估计模块组15-1、 15-2、 15-3、 15-4、 15-5、 15-6、预置模 板模块组16-1、 16-2、 16-3、 16-4、 16-5、 16-6各输出端口2、 1脚分 别与加权系数产生模块组17-1、 17-2、 17-3、 17-4、 17-5、 17-6各输 入端口 1、 2脚相连;加权系数产生模块组17-1、 17-2、 17-3、 17-4、
17- 5、 17-6各输出端口 3脚分别与波形修正模块组18-1、 18-2、 18-3、
18- 4、 18-5、 18-6各输入端口 2脚相连；波形修正模块组18-1、 18-2、 18-3、 18-4、 18-5、 18-6各输出端口 3脚分别与子带合并模块4各输 入端口 1、 2、 3、 4、 5、 6脚相连；
幅度估计模块组15-1、 15-2、 15-3、 15-4、 15-5、 15-6将频谱预 处理模块2输出的各子带信号进行幅度估计，估计出的幅度值分别输 出至加权系数产生模块组17-1、 17-2、 17-3、 17-4、 17-5、 17-6;
预置模板模块组16-1、 16-2、 16-3、 16-4、 16-5、 16-6产生各个 子带上预置的标准模板值，标准模板值分别输出至加权系数产生模块 组17-1、 17-2、 17-3、 17-4、 17-5、 17-6;
加权系数产生模块组17-1、 17-2、 17-3、 17-4、 17-5、 17-6将估 计出的幅度值与预置的标准模板值进行比较，比较后产生加权系数， 加权系数分别输出至波形修正模块组18-1、 18-2、 18-3、 18-4、 18-5、
18-6;
波形修正模块组18-1、 18-2、 18-3、 18-4、 18-5、 18-6将频谱预 处理模块2输出的各信号通过加权系数产生模块组17-1、 17-2、 17-3、 17-4、 17-5、 17-6产生的加权系数进行修正，修正后的信号输出至子 带合并模块4。
本发明相比背景技术具有如下优点
1、 本发明采用了频谱预处理模块2，将每路低中频接收信号在 频域上分割为几个子带，在每个子带内选择具有最佳频谱的信号，因 此可以改善每个子带内的频谱失真，具有很强的抗码间干扰能力。
2、 本发明采用了均衡模块3，对每个子带内的信号分别进行幅 度估计，根据估计值对波形进行修正，均衡不需要反馈迭代，在存在 大多普勒频移时可以稳定工作。
3、 本发明采用码间干扰消除器在低中频上进行子带分割后，在 每个子带上分别均衡后再进行合并，均衡过程与调制解调方式无关， 简单易行。
4、 本发明部件采用大规模现场可编程器件制作，因此可通过配 置不同的程序灵活地实现对本装置工作参数的修改，使设备的结构大 大简化，成本显著降低。
5、 本发明集成化程度高、性能稳定可靠、资源开销小。
图1是本发明电原理方框图。
图2是本发明频谱预处理模块2实施例的电原理图。
图3是本发明均衡模块3实施例的电原理图。
具体实施例方式
参照图1至图3，本发明由A/D变换器组(1-1、 1-2、 1-3、 1-4)、 频谱预处理模块(2)、子带校正模块(3)、子带合并模块(4)、载波 产生模块(5)、数字下变频模块(6)、差分相干检测模块(7)、同步 提取模块(8)、积分判决模块(9)、鉴相器(10)组成，其中频谱预 处理模块(2)、子带校正模块(3)、子带合并模块(4)构成码间干 扰消除器。图1是本发明的电原理方框图，实施例按图1连接线路。 其中A/D变换器组1-1至1-4的作用是将输入的低中频信号进行模/ 数变换，变换后的低中频信号分别输送给频谱预处理模块2。子带合 并模块4的作用是将六个子带内均衡后的信号合并成一路信号。载波 产生模块5的作用是产生低中频同相载波与正交载波，供数字下变频 使用。数字下变频模块6的作用是将合并后的信号与低中频载波混 频，形成I路、Q路零中频信号。差分相干检测模块7的作用是将零 中频信号进行差分相干解调，解调后的信号输送给积分判决模块9。 同步提取模块8的作用是从零中频信号中提取出位同步信号。积分判 决模块9在位同步信号的控制下，对差分相干解调出的信号进行积分 并判决出码字，同时将位同步信号转换成符号时钟，判决码字、符号 时钟输送到信码出端口 C、码钟出端口 D。鉴相器10主要完成整个 频域均衡器所需的处理时钟。实施例A/D变换器组1-1至1-4采用美 国AD公司生产的AD9218芯片制作；子带合并模块4、载波产生模 块5、数字下变频模块6、差分相干检测模块7、同步提取模块8、积
分判决模块9、鉴相器10均采用同一块美国Alterna公司生产Stratix 系列芯片制作。
本发明频谱预处理模块2的作用是对输入的四个独立的低中频 信号分别分割为六个频域子带，然后从每个子带内的四个独立信号中 选择出具有最佳频谱的信号，选择出的信号再通过傅立叶逆变换转换 成时域信号后分别输出到均衡模块3。它由子带分割模块组12-1至 12-4、子带选择模块组13-1至13-6、傅立叶逆变换模块组14-1至14-6 组成，图2是本发明频谱预处理模块2的电原理图，实施例按图2连 接线路。其中子带分割模块组12-1至12-4分别将输入的低中频信号 进行傅立叶变换转换到频域，并将每路信号分割为六个频域子带信 号。子带选择模块组13-1至13-6的作用是在每个子带上分别从输入 的四个独立的频域子带信号中选择出具有最佳频谱的信号，选择出的 信号分别输入至傅立叶逆变换模块组14-1至14-6进行傅立叶逆变换， 变换后得到每个频域子带内具有最佳频谱的时域信号，时域信号分别 送给均衡模块3的输入端口 1、 2、 3、 4、 5、 6脚。实施例子带分割 模块组12-1至12-4、子带选择模块组13-1至13-6、傅立叶逆变换模 块组14-1至14-6均采用同一块美国Altema公司生产Stmtix系列芯 片制作。
本发明均衡模块3的作用是对六个子带内的信号进行幅度估计， 将估计值与预置的模板值进行比较产生加权系数，利用加权系数对六 个子带内的信号进行波形修正，修正后的信号输送至子带合并模块4。 它由幅度估计模块组15-1至15-6、预置模板模块组16-1至16-6、加 权系数产生模块组17-1至17-6、波形修正模块组18-1至18-6组成， 图3是本发明均衡模块3的电原理图，实施例按图3连接线路。幅度 估计模块组15-1至15-6的作用是分别对输入的六个子带信号进行幅
度估计，估计值分别送给加权系数产生模块组17-1至17-6。预置模 板模块组16-1至16-6分别产生六个子带的预置模板值，预置模板值 分别输送给加权系数产生模块组17-1至17-6后，与幅度估计值进行 比较产生加权系数。波形修正模块组18-1至18-6分别根据加权系数 对六个子带信号进行波形修正，修正后的信号分别输送至子带合并模 块4的输入端口 1、 2、 3、 4、 5、 6脚。实施例幅度估计模块组15-1 至15-6、预置模板模块组16-1至16-6、加权系数产生模块组17-1至 17-6、波形修正模块组18-1至18-6和上述提到的子带合并模块4、 载波产生模块5、数字下变频模块6、差分相干检测模块7、同步提 取模块8、积分判决模块9、鉴相器10、子带分割模块组12-1至12-4、 子带选择模块组13-1至13-6、傅立叶逆变换模块组14-1至14-6均采 用同一块美国Altema公司生产Stratix系列芯片制作。 本发明简要工作原理如下
本装置实现对四路低中频接收信号的频域均衡，消除码间干扰， 实现信息的可靠解调。频谱预处理模块2接收到携带有相同信息的四 路低中频信号，并将每路信号分别分为六个频域子带，在每个子带中 选择出具有最佳频谱的信号，选择出的六路子带信号在子带校正模块 3中根据预置模板值进行波形修正，修正后的六个子带内的信号进行 合并，合并后的信号已经消除了频谱失真。合并后的低中频信号与载 波混频后形成零中频信号，零中频信号一路送给差分相干检测模块7 完成信号检测，另一路送给同步提取模块8提取出位同步信号，差分 相干检测出的信号在位同步信号的控制下实现积分判决，位同步信号 转换成符号时钟，判决码字、符号时钟分别由端口C、 D发送出去。
本发明安装结构如下
把图1至图3中所有电路器件安装在一块尺寸大小长X宽为280X140mm的印制板上，然后把印制板安装在一个长X宽X高为290X 150X30mm的屏蔽盒插件中，屏蔽盒插件的前面板安装高稳晶振入 端口 A的电缆插座、低中频入信号端口 Bl、 B2、 B3、 B4的电缆插 座以及信码出端口C、码钟出端口D的电缆插座，组装成本发明。
权利要求
1、基于子带分割的频域均衡器，它包括A/D变换器组(1-1、1-2、1-3、1-4)、载波产生模块(5)、数字下变频模块(6)、差分相干检测模块(7)、同步提取模块(8)、积分判决模块(9)、鉴相器(10)，其特征在于还包括码间干扰消除器，码间干扰消除器由频谱预处理模块(2)、子带校正模块(3)、子带合并模块(4)组成；其中低中频输入端口B1、B2、B3、B4分别与A/D变换器组(1-1、1-2、1-3、1-4)各输入端口1脚相连；A/D变换器组(1-1、1-2、1-3、1-4)、频谱预处理模块(2)、子带校正模块(3)、子带合并模块(4)依次串接；数字下变频模块(6)的输入端口1脚与子带合并模块(4)的输出端口10脚相连，其输入端口4、5脚分别与载波产生模块(5)的输出端口1、2脚相连，其输出分为两路，一路连接差分相干检测模块(7)，另一路连接同步提取模块(8)；差分相干检测模块(7)、同步提取模块(8)的输出端口3脚分别与积分判决模块(9)的输入端口1、2脚相连；积分判决模块(9)的输出端口3、4脚分别与信码出端口C、码钟出端口D相连；鉴相器(19)的输入端口1脚与高稳晶振入端口A相连，输出端2脚时钟端口CLK与各部件时钟入端口连接；A/D变换器组(1-1、1-2、1-3、1-4)将低中频输入端口B1、B2、B3、B4输入的四路低中频信号分别进行模/数变换，变换后的低中频数字信号分别输出至频谱预处理模块(2)；频谱预处理模块(2)将输入的四路低中频数字信号在频域上分别分割为六个子带，在六个子带对应的频域上分别从四路信号中选择出具有最佳频谱的信号，选择出的六个子带信号分别进行傅立叶逆变换后输出至子带校正模块(3)；子带校正模块(3)包含六个独立的子带校正通道，每个子带校正通道分别估计出子带选择信号的幅度，并将估计值与对应子带内的预置模板值比较产生加权系数，利用加权系数修正对应子带的波形，波形修正后的子带信号分别输出至子带合并模块(4)；子带合并模块(4)将六个频域子带内校正后的信号进行合并，合并后的信号输出至数字下变频模块(6)；数字下变频模块(6)将合并后的信号分别与载波产生模块(5)产生的同相载波、正交载波进行混频，混频后的I路、Q路零中频信号分别输送给差分相干检测模块(7)、同步提取模块(8)；差分相干检测模块(7)将输入的I路与Q路零中频信号进行差分相干检测，检测后的信号输出至积分判决模块(9)；同步提取模块(8)从输入的I路、Q路零中频信号中提取出位同步信号，位同步信号输出至积分判决模块(9)；积分判决模块(9)将差分相干检测模块(7)输出的检测信号进行积分，在同步提取模块(8)产生的位同步信号下判决出码字，并将位同步信号转换成符号时钟，判决后的码字、符号时钟分别输出至信码出端口C、码钟出端口D；鉴相器(10)产生整个频域均衡器所需的处理时钟。
2、 1-3、 1-4)、频谱预处理模块(2)、子带校正模块(3)、子带合并模块(4) 依次串接；数字下变频模块(6)的输入端口 1脚与子带合并模块(4) 的输出端口 IO脚相连，其输入端口4、 5脚分别与载波产生模块(5) 的输出端口 1、 2脚相连，其输出分为两路， 一路连接差分相干检测 模块(7)，另一路连接同步提取模块(8);差分相干检测模块(7)、 同步提取模块(8)的输出端口 3脚分别与积分判决模块(9)的输入 端口 1、 2脚相连；积分判决模块(9)的输出端口 3、 4脚分别与信 码出端口 C、码钟出端口 D相连；鉴相器(19)的输入端口 1脚与高 稳晶振入端口 A相连，输出端2脚时钟端口 CLK与各部件时钟入端 口连接；A/D变换器组(1-1、 1-2、 1-3、 1-4)将低中频输入端口B1、 B2、 B3、 B4输入的四路低中频信号分别进行模/数变换，变换后的低中频 数字信号分别输出至频谱预处理模块(2);频谱预处理模块(2)将输入的四路低中频数字信号在频域上分 别分割为六个子带，在六个子带对应的频域上分别从四路信号中选择 出具有最佳频谱的信号，选择出的六个子带信号分别进行傅立叶逆变 换后输出至子带校正模块(3);子带校正模块(3)包含六个独立的子带校正通道，每个子带校 正通道分别估计出子带选择信号的幅度，并将估计值与对应子带内的 预置模板值比较产生加权系数，利用加权系数修正对应子带的波形， 波形修正后的子带信号分别输出至子带合并模块(4);子带合并模块(4)将六个频域子带内校正后的信号进行合并， 合并后的信号输出至数字下变频模块(6);数字下变频模块(6)将合并后的信号分别与载波产生模块(5)产生的同相载波、正交载波进行混频，混频后的I路、Q路零中频信号分别输送给差分相干检测模块(7)、同步提取模块(8);差分相干检测模块(7)将输入的I路与Q路零中频信号进行差分相干检测，检测后的信号输出至积分判决模块(9);同步提取模块(8)从输入的I路、Q路零中频信号中提取出位同步信号，位同步信号输出至积 分判决模块(9);积分判决模块(9)将差分相干检测模块(7)输出 的检测信号进行积分，在同步提取模块(8)产生的位同步信号下判 决出码字，并将位同步信号转换成符号时钟，判决后的码字、符号时钟分别输出至信码出端口 C、码钟出端口D;鉴相器(10)产生整个频域均衡器所需的处理时钟。 2、根据权利要求1所述的基于子带分割的频域均衡器，其特征 在于频谱预处理模块(2)由子带分割模块组(12-1、 12-2、 12-3、12- 4)、子带选择模块组(13-1、 13-2、 13-3、 13-4、 13-5、 13-6)、傅 立叶逆变换模块组(14-1、 14-2、 14-3、 14-4、 14-5、 14-6)组成；所述的子带分割模块组(12-1、 12-2、 12-3、 12-4)各输入端口 l脚 分别与A/D变换器组(1-1、 1-2、 1-3、 1-4)各输出端口2脚相连， 其各输出端口 1、 2、 3、 4、 5、 6脚分别与子带选择模块组(13-1、13- 2、 13-3、 13-4、 13-5、 13-6)各输入端口依次相连；子带选择模块 组(13-1、 13-2、 13-3、 13-4、 13-5、 13-6)各输出分别与傅立叶逆变 换模块组(14-1、 14-2、 14-3、 14-4、 14-5、 14-6)各输入相连；傅立 叶逆变换模块组(14-1、 14-2、 14-3、 14-4、 14-5、 14-6)各输出端口 2脚分别与子带校正模块(3)的输入端口 1、 2、 3、 4、 5、 6脚相连；子带分割模块组(12-1、 12-2、 12-3、 12-4)分别将输入的四路独立 的低中频信号进行傅立叶变换，将每路傅立叶变换后的频域信号分别 分割为六个子带，每个子带内四路独立的信号分别输出至子带选择模 块组(13-1、 13-2、 13-3、 13-4、 13-5、 13-6);子带选择模块组(13-1、 13-2、 13-3、 13-4、 13-5、 13-6)分别在 每个子带内从输入的四路信号中选择出具有最佳频谱的信号，选择出 的六个子带信号分别输出至傅立叶逆变换模块组(14-1、 14-2、 14-3、14- 4、 14-5、 14-6);傅立叶逆变换模块组(14-1、 14-2、 14-3、 14-4、 14-5、 14-6)分 别将输入的频域信号进行傅立叶逆变换，变换后的信号分别输出至子 带校正模块(3)。
3、根据权利要求1或2所述的基于子带分割的频域均衡器，其 特征在于子带校正模块(3)由幅度估计模块组(15-1、 15-2、 15-3、15- 4、 15-5、 15-6)、预置模板模块组(16-1、 16-2、 16-3、 16-4、 16-5、16- 6)、加权系数产生模块组(17-1、 17-2、 17-3、 17-4、 17-5、 17-6)、 波形修正模块组(18-1、 18-2、 18-3、 18-4、 18-5、 18-6)组成；其中频谱预处理模块(2)各输出端口 11、 12、 13、 14、 15、 16 脚分别与幅度估计模块组(15-1、 15-2、 15-3、 15-4、 15-5、 15-6)、 波形修正模块组(18-1、 18-2、 18-3、 18-4、 18-5、 18-6)各输入端口 l脚并接;幅度估计模块组(15-1、 15-2、 15-3、 15-4、 15-5、 15-6)、 预置模板模块组(16-1、 16-2、 16-3、 16-4、 16-5、 16-6)各输出端口 2、 1脚分别与加权系数产生模块组(17-1、 17-2、 17-3、 17-4、 17-5、 17-6)各输入端口 1、 2脚相连;加权系数产生模块组(17-1、 17-2、17- 3、 17-4、 17-5、 17-6)各输出端口 3脚分别与波形修正模块组(18-1、18- 2、 18-3、 18-4、 18-5、 18-6)各输入端口2脚相连；波形修正模块 组(18-1、 18-2、 18-3、 18-4、 18-5、 18-6)各输出端口3脚分别与子 带合并模块(4)各输入端口 1、 2、 3、 4、 5、 6脚相连；幅度估计模块组(15-1、 15-2、 15-3、 15-4、 15-5、 15-6)将频谱 预处理模块(2)输出的各子带信号进行幅度估计，估计出的幅度值 分别输出至加权系数产生模块组(17-1、 17-2、 17-3、 17-4、 17-5、 17-6);预置模板模块组(16-1、 16-2、 16-3、 16-4、 16-5、 16-6)产生各 个子带上预置的标准模板值，标准模板值分别输出至加权系数产生模 块组(17-1、 17-2、 17-3、 17-4、 17-5、 17-6);加权系数产生模块组(17-1、 17-2、 17-3、 17-4、 17-5、 17-6)将 估计出的幅度值与预置的标准模板值进行比较，比较后产生加权系 数，加权系数分别输出至波形修正模块组(18-1、 18-2、 18-3、 18-4、 18-5、 18-6);波形修正模块组(18-1、 18-2、 18-3、 18-4、 18-5、 18-6)将频谱预处理模块(2)输出的各路信号通过加权系数产生模块组(17-1、 17-2、 17-3、 17-4、 17-5、 17-6)产生的加权系数进行修正，修正后的 信号输出至子带合并模块(4)。
全文摘要
本发明公开了一种基于子带分割的频域均衡器，它涉及通信领域中抵抗强多径、大多普勒频移的频域均衡器的装置。它由频谱预处理模块、子带校正模块、子带合并模块、载波产生模块、数字下变频模块、差分相干检测模块、同步提取模块、积分判决模块、鉴相器等部件组成。它采用一种基于子带分割的频域均衡技术，将接收信号在频域上分割为几个子带，在每个子带上选择具有最佳频谱的信号后再合并，合并信号具有良好的频谱特性，消除了码间干扰，实现大容量散射可靠通信的目的。本发明还有简单易行、集成化程度高、性能稳定可靠、资源开销小等优点，特别适于用作存在强多径、大多普勒频移的大容量散射通信系统作解调器装置。
文档编号H04L25/03GK101340409SQ200810079220
公开日2009年1月7日 申请日期2008年8月20日 优先权日2008年8月20日
发明者莹 刘, 坡 卢, 丹 吴, 孙柏昶, 斐 李, 韩明钥 申请人:中国电子科技集团公司第五十四研究所