专利名称：数字基频处理器及其之操作方法、以及无线装置及其方法
技术领域：
本发明是有关于一种相机模块的直接接口，用于数字基频处理器的一般
用途输入/输出(I/O)端口。
背景技术：
在一些例子中，数字基频处理器具有一般用途输入输出(GPIO)端口， 其可用作输入或输出端。例如，当GPIO端口用作输出端时，数据可写入至缓 存器，以控制在输出端被驱动的状态。当GPIO端口用作输入端时，输入端的 状态可通过读取缓存器的状态而检测得。在数字基频处理器的GPIO端口无法 设计来接收同步并列数据。例如由数字相机模块所产生的影像数据。在一些 例子下，专用的接口用在基频处理芯片上，或者专门的附加集成电路(称为 后端电路、辅助芯片、或协处理器)被用来致能相机模块至移动式电话的基 频处理器的连接。
发明内容
在移动式无线装置中，相机模块可直接连接至不具有专用接口的基频处 理器，而不需外部的协处理器。相机模块的数据接口直接连接基频处理器的 一般用途输入/输出端口的接脚，以致能基频处理器撷取来自相机模块的同步 并列数据流。在一些例子中，基频处理器外部的逻辑电路将相机模块与基频 处理器的一般用途输入/输出端口接合。 一般用途输入/输出端口通过使用来自 相机模块的频率信号来模仿相机接口的功能，以触发对于由一般用途输入/输 出端口所撷取的数据的DMA传送。
8在本发明的一观点中，数字基频处理器包括一般用途输入/输出端口以及 处理单元。处理单元用以通过一般用途输入/输出端口将接收自相机模块的影 像数据传送至存储器，其中，相机模块直接连接一般用途输入/输出端口。
此数字基频处理器的实施还包括一或多个下列特征。处理单元可包括直
接存储器访问(direct memory access, DMA)控制器，用以根据中断信号来 执行自一般用途输入/输出端口至存储器的影像数据的DMA传送。此数字基 频处理器可逻辑电路，用以根据接收来自相机模块与DMA控制器的多个同步 信号，来产生中断信号。此存储器可位于数字基频处理器的外部或内部。处 理单元可提供来自存储器的影像信号，以在预览模式下显示。处理单元可对 影像信号进行编码，以在拍摄模式下储存。
在本发明的另一观点中，提供数字基频处理器的操作方法。此方法包括 通过数字基频处理器的一般用途输入/输出端口接收来自相机模块的影像数 据，以及将来自 一般用途输入/输出端口的影像数据传送至存储器。
此方法的实施还包括一或多个下列特征。传送影像数据的步骤包括自一 般用途输入/输出端口至该存储器的直接存储器访问(direct memory access, DMA)传送。此方法可包括根据来自相机模块的一或多个同步信号以及来自 数字基频处理器的一或多个的多个同步信号，同步DMA传送。影像数据考传 送至外部存储器。影像数据可传送至数字基频处理器的内部存储器。此方法 可包括提供来自存储器的影像数据，以在预览模式下显示。此方法可包括对 影像数据进行编码，以在拍摄模式下储存。
在本发明的另一观点中，无线装置包括数字基频处理器、相机模块、以 及存储器。数字基频处理器具有一般用途输入/输出端口。相机模块具有相机 接口，其中，此相机接口直接连接至数字基频处理器的一般用途输入/输出端 口。存储器用来储存影像数据。数字基频处理器包括处理单元，用来将影像 数据由 一般用途输入/输出端口传送该存储器。
此无线装置的实施还包括一或多个下列特征。处理单元可包括直接存储
9器访问(direct memory access, DMA)控制器，用来执行自一般用途输入/输 出端口至存储器的影像数据的DMA传送。无线装置还包括逻辑电路，位于数 字基频处理器的外部，用以同步通过一般用途输入/输出端口的影像数据传送。 存储器可包括位于数字基频处理器外部的一存储器。存储器可包括位数字基 频处理器的一内部存储器。 一般用途输入/输出端口可包括数字基频处理器的 多个独立可控制的输入/输出导线。
在本发明的另 一观点中，集成电路包括一般用途输入/输出端口以及控制 器。控制器根据中断信号来控制自 一般用途输入/输出端口至存储器的数据传 送。逻辑电路位于集成电路的外部，用以根据多个同步信号来产生中断信号， 其中，同步信号同步由集成电路外部的数据模块而传送至一般用途输入/输出 端口的一数据。逻辑电路具有根据来自集成电路的一信号而清除中断信号的 逻辑，且来自集成电路的信号是指示控制器己初始化自 一般用途输入/输出端 口至存储器的数据传送。
此实施可包括还包括一或多个下列特征。当逻辑电路由每一同步信号所 触发时，逻辑电路可始中断信号位于第一逻辑位准，且逻辑电路可根据用来 指示控制器已初始化数据传送的信号接收而使中断信号位于第二位准。控制 器可包括直接存储器访问(direct memory access, DMA)控制器。 一般用途 输入/输出端口可包括多个独立可控制输入/输出导线，且同步化数据报括同步 化并列数据。集成电路可由自己本身接收在般用途输入/输出端口的同步数据 而不需逻辑电路。集成电路可包括一数字基频处理器，用以处理多个无线电 信信号。集成电路可包括一处理器，用以执行一操作系统来安排多个应用的 执行，以避免干扰自一般用途输入/输出端口至存储器的数据传送。用来指示 控制器已初始化数据传送的信号包括一总线同意信号，其指示总线己对控制 器同意，以致能控制器初始化至存储器的数据传送。集成电路可包括一位准 触发中断输入端，用以接收中断信号，且当中断信号维持在一第一位准时， 控制器重复地将数据自一般用途输入/输出端口传送至存储器。逻辑辑电路可
10通过将中断信号设定至一第二位准以清除中断信号。数据模块可包括一数字 相机模块，且同步化信号包括影像信号。
在本发明的另一观点中，使用数据模块来产生被同步至一频率信号的同 步化数据，于集成电路的一般用途输入/输出端口上接收来自数据模块的同步 化信号，根据中断信号将同步化数据由一般用途输入/输出端口传送至存储器， 使用集成电路外部的逻辑电路以根据频率信号来产生中断信号，使用集成电 路来产生用以指示自 一般用途输入/输出端口至存储器的数据传送已初始化的 信号，以及使用逻辑电路且根据指示自一般用途输入/输出端口至存储器的数 据传送己初始化的信号，来清除中断信号。
此实施可包括还包括一或多个下列特征。在一般用途输入/输出端口上接 收同步化信号的步骤可包括，在一般用途输入/输出端口的多个独立可控制输 入/输出导线上接收并列同步数据。使用数据模块产生同步化数据的步骤包括 可包括，使用数字相机模块来产生影像数据。产生中断信号的步骤可包括， 只有当一水平参考信号指示数字相机模块正输出有效影像数据时，根据频率 信号产生中断信号。中断信号由集成电路的一位准触发中断输入端所接收。
在本发明的另一观点中，传送同步并列数据至集成电路的一般用途输入/ 输出端口，其中，此集成电路并不被设置成使用该一般用途输入/输出端口来 接收同步并列数据。使用集成电路外部的逻辑电路来控制中断信号，其中， 中断信号用来触发自 一般用途输入/输出端口至存储器的同步并列数据传送， 使得对于用来同步化此同步并列数据的频率信号的每一周期而言，不会再有 自 一般用途输入/输出端口至存储器的单一传送。中断信号的控制是根据频率 信号以及来自集成电路的信号，且来自集成电路的该号是指示自 一般用途输 入/输出端口至存储器的数据传送已初始化。
此实施可包括还包括一或多个下列特征。在传送同步并列数据至一般用 途输入/输出端口的步骤包括，在一般用途输入/输出端口的多个独立可控制输 入/输出导线上接收该列同步数据。同步并列数据可使用数字相机模块来产生，且同步并列数据报括影像数据。中断信号可由在集成电路的位准触发中断输 入端上所接收。
图1表示无线装置的示意图，在此无线装置中，相机模块直接连接至数
字基频处理器的一般用途输入/输出端口； 图2表示数字基频处理器的示意图3表示在图1的无线装置的预览模式的数据流动示意图；以及 图4表示在图1的无线装置的拍摄模式的数据流动示意图。 附图标号
10 移动式无线装置；12 数字基频处理器；14 相机模块；16 外部 存储器；20 逻辑电路；30 一般用途输入/输出(GPIO)端口； 32 处理器； 34 直接存储器访问(DMA)控制器；36 内部存储器；38 数字信号处理 器(DSP);
VSYNC 垂直同步信号；HREF 水平同步信号；PCLK 像素频率； Data2-Data9 数据线；12C一CLK 频率信号；12C一DATA 序列数据信号； XCLK 频率信号(主要频率)；DMA—EBUS一GNT DMA总线同意信号； PBUS 周边总线；DMABUS DMA总线；EBUS 外部总线；SBUS 系统 总线；RBUS 随机处理存储器总线。
具体实施例方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实 施例，并配合附图，作详细说明如下。
参阅图l，在一些实施下，移动式无线装置10包括数字基频处理器12、 相机模块14、以及用来储存相机模块14所获得的影像数据的外部存储器16。 无线装置10可包括逻辑电路20，用来帮助影像数据自相机模块14至数字基
12频处理器12的同步转传送。某些相机模块类型不需要逻辑电路20。在一些例 子中，影像数据储存在数字基频处理器12的内建存储器。
相机模块14直接连连接数字基频处理器12的一般用途输入/输出(GPK)) 端口30。这些一般用途输入/输出(GPIO)端口30包括多个独立、且个别可 控制的导线，其用作提供至数字基频处理器12的输入或来自数字基频处理器 12的输出。图1的配置允许相机模块14用在无线装置10，而没有独立的协 处理器来辅助数字基频处理器12的需求，也没有在数字基频处理器12上设 置专用相机接口的需求。
参阅图2，在一些实施中，数字基频处理器12包括处理器32 (例如微处 理器，MCU)、直接存储器访问(direct memory access, DMA)控制器34、 内部存储器36(例如静态随机存储器，SRAM)、以及数字信号处理器(digital signal processor, DSP) 38。数字基频处理器12的组件通过内部总线而相互连 接，包括周边总线(PBUS)、 DMA总线(DMABUS)、外部总线(EBUS)、 系统总线(SBUS)、以及随机处理存储器总线(RBUS)。 DMA控制器34将 影像数据自GPIO端口 30通过总线PBUS、 DMABUS、以及EBUS而传送到 外部存储器16，或者通过总线PBUS、 DMABUS、以及RBUS传送至内部存 储器36。数字基频处理器12可包括附加的组件。
相机模块14的接口信号包括垂直同步信号VSYNC、水平同步信号 HREF、像素频率PCLK、以及8条数据线Data2-Data9，以于每一像素频率周 期下传送一字节的影像数据。在一些实施中，可有10数据线或其他数量的数 据线。接口信号也包括由数字基频处理器12提供至相机模块14的数据。工 业标准串行接口 (称为I2C接口 )包括频率信号12C一CLK以及序列数据信号 I2C—DATA。此I2C串行接口可用来配置及控制相机模块14，例如设定分辨率 以及影像格式等等。基频处理器12也提供频率信号XCLK (主要频率)至相 机模块14。频率XCLK是作为相机模块14操作的频率，而像素频率PCLK 是由相机模块14自频率XCLK所撷取而获得的。如图1所示，水平同步信号HREF及像素频率PCLK提供至逻辑电路20。 数字基频处理器12提供DMA总线同意信号DMA—EBUS—GNT至逻辑电路 20。逻辑电路则提供字节预备中断(Byte Ready Interrupt)信号至基频处理器 12。
在图1的例子中，在垂直同步信号VSYNC为低位准且水平同步信号 HREF为高位准的期间，相机模块14处理有效视频或影像数据。此数据在数 据在线根据像素频率PCLK的主动正缘来变化。
相机模块14的8条数据线Data2-data9连接至GPIO端口 30接脚的8调
连续数据线，以避免额外的软件重新整理字节，并保证每一有效像素数据的 字节下的单一DMA转移。由于相机模块14的像素频率为连续的，即使在水 平与垂直遮没期间，数字基频处理器12只有在有效视频数据像素频率期间被 中断。为了达到此结果，像素频率PCLK根据水平同步信号HRDF而被暂停 (gated)。 一些相机模块提供暂停水平同步信号，且因此无法获得频率暂停。 根据接收中断，在数字基频处理器12的DMA控制器34读取来自GPIO端口 30的字节，且将其储存在外部存储器16。
在数字基频处理器12的位准驱动GPIO中断传送至DMA控制器34的中 断控制器。重新设定外部中断的位准则重置了对系统DMA控制器的中断，且 不会要求软件介入来清除在每一像素频率缘的中断状态旗标。逻辑电路20用 来实现此操作。
如图1所示，逻辑电路12包括及逻辑门(AND) 40，其输出端连接至正 缘驱动D型正反器(DFF) 42的频率输入端。反相逻辑门44的输出端连接至 D型正反器42的清除输入端。像素频率PCLK由及逻辑门40根据水平同步 信号HREF而被中断。对于提供中断水平同步信号HREF的那些相机模块而 言，则不需使用及逻辑门40。
在像素频率PCLK的正缘时，在D型正反器42的输出端Q或的正缘。D 型正反器42的输出端提供位准触发中断至数字基频处理器12，且用来数字基频处理器12的触发系统DMA控制器34。系统DMA控制器34处理中断且 自GPIO端口 30的数据线来读取数据字节。当对内部总线EBUS的存取中断 时，总线同意信号DMA—EBUS一GNT则通过反相逻辑门44传送至D型正反 器42的异步清除输入端，其立刻清除位准触发中断源。此确保中断被清除， 使得字节被读取且写入至系统存储器。此避免相同数据字节被多次读取(多 次读取可能发生在中断没有被清除的情况下)。
图3表示在图1的无线装置10中相机模块14的预览模式的示意图。在 预览模式期间，用户于无线装置10的显示屏幕上预览相机模块14前的物体。 相机模块14可用来处理具有RGB565数据格式的QCIF/QQVGA影像。 一般 而言，可配置多变的尺寸和格式。每一位准触发中断上，DMA控制器34读 取来自GPIO端口30的字节，且将字节传送至外部存储器16。由于相机模块 14首先传送出RG字节，接着送出GB字节给每一像素，因此像素半字组 (halfWord)在存储器中交换。处理器32记录此字节且将一显示预备QQVGA 画框储存在数字基频处理器12的内部存储器36。处理器32接着将影像画框 写入至无线装置10的显示器50。
图4表示在图1的无线装置10中相机模块14的拍摄模式的示意图。在 拍摄模式中，用户按压在无线装置10的按键，且撷取单一VGA尺寸的影像。 相机模块14处理YUV422数据格式的VGA影像，在每一位准驱动中断上， DMA控制器34读取来自GPIO端口 30的字节，且将此字节传送至外部存储 器14。由于影像数据所要求操作是脱机处理操作，因此字节交换不会发生在 拍摄模式下。脱机JPGE编码由处理器32来执行。
虽然己说明不同的实施方式，在本发明的精神与范围下有其他得实施方 式。例如，使用逻辑电路20来致能具有GPIO端口的集成电路以直接接收同 步并列数据，不限制于致能数字基频处理器以直接接收来自无线装置内的数 字相机模块的影像数据。此数字基频处理器可以其他集成电路来取代，且不 必要处理基频信号。模块14可以产生同步并列数据的其他数据模块来取代，且不必要产生影像数据。逻辑电路20可使用不同于图1的其他类型的逻辑设 备。
本发明虽以较佳实施例揭示如上，然其并非用以限定本发明的范围，任 何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可 做些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
权利要求
1. 一种数字基频处理器，其特征在于，该数字基频处理器包括一般用途输入/输出端口；以及一处理单元，用以通过所述的一般用途输入/输出端口将接收自一相机模块的一影像数据传送至一存储器，其中，该相机模块直接连接该一般用途输入/输出端口。
2. 如权利要求第1项所述的数字基频处理器，其特征在于，所述的处理单元包括一直接存储器访问控制器，用以根据一中断信号来执行自所述的一般 用途输入/输出端口至所述的存储器的影像数据的直接存储器访问传送。
3. 如权利要求第1项所述的数字基频处理器，其特征在于，该数字基频处 理器还包括一逻辑电路，用以根据接收来自所述的相机模块与所述的直接存 储器访问控制器的多个同步信号，来产生所述的中断信号。
4. 如权利要求第1项所述的数字基频处理器，其特征在于，所述的存储器 位于所述的数字基频处理器的外部。
5. 如权利要求第1项所述的数字基频处理器，其特征在于，所述的存储器 位于所述的数字基频处理器的内部。
6. 如权利要求第1项所述的数字基频处理器，其特征在于，所述的处理单 元用以提供来自所述的存储器的影像信号，以在一预览模式下显示。
7. 如权利要求第1项所述的数字基频处理器，其特征在于，所述的处理单 元用以对所述的影像信号进行编码，以在一拍摄模式下储存。
8. —种数字基频处理器的操作方法，其特征在于，该方法包括 通过所述的数字基频处理器的一般用途输入/输出端口接收来自一相机模块的一影像数据；以及将来自所述的一般用途输入/输出端口的影像数据传送至一存储器。
9. 如权利要求第8项所述的操作方法，其特征在于，传送所述的影像数据的步骤包括自所述的一般用途输入/输出端口至所述的存储器的一直接存储器 访问传送。
10. 如权利要求第9项所述的操作方法，其特征在于，该方法还包括根据 来自所述的相机模块的一或多个同步信号以及来自所述的数字基频处理器的 一或多个的多个同步信号，同步所述的直接存储器访问传送。
11. 如权利要求第8项所述的操作方法，其特征在于，所述的影像数据传 送至一外部存储器。
12. 如权利要求第8项所述的操作方法，其特征在于，所述的影像数据传 送至所述的数字基频处理器的一内部存储器。
13. 如权利要求第8项所述的操作方法，其特征在于，所述的方法还包括 提供来自所述的存储器的所述的影像数据，以在一预览模式下显示。
14. 如权利要求第8项所述的操作方法，其特征在于，所述的方法还包括 对所述的影像数据进行编码，以在一拍摄模式下储存。
15. —种无线装置，其特征在于，该无线装置包括 一数字基频处理器，具有一一般用途输入/输出端口；一相机模块，具有一相机接口，其中，该相机接口直接连接至所述的数 字基频处理器的所述的一般用途输入/输出端口；以及一存储器，用来储存一影像数据，其中，所述的数字基频处理器包括一 处理单元，用来将该影像数据由所述的一般用途输入/输出端口传送至所述的 存储器。
16. 如权利要求第15项所述的无线装置，其特征在于，所述的处理单元包 括一直接存储器访问控制器，用来执行自所述的一般用途输入/输出端口至所 述的存储器的影像数据的直接存储器访问传送。
17. 如权利要求第16项所述的无线装置，其特征在于，所述的无线装置还 包括一逻辑电路，位于所述的数字基频处理器的外部，用以同步通过所述的 一般用途输入/输出端口的影像数据的传送。
18. 如权利要求第15项所述的无线装置，其特征在于，所述的存储器包括位于所述的数字基频处理器外部的一存储器。
19. 如权利要求第15项所述的无线装置，其特征在于，所述的存储器包括位所述的数字基频处理器的一内部存储器。
20. 如权利要求第15项所述的无线装置，其特征在于，所述的一般用途输 入/输出端口包括所述的数字基频处理器的多个独立可控制的输入/输出导线。
21. —种装置，其特征在于，该装置包括 一集成电路，包括 一般用途输入/输出端口；一控制器，用以根据一中断信号来控制自所述的一般用途输入/输出端口 至一存储器的数据传送；以及一逻辑电路，位于所述的集成电路的外部，用以根据多个同步信号来产 生所述的中断信号，其中，所述的同步信号同步由所述的集成电路外部的一 数据模块而传送至所述的一般用途输入/输出端口的一数据，该逻辑电路具有 根据来自该集成电路的一信号而清除该中断信号的逻辑，且来自该集成电路 的该信号是指示所述的控制器已初始化自所述的一般用途输入/输出端口至所 述的存储器的数据传送。
22. 如权利要求第21项所述的装置，其特征在于，当所述的逻辑电路被每 一所述的同步信号所触发时，该逻辑电路使所述的中断信号处于一第一逻辑 位准，且所述的逻辑电路根据指示所述的控制器已初始化数据传送的所述的 信号的接收，以使得所述的中断信号处于一第二逻辑位准。
23. 如权利要求第21项所述的装置，其特征在于，所述的控制器包括一直 接存储器访问控制器。
24. 如权利要求第21项所述的装置，其特征在于，所述的一般用途输入/ 输出端口包括多个独立可控制输入/输出导线，且所述的同步化数据报括同步 化并列数据。
25. 如权利要求第21项所述的装置，其特征在于，所述的集成电路由自己本身接收在所述的般用途输入/输出端口的同步数据而不需所述的逻辑电路。
26. 如权利要求第21项所述的装置，其特征在于，所述的集成电路包括一数字基频处理器，用以处理多个无线电信信号。
27. 如权利要求第21项所述的装置，其特征在于，所述的集成电路包括一 处理器，用以执行一操作系统来安排多个应用的执行，以避免干扰自所述的 一般用途输入/输出端口至所述的存储器的数据传送。
28. 如权利要求第21项所述的装置，其特征在于，指示所述的控制器已初 始化数据传送的所述的信号包括一总线同意信号，用以指示一总线已对所述 的控制器同意，以致能所述的控制器初始化至所述的存储器的数据传送。
29. 如权利要求第21项所述的装置，其特征在于，所述的集成电路包括一 位准触发中断输入端，用以接收该中断信号，且当该中断信号维持在一第一 位准时，所述的控制器重复地将数据自所述的一般用途输入/输出端口传送至 所述的存储器。
30. 如权利要求第29项所述的装置，其特征在于，所述的逻辑电路通过将 所述的中断信号设定至一第二位准以清除该中断信号。
31. 如权利要求第21项所述的装置，其特征在于，所述的装置还包括所述 的数据模块。
32. 如权利要求第31项所述的装置，其特征在于，所述的数据模块包括一 数字相机模块，且所述的同步化信号包括影像信号。
33. —种方法，其特征在于，该方法包括使用一数据模块来产生一同步化数据，其中，该同步化数据被同步至一 频率信号；于一集成电路的一般用途输入/输出端口上接收来自所述的数据模块的同 步化信号；根据一中断信号，将所述的同步化数据由所述的一般用途输入/输出端口传送至一存储器；使用所述的集成电路外部的一逻辑电路以根据所述的频率信号来产生所 述的中断信号；使用所述的集成电路，来产生用以指示自所述的一般用途输入/输出端口 至所述的存储器的数据传送已初始化的一信号；以及使用所述的逻辑电路且根据指示自所述的 一般用途输入/输出端口至所述 的存储器的数据传送已初始化的信号，来清除所述的中断信号。
34. 如权利要求第33项所述的方法，其特征在于，在所述的一般用途输入 /输出端口上接收所述的同步化信号的步骤包括在所述的一般用途输入/输出 端口的多个独立可控制输入/输出导线上接收并列同步数据。
35. 如权利要求第33项所述的方法，其特征在于，使用所述的数据模块产 生所述的同步化数据的步骤包括使用一数字相机模块来产生影像数据。
36. 如权利要求第35项所述的方法，其特征在于，产生所述的中断信号的 步骤包括只有当一水平参考信号指示所述的数字相机模块正输出有效影像 数据时，根据所述的频率信号产生所述的中断信号。
37. 如权利要求第33项所述的方法，其特征在于，所述的方法还包括在所 述的集成电路的一位准触发中断输入端接收所述的中断信号。
38. —种方法，其特征在于，该方法包括传送一同步并列数据至一集成电路的一般用途输入/输出端口，其中，该 集成电路不被设置成使用所述的一般用途输入/输出端口来接收所述的同步并 列数据；以及使用所述的集成电路外部的一逻辑电路来控制一中断信号，其中，该中 断信号用来触发自所述的一般用途输入/输出端口至一存储器的同步并列数据 的传送，使得对于用来同步化所述的同步并列数据的一频率信号的每一周期 而言，不会再有自所述的一般用途输入/输出端口至所述的存储器的一单一传 送；其中，所述的中断信号的控制是根据所述的频率信号以及来自所述的集 成电路的一信号，且来自该集成电路的信号是指示自所述的一般用途输入/输 出端口至所述的存储器的数据传送已初始化。
39. 如权利要求第38项所述的方法，其特征在于，在传送所述的同步并列 数据至所述的一般用途输入/输出端口的步骤包括在该一般用途输入/输出端 口的多个独立可控制输入/输出导线上接收所述的列同步数据。
40. 如权利要求第38项所述的方法，其特征在于，该方法还包括使用一数 字相机模块来产生所述的同步并列数据，且该同步并列数据报括影像数据。
41. 如权利要求第38项所述的方法，其特征在于，该方法还包括在所述的 集成电路的一位准触发中断输入端上接收所述的中断信号。
全文摘要
本发明提供一种数字基频处理器及其之操作方法、以及无线装置及其方法，其中，所述的数字基频处理器包括一般用途输入/输出端口；以及一处理单元，用以通过所述的一般用途输入/输出端口将接收自一相机模块的一影像数据传送至一存储器，其中，该相机模块直接连接该一般用途输入/输出端口。
文档编号H04N5/77GK101472126SQ200810128130
公开日2009年7月1日 申请日期2008年7月3日 优先权日2007年7月3日
发明者文卡特斯·R·查里, 维斯韦斯瓦兰·高里桑卡兰, 阿迪蒂亚·戈斯瓦米 申请人:联发科技股份有限公司