在图像解码器中对于循环冗余校验的快速除错工具的制作方法

文档序号:7918572阅读:217来源:国知局
专利名称:在图像解码器中对于循环冗余校验的快速除错工具的制作方法
技术领域
本发明是关于图像信号处理的领域,尤其关于一种图像解码器除错系统及其方法。

背景技术
数字图像已普及于消费电子领域,大部分是因为数字图像标准的发表,例如MPEG-1、MPEG-2及MPEG-4。一图像解码器技术的挑战是在于设计解码器,其可准确地解码该比特流数据且将其送至该显示引擎以做为观看之用。
在该解码过程中如果有错误发生,该图像解码器将不能传送正确的帧至该显示引擎。一个除错器必需找出该错误数据的路径且在短时间内修复该错误以符合使用者的需求。
请参阅图1,显示一传统的图像解码器功能的简要方块示意图,其用来解码多媒体比特流数据。
如图所示,该传统的图像解码系统100包含文件头撰写剖析器101、比特流缓冲器102、变量长度解码器(VLD)103、离散余弦反转器(IDCT)104、移动补偿器(MC)105、地址转换与仲裁器106、重建器107以及图像解码控制器(VDEC)108。该图像解码控制器108发送控制信号以调控上述功能方块的操作。该地址转换与仲裁器106连接至流量控制器120,且该流量控制器120更进一步连接至储存元件130,例如双倍数据速率随机存取存储器(DDR RAM)。该地址转换与仲裁器106亦连接至该比特流缓冲器102及该移动补偿器105。该比特流缓冲器102连接至该文件头撰写剖析器101及该变量长度解码器103。该文件头撰写剖析器101连接至该变量长度解码器103及该地址转换与仲裁器106。该变量长度解码器103连接至该离散余弦反转器(IDCT)104及该移动补偿器105。该离散余弦反转器(IDCT)104及该移动补偿器105连接至该重建器107。该重建器107连接至该地址转换与仲裁器106。
该地址转换与仲裁器106,通过该流量控制器120,是由该双倍数据速率随机存取存储器130撷取编码的比特流数据,且将其置入该比特流缓冲器102。该编码的比特流数据接着被送至该文件头撰写剖析器101以用于剖析系统数据,然后该系统信息系,通过该地址转换与仲裁器106,被送回至双倍数据速率随机存取存储器130以作为中央处理器或该图像解码控制器108之用。该比特流缓冲器102送出该比特流数据至该变量长度解码器103以用作剖析数据信息,该剖析操作是参考比较由该文件头撰写剖析器101提供的信息。该变量长度解码器103送出该移动向量至该离散余弦反转器(IDCT)104及该移动补偿器105。该离散余弦反转器(IDCT)104将产生空间区域的差别。该移动补偿器105将由该双倍数据速率随机存取存储器130撷取参考帧,其中该撷取操作是通过比较由该变量长度解码器103提供的移动向量达成。该离散余弦反转器(IDCT)104及该移动补偿器105的输出皆将被送至该重建器107且产生解码的帧。该流量控制器120更进一步连接至精简指令集处理器(RISC)140以用于额外的数据计算,连接至音频解码器(audio decoder)150以用于音频解码,并连接至显示引擎(display engine)160以用于显示该解码的图像比特流数据。
然而,在该解码过程中,要锁定该数据路径中何处发生错误是相当困难的,因为(一)该除错器需要由该外部DRAM转储该解码的帧缓冲器,其为相当大的数据,以用于和预设的黄金数据做比较,及(二)该除错器需要依赖该逻辑分析器以追踪所有可能的信号,而该追踪操作需要花费大量的时间与硬件电路。
因此,该技术领域需要有另一种图像解码架构,其中该架构拥有可改善上述的缺失的除错功能方块设计。


发明内容
一种改良的图像解码器除错工具的系统、方法及装置是在该揭露。为了克服传统的系统及方法的缺点,本发明提供一种改良的图像解码除错工具,其是使用循环冗余校验(cycling redundancy check,CRC)逻辑器于MPEG-2图像解码器。该改良的特征为一种新的功能方块架构,其可快速地辨别数据路径的错误。在一方面,一种图像解码器被揭露,其中该解码器可响应数据选择码而产生检查数据以用于除错之用。该图像解码器包含(一)多个功能方块,其中各个所述多个功能方块具有输出信号,该输出信号被用为下一级的功能方块的输入信号;(二)多工器,其接收多个数据,其中该数据是撷取自所述多个功能方块所发出的所述多个输出信号,且依据所述数据选择码输出所述多个数据之一;(三)检查逻辑器,通过计算由所述多工器输出的所述多个数据之一,以产生所述检查数据。
在另一方面,一种图像解码除错系统被揭露。该图像解码除错系统包含(一)多个功能方块,其中各个所述多个功能方块是通过数据路径藕合至下一级(stage)的功能方块;(二)多工器,其接收多个数据,其中该数据是撷取自各个多个功能方块的所述数据路径;(三)检查逻辑器,其被可操作地(operably)藕合至所述多工器的输出信号且计算所述多工器的所述输出信号;以及(四)控制器,其储存比较结果,该比较结果是比较所述检查逻辑器的计算结果与黄金数据(golden data)。
在又一方面,一种除错图像解码系统的方法被揭露,该方法包含以下步骤(一)提供多个输入信号至多工器;(二)由控制器发送(issue)第一控制信号至所述多工器;(三)允许所述多个输入信号之一通过所述述多工器;(四)拥有检查逻辑器以计算所述输入信号且更进一步地产生计算结果;(五)黄金数据是与所述计算结果比较且所述检查逻辑器更进一步产生比较结果;(六)储存所述计算结果至所述控制器。
本发明的某些优点为(一)可快速地辨别错误而不需由外部DRAM转储所有外部数据;(二)检查逻辑器的插入,例如循环冗余校验(CRC)逻辑器,可提供MPEG-2图像解码器一快速的除错工作;(三)使该数据路径问题可更容易地被辨知,其是通过增加该解码器某些模式选择码,该选择码可助于除错器锁定错误而不需使用逻辑分析器。本发明的这些及其它的特征、面向及实施例是后述于「实施方式中」。



在该的附图,其是配合且组成部分的本说明书,描述各种本发明的实施例且与该描述并作解释本发明的原理。
图1描述传统的图像解码器的功能的一概要图标其解码多媒体比特流数据。
图2描述所提出具有除错能力的除错功能方块的图像解码器的概要图标。
[主要元件标号说明] 100 图像解码系统 101 文件头撰写剖析器 102 比特流缓冲器 103 变量长度解码器 104 离散余弦反转换器 105 移动补偿器 106 地址转换与仲裁器 107 重建器 108 图像解码控制器 120 流量控制器 130 储存元件 140 精简指令集处理器 150 音频解码器 160 显示引擎 200 图像解码系统 201 文件头撰写剖析器 202 比特流缓冲器 203 变量长度解码器 204 离散余弦反转器 205 移动补偿器 206 地址转换与仲裁器 207 重建器 208 图像解码控制器 209 多工器 210 检查逻辑器 220 流量控制器 230 储存元件
具体实施例方式 虽然本发明是在该以实施例方式表示,本发明并不应被解释成仅限于这些实施例。另外,本发明应被解释成包含另外的、调整的及等同的实施例,其可被包含于上述的专利申请项的范围及精神。以下的细节描述,各种特定的细节是被描述以使本发明可被完整地了解。对于本领域技术人员该细节的描述可能为显而易知的,故不需该细节描述亦可实现本发明。在另一方面,本发明不因已普及的方法、程序、元件、及电路未被细节地描述故而无法理解。
本发明的一实施例是揭露一种图像解码器,其可响应数据选择码而产生检查数据以作为除错之用。本发明的特征为一新型的功能方块,其可有效地辨认数据路径错误。本发明在该揭露的图像解码除错功能方块包含多工器及循环冗余校验逻辑器。
实施例 请参阅图2,为依据本发明的一实施例的图像解码器的简要示意图标是在该描述,其中该解码器的特征为具有除错指示功能的除错功能方块。
依据图2,在该提出的图像解码系统200包含(一)多个功能方块,其中各个所述多个功能方块具有一个输出信号,该输出信号被用为下一级的功能方块的一个输入信号;多工器(209),其接收多个数据,其中该数据是撷取自所述多个功能方块所发出的该多个输出信号,且依据该数据选择码输出该多个数据的一者;以及(三)检查逻辑器(210),通过计算由该多工器输出的所述数据之一,以产生所述检查数据。
在该提出的图像解码系统200更进一步包含文件头撰写剖析器201、比特流缓冲器202、变量长度解码器(VLD)203、离散余弦反转器(IDCT)204、移动补偿器205、地址转换与仲裁器206、重建器207、图像解码控制器(VDEC)208、多工器209以及检查逻辑器210,例如循环冗余校验(cyclingredundancy check,CRC)逻辑器。该图像解码控制器(VDEC)208发送控制信号以控制上述功能方块的操作。该地址转换与仲裁器206连接至流量控制器220且该流量控制器220更进一步连接至储存元件230,例如双倍数据速率随机存取存储器(DDR RAM)。该地址转换与仲裁器206更进一步连接至该比特流缓冲器202及该移动补偿器205。该比特流缓冲器202连接至该文件头撰写剖析器201及该变量长度解码器(VLD)203。该文件头撰写剖析器201连接至该变量长度解码器(VLD)203及该地址转换与仲裁器206。该变量长度解码器(VLD)203连接至该离散余弦反转器(IDCT)204及该移动补偿器205。该离散余弦反转器(IDCT)204及该移动补偿器205连接至该重建器207。该重建器207连接至该地址转换与仲裁器206。
本发明共有四个数据路径将与外部DRAM互换数据。其为文件头数据(HD)、比特流缓冲器(BU)、移动补偿器(MC)及重建器(RC)。这四个数据路径亦耦合至该多工器209。该图像解码控制器208发送RC组合模式信号至该重建器207及数据选择信号至该多工器209。该多工器209的输出被耦合至该检查逻辑器210。
编码的比特流数据是由该地址转换与仲裁器206,通过该流量控制器,撷取自该储存元件230且被送入该比特流缓冲器202。该编码的比特流数据再被送至该文件头撰写剖析器201以用于剖析系统信息,然后该系统信息是,通过该地址转换与仲裁器206,被送回至双倍数据速率随机存取存储器230以作为中央处理器或该图像解码控制器208之用。该比特流缓冲器202送出该比特流数据至该变量长度解码器203以用作剖析数据信息,该剖析操作是参考比较由该文件头撰写剖析器201提供的信息。该变量长度解码器203送出该移动向量至该离散余弦反转器(IDCT)204及该移动补偿器205。该离散余弦反转器(IDCT)204将产生空间区域的差别。该移动补偿器205将由该双倍数据速率随机存取存储器230撷取参考帧,其中该撷取操作是通过比较由该变量长度解码器203提供的移动向量达成。该离散余弦反转器(IDCT)204及该移动补偿器205皆将被送至该重建器207且拥有解码的帧。
为了确保该解码的帧,该图像解码控制器208能选择应被该检查逻辑器210计算的路径,其是利用发送具有相对应编码的数据选择信号至该多工器209,例如编码00(RC)、01(MC)、10(BU)及11(HD)。对于重建(RC)路径,该RC组合模式信号是被用于分离该离散余弦反转器(IDCT)204及移动补偿器(MC)205数据,其中该操作是利用相对应的编码,例如00(IDCT+MC)、01(IDCT)、10(MC)、11(相片型编码)。于相片型编码,若该数据为I/D编码,该数据将流经该离散余弦反转器(IDCT)204。若该数据为P/B编码,该数据将流经移动补偿器(MC)205。于该选取路径中该检查逻辑器210的计算结果被储存于该图像解码控制器208。该中央处理器将比较该计算结果及相对应的黄金数据(golden data)且产生比较结果。若该比较结果吻合,代表该解码的帧是正确的。若该比较结果不吻合,则该解码的帧则是不正确的。该除错需检视该特定的数据路径且锁定该问题。该检查逻辑器210为循环冗余校验(CRC)逻辑器,其包含离散函数(hash function)以计算该多工器209的输出信号,该离散函数例如为多项式1+x2+x15+x16。
本发明的实施例的优点如下所示(一)可快速地辨别错误而不需由外部DRAM转储所有外部数据;(二)检查逻辑器的插入,例如循环冗余校验(CRC)逻辑器,可提供MPEG-2图像解码器一快速的除错工作;(三)使该数据路径问题可更容易地被辨知,其是通过增加该解码器某些模式选择码,该选择码可助于除错器锁定错误而不需使用逻辑分析器。
虽然本发明的实施例是以图像解码器描述,其并不应用于限制本发明的用途。其亦可实施于它种类的解码系统。
当本发明已被利用参考一实施例作而描述,该描述并不应被解释作限制之用。在该所附的权利要求包含任一包含于本发明范围内的调整或实施方式。
权利要求
1.一种图像解码器,其可产生检查数据以响应数据选择码,以作于除错之用,该解码器包含
多个功能方块,每一该多个功能方块具有输出信号,该输出信号是被用为下一级的功能方块的输入信号;
多工器,接收多个数据,其中该些数据是撷取自该多个功能方块所发出的该多个输出信号,且依据所述数据选择码输出该多个数据之一;且
检查逻辑器,通过计算由该多工器输出的该多个数据之一,以产生该检查数据。
2.根据权利要求1所述的解码器,其中该多个功能方块包含文件头撰写剖析器、比特流缓冲器、移动补偿、重建器及图像解码控制器。
3.根据权利要求2所述的该解码器,所述该多个功能方块更进一步包含变量长度解码器、及离散余弦反转器、及地址转换与仲裁器。
4.根据权利要求1所述的解码器,其中该检查逻辑器为循环冗余校验逻辑器。
5.根据权利要求1所述的解码器,其中该数据选择码序列地允许该多个数据可被所述多工器输出。
6.根据权利要求2所述的解码器,其中该重建器接收模式选择码,以选取多个平行数据路径的信号且产生输出。
7.根据权利要求6所述的解码器,其中该输出为离散余弦反转信号、移动补偿信号或离散余弦反转和移动补偿信号的组合。
8.一种图像解码器除错系统,包含
多个功能方块,每一该多个功能方块是通过数据路径耦合至下一级的功能方块;
多工器,其接收多个数据,其中该数据是撷取自每一该多个功能方块的该数据路径;
检查逻辑器,其被可操作地耦合至该多工器的输出信号且计算该多工器的该输出信号;以及
控制器,其储存该检查逻辑器的计算结果,其中该计算结果是与相对应的黄金数据比较。
9.根据权利要求8所述的图像解码器除错系统,其中该检查逻辑器为循环冗余校验逻辑器。
10.根据权利要求8所述的图像解码器除错系统,其中该多工器更进一步耦合至数据选择码,该选择码允许该多个数据可被序列输出。
11.根据权利要求8所述的图像解码器除错系统,其中该多个功能方块包含文件头撰写剖析器、比特流缓冲、移动补偿器及重建器。
12.根据权利要求11所述的图像解码器除错系统,其中该多个功能方块还包含变量长度解码器、离散余弦反转器及地址转换及仲裁器。
13.根据权利要求11所述的图像解码器除错系统,其中该重建器接收模式选择码,以选取多个平行数据路径的信号且产生输出。
14.根据权利要求13所述的图像解码器除错系统,其中该输出为离散余弦反转信号、移动补偿信号或离散余弦反转和移动补偿信号的组合。
15.一种对图像解码系统进行除错的方法,该方法包含以下步骤
提供多个输入信号至多工器;
由控制器发送第一控制信号至该多工器;
允许该多个输入信号之一通过所该多工器;
提供检查逻辑器以计算该输入信号且更进一步地产生计算结果;
储存该计算结果至该控制器;以及
比较黄金数据与该检查逻辑器所产生的该计算结果并且更进一步产生比较结果。
16.根据权利要求15所述的方法,其中该多个输入信号依据该第一控制信号序列地通过该多工器。
17.根据权利要求15所述的方法,其中该控制器发送第二控制信号以分离多个平行输入信号的单一元件。
18.根据权利要求15所述的方法,其中该检查逻辑器为循环冗余校验逻辑器。
19.根据权利要求18所述的方法,其中该循环冗余校验逻辑器包含离散函数,其为多项式1+x2+x15+x16。
全文摘要
一种图像解码器被揭露,其该解码器可响应数据选择码而产生检查数据以用于除错之用。该图像解码器包含多个功能方块,其中各个所述多个功能方块具有输出信号,该输出信号是被用为下一级的功能方块的输入信号;多工器(209),其接收多个数据,其中该数据是撷取自所述多个功能方块所发出的所述多个输出信号,且其依据所述数据选择码输出所述多个数据之一;以及检查逻辑器(210),通过计算由所述多工器输出的所述多个数据之一,以产生所述检查数据。
文档编号H04N7/64GK101527856SQ200810146119
公开日2009年9月9日 申请日期2008年8月6日 优先权日2008年3月5日
发明者林展世, 林桂兰 申请人:奇景光电股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1