天线开关系统、方法、及设备的制作方法

专利名称：天线开关系统、方法、及设备的制作方法
技术领域：
本发明一般涉及一种天线开关，以及具体;也，涉及CMOS(互 补型金属氧化物半导体)天线开关。
背景技术：
在过去的十年中，无线通信产业经历了极为迅速地发展，也加 快了集成电路(IC)产业的发展。具体地，在IC产业中，如低噪 声放大器(LNA)、混频器、以及压控振荡器(VCO)的许多移动 应用系统已经;故集成到CMOS4支术中。两种重要的移动应用部件功 率放大器(PA)和射频开关还没有在商业上集成到CMOS技术中。
然而，IC产业研究快速;也移向集入CMOS 4支术中的功率》文大 器。例如，目前研究表明，CMOS功率》文大器可4亍且能够为移动通 信提供可能高达2W的显著功率。因此，当功率放大器被集成在 CMOS技术中时，将存在对集入CMOS技术中的RF开关的需求。
然而，目前CMOS技术在RF开关的应用上出现了4艮多困难。
结造成的〗氐击穿电压的CMOS材并牛特性4吏CMOS纟支术不能用于需 要多波段工作、高功率电平、和/或与其它装置和电路集成的RF开 关。

发明内容
本发明实施例可4是供CMOS RF开关，其可称为CMOS SPDT 开关。根据本发明实施例，尽管在不背离本发明实施例的情况下可 使用其它工艺，CMOS RF开关可使用标准0.18 um工艺制造。为了 提供CMOS RF开关的多波段工作(例如，大约900 MHz、 1.9 GHz 和2.1 GHz)的高功率控制能力，将具有衬底体(substrate body) 开关的叠层(stack)晶体管应用到接收器开关。根据本发明实施例， 在发送(Tx)模式的CMOSRF开关可向接收器开关提供较高功率 阻断能力和4交j氐漏电纟危，以及在多波4殳(例如，900MHz、 1.9 GHz 和2.1 GHz)接收(Rx)才莫式下的插入损失。
才艮据本发明示例性实施例，4是供了一种CMOS开线开关。 CMOS天线开关可包括天线，工作在多个射频(RF)波4殳；发送 开关，与天线进行通信；以及接收器开关，与天线进行通信，其中， 接收器开关包括多个晶体管。CMOS天线开关还可包括第一外围 部件，为多个晶体管中的第一晶体管配置，其中，第一晶体管包括 第一源极和第一栅极，而其中，第一外围部件连接第一源极和第一 栅极，以及，第二外围部件，为多个晶体管中的第二晶体管配置， 其中，第二晶体管包括第二栅极、第二漏极、以及第二体村底，其 中，第二外围部件连接第二栅极和第二漏极，而其中，第二体衬底 在电阻和地之间选择连接。
根据本发明的另一示例性实施例，提供了一种CMOS天线开关 的方法。该方法可包括配置天线，所述天线工作在多个射频(RF) 波段；将发送开关和接收器开关电连接到天线，其中，接收器开关 包括多个晶体管，以及为多个晶体管中的第 一晶体管配置第 一外围 部件，其中，第一晶体管包括第一源极和第一栅极，而其中，第一 外围部件连接第一源极和第一栅极。该方法还可包括为所述多个
晶体管中的第二晶体管配置第二外围部件，其中，第二晶体管包括
第二栅极、第二漏极、以及第二体衬底，其中，第二外围部件连接 第二栅极和第二漏极，而其中，第二体衬底在电阻和地之间选择连接。
才艮据本发明的又一实施例，才是供了一种CMOS天线开关。该 CMOS天线开关可包括天线，工作在多个射频(RF)波段；发送 开关，与天线进行通信；以及接收器开关，与天线进行通信；其中， 接收器开关包括多个晶体管，该多个晶体管包括具有第 一源极和第 一栅极的第一晶体管，以及具有第二栅极、第二漏极、以及第二体 衬底的第二晶体管。CMOS天线开关还可包括用于电连接第一源极 和第一栅极的装置、用于电连接第二栅极和第二漏极的装置、以及
用于将第二体衬底在电阻和地之间选择性连接的装置。


上文已经以一4殳术语对本发明进行了描述，现在将参照附图来 进行描述，附图不须按比例绘制，而其中
图1A、图1B和图1C示出了才艮据本发明示例性实施例的利用 实例体开关(body switching )技术的接收器开关的简化实例工作；
图2A示出了才艮据本发明示例性实施例的处于OFF状态的浮体 晶体管的等效集中模型；
图2B示出了根据本发明示例性实施例的处于OFF状态的体接 地晶体管的等效集中模型；
图3示 体管的等效集中模型；
图4A、图4B和图4C示出了根据本发明示例性实施例的接收 器开关的简化实例工作；
电容器的外围部件的接收器开关的叠层结构的等效集中模型；
图6示出了才艮据本发明示例性实施例的当施加高功率信号时处 于OFF状态的开关的导通才几理；
容作为输入功率电平的函数的接收器开关的仿真结果的实例； 阻抗的接收器开关仿真结果的实例；
阻抗的接收器开关仿真结果的实例；
图9示出了根据本发明示例性实施例的根据流向接收器的漏电 流的接收器开关仿真结果的实例；
图10示出了根据本发明示例性实施例的根据功率控制能力的 发送开关仿真结果的实例；
图11示出了根据本发明示例性实施例的根据第二谐波性能的 发送开关仿真结果的实例；以及
图12示出了根据本发明示例性实施例的根据第三谐波性能的 发送开关仿真结果的实例；
具体实施例方式
现在，将在下文中参照附图对本发明实施例进行更加完整地描 述，其中，示出了一些而非所有本发明的实施例。实际上，这些发 明可以以多种不同的形式实施，并且不应当认为 <又限于本文所描述 的实施例，相反，提供这些实施例以使本公开满足可应用的法律要 求。全文中，相同参考标记表示相同的元件。
本发明实施例可提供CMOS RF天线开关，也可称为DPDT CMOS开关。冲艮据本发明实施例的CMOS RF天线开关可才是供多波 段操作、高功率处理、以及与其它装置和电路的集成中的一个或多 个功能。一^1地，CMOS RF天线开关可包括4妄收器开关和发送开 关(transmit switch )。 4妄收器开关可利用在多叠层(multi-stack)结 构中的一个或多个开关衬底体和外围部件(诸如在漏4册和源-栅之 间的电容器)，这将在下文中进一步详细描述。另外，发送开关可 利用衬底体调整(tune)技术，这也将在下文中进一步详细描述。
I. CMOSRF天线开关的第一实施例
现在将参照图1到图3对根据本发明实施例的CMOS RF天线 开关进行描述。应当理解，尽管在图1到图3中示出了 CMOS RF 天线开关的特定实施例，但在不背离本发明实施例的情况下，所示 出的CMOSRF天线开关的其它变化仍是可行的。
图1A示出了根据本发明示例性实施例的简化的CMOS RF天 线开关及其工作。#4居本发明示例性实施例，CMOS RF天线开关 可包括发送开关102和4妄收器开关104。另外，CMOSRF天线开关 可包括与发送开关102和接收器开关104中的至少一个进行通信的 天线100。尽管可以才艮据本发明的其它实施例利用多个不同天线， 但根据本发明的示例性实施例，天线100可以是一个多模(例如，
RX和TX)、多波段的天线。根据本发明示例性实施例，接收器开 关104可由级联(cascade)或叠层的晶体管108、 110、 112、和106 组成，这些晶体管可以是互补型金属氧化物半导体(CMOS)晶体 管。晶体管108可包4舌源才及108a、 4册才及108b、漏4及108c、以及体 衬底(body substrate )108d。晶体管110可包括源才及110a、才册极110b、 漏极llOc、以及体衬底llOd。晶体管112可包括源极112a、栅才及 112b、漏极112c、以及体衬底112d。晶体管106可包括源极106a、 片册才及106b、漏才及106c、以及体4于底(未示出)。
晶体管108可具有连接到晶体管110的源才及110a的漏极108c。 另夕卜，晶体管110可具有连接到晶体管112a的漏极110c。晶体管 104的漏极112c可连接到接收(RX)块以处理乂人天线100接收到 的信号。另夕卜，晶体管112的体衬底112d可连接到晶体管106的 源极106a。晶体管106的漏极106c可接地。下文将进一步详细描 述，至少一个晶体管106可根据实例体开关技术配置在衬底体112d 处，该晶体管106可作为晶体管112的衬底体开关工作。具体地， 根据是否工作在相应的发送(Tx)模式或接收(Rx)模式，至少一 个晶体管106可切才灸至ON状态或OFF状态。如下文才艮才居本发明的 示例性实施例所进4于的更为详细的描述，图1A的4妄收器开关104 可根据接收器开关104是在图1B中所示的OFF状态还是在图1C 中所示的ON状态，来产生不同的等效电路。
A. 发送模式
图IB示出了根据本发明示例性实施例的接收器开关104处于 OFF (例如，禁用、阻断等)状态的等效电路。在图IB中，可将 接收器开关104置于OFF状态，以提供与发送开关102的隔离。当 接收器开关104处于OFF状态时，可以将发送信号/人发送(Tx) 块才是供到天线100。如图IB所示，当4妄收器开关104处于OFF状 态时，叠层晶体管108、 110、 112可以随后置于OFF状态(例如，
断开)，从而得到更高的阻抗。叠层晶体管106可以置于ON状态 114 (例如，闭合)，从而将晶体管112的衬底体112d与地短接，并 缩4豆漏电流从源才及112a流向漏极112c的信号踏4圣。
在图IB的结构中，可以将发送(Tx)信号的功率最大化(以 及使Tx块的功率控制能力最大化)。通过控制导向OFF状态的接 收器开关104的漏电流以及4妄收器开关104的》及联开关108、 110、 和112的源-漏4及击穿电压来确定发送开关102的功率处理能力。因 此，发送开关102的最大发送功率可取决于接收器开关104的特性。
应当理解，为增加Tx开关102的功率控制能力，可增加多叠 层晶体管108、 110、 112的凄史量以减少每个晶体管108、 110、 112 的击穿负荷。例如，才艮据本发明的另一实施例，可以对三个以上的 晶体管108、 110、 112进行级联。此外，应当理解，天线112的最 后一个晶体管112能够控制接收器开关104处的漏电流。如果在Rx 路径中流向OFF状态的开关108、 110、 112的漏电流;波最小化，则 可以Tx块向天线100传递最大功率。如上所述，连4妄在;l也和晶体 管112的体衬底112d之间的体开关晶体管106可用于控制接收器 开关104处的漏电流。更具体地，通过将体开关晶体管106置于 ON状态114，从天线100到Rx块的最后一个晶体管112的村底体 112d可以4妄地，乂人而缩短了漏电流从源才及112a流向漏才及112c的信 号路径。
仍然参照图1B,当接收器开关104处于OFF位置时，叠层晶 体管108、 110可以是浮体(body-floating)晶体管，同时，叠层晶 体管112可以是体4妾地(body-grounded)晶体管。图2A示出了根 据本发明示例性实施例的处于OFF状态200的浮体晶体管(诸如图 IB中的晶体管108、 110)的等效集中(lumped)模型。图2B示出 了根据本发明示例性实施例的处于OFF状态202的体接地晶体管 (诸如图IB中的晶体管112)的等效集中模型Equivalent lumped
model)。 4艮据本发明示例性实施例，图2A和图2B中的等效模型包 括电容器212、 214、 216、 218以及p-n结二极管204、 206。
当通过接收器开关104在天线100处接收到电压摆动(voltage swing)时，则在叠层晶体管108、 110、以及112之中对电压摆动 进行划分。因此，最后一个晶体管112可以只经历天线处的整个电 压摆动的仅三分之一，从而降低发生在晶体管112上的源-漏极击穿 电压的可能性。然而，应当理解，如果根据本发明的另一实施例配 置额外的前述晶体管以减少叠层晶体管108、 110、 112的负载，则 最后一个晶体管112处的电压摆动可以是不同的，并且可能更小。
如图2A所示，晶体管108、 110可以是浮体晶体管。然而，为 减少流向Rx块的漏电流并使Tx块到天线100的能量控制最大化， 体开关晶体管106可以置于ON位置114以将4十底体112d接地。 因此，如图2B所示，晶体管112可以是体接地晶体管，其缩短了 漏电流乂人源才及112a流向漏才及112c的信号路径。
当负电压摆动^皮施加到4妻收器开关104时，晶体管112的p-n 结二4及管204、 206可以导通，以4吏漏电流可由-危过p-n结二4及管 204、 206的电流而产生。p-n结二极管204、 206导通所造成的结果 可以是负电压摆动的可能的限幅(clipping),以限制Tx才莫块对天线 100的能量控制能力。然而，因为112a处的电压电平被p-n结二极 管204的导通电压所固定，所以避免了由处于OFF状态的装置112 的通道形成而产生的漏电流。实际上，处于OFF状态的多叠层晶体 管108、 110、以及112能够在天线端口处对电压摆动进行划分，以 使最后一个OFF状态的晶体管112以及p-n结二极管204、 206可 经历天线100处的电压摆动的仅三分之一。因此，天线端口处的整 个电压摆动可能不足以在最后一个晶体管112处导通p-n结二极管 204、 206。
B.接收模式
图1C示出了根据本发明示例性实施例的接收器开关104处于 ON (例如，使能、接收等)状态的等效电路。在图1C中，接收器 开关104可以置于ON位置，以使接收(RX)块接收来自天线IOO 的信号。当接收器开关104处于ON状态时，发送开关102可以置 于OFF(例如，禁用、阻断)状态，以使发送开关102与接收器开 关104隔离。如图1C所示，当接收器开关104处于ON状态时， 叠层晶体管106可置于OFF状态116, 乂人而在晶体管112的体4于底 112d和地之间提供等效电阻器(即，浮体)。以这种方式，可以使 从天线100到RX块的接收(RX )路径处的插入损失(insertion loss ) 最小化。
图3示出了#4居本发明示例性实施例的浮体晶体管处于ON状 态300的等效集中模型。如上所述，如图3的等效集中模型所示， 晶体管106可以配置在OFF位置116以提供浮体晶体管。在图3中， 随着晶体管112的尺寸的增大，寄生电容器304、 306、 308、 310 可在ON 300状态才是供另一信号^各径。更具体地，图3的ON状态 晶体管可具有ON电阻器302、栅-漏电容器308、栅-源电容器310、 以及漏-体(drain-body)电容器304、以及体-源(body-source)电 容器306作为信号i 各径。如果体衬底4妄地，则通过电容器304、 306 的这些信号路径中的一个就可能丢失，从而增加了插入损失。因此， 当接收器开关104处于ON状态时，最后一个晶体管112需要处于 浮体状态(例如，当晶体管106处于ON状态116时)以确保最小 化的插入损失。
II,CMOS RF天线开关的第二实施例
下面将参照图4A到图6讨论具有附加功率控制能力的CMOS RF天线开关的可替换的实施例。通常，具有改进的功率控制能力
的CMOSRF天线开关可包4舌外围部4牛，i者如用于改进CMOS天线 开关的功率控制的电容器。
参照图4A， CMOS RF天线开关可包括发送开关402和4妄收器 开关404。另外，天线400可配置为与发送开关402和4妄收器开关 404中的至少一个进行通信。才艮据本发明示例性实施例，接收器开 关404可包4"舌叠层晶体管408、 410、 412、以及406，其可以是互 补型金属氧化物半导体(CMOS)晶体管。接收器开关404可进一 步包括电容器418、 420。晶体管408可包括源极408a、栅极408b、 漏才及408c、以及体4于底408d。晶体管410可包4舌源才及410a、才册才及 410b、漏极410c、以及体衬底410d。晶体管412可包括源极412a、 才册才及412b、漏4及412c、以及体4十底412d。晶体管406可包括源^L 406a、才册才及406b、〉漏才及406c、以及体^H"底(未示出)。
如图4A所示，i者如电容器418的外围部件可以配置在晶体管 408的源才及408a和4册才及408b之间。同样地，晶体管408的源才及408a
(或》爲才及408c )可连才妄到其体^H"底408d。晶体管408的》漏才及408c 可连接到晶体管410的源极410a。另外，晶体管410的源极410a
(或漏才及410c )可连冲妄到其体^H"底410d。晶体管410的漏才及410c 可连接到晶体管412的源极412a。诸如电容器420的另一外围部件 可置于晶体管412的栅极412b和漏才及412c之间。另夕卜，晶体管412 的体4于底412d可连4妄到晶体管406的源才及406a。晶体管406的漏 极406c可接地。与上文所述类似，晶体管406可作为晶体管412 的衬底体开关而工作。
A.发送模式
图4B示出了根据本示例性实施例的接收器开关404处于OFF (例如，禁用、阻断等)状态的等效电路。在图4B中，接收器开 关404可置于OFF状态以^是供与发送开关402的隔离。当4妄收器开
关404处于OFF状态时，可以将发送信号从发送(Tx)块提供到 天线400。如图4B所示，当"^妄收器开关404处于OFF状态时，叠 层晶体管408、 410、 412可以随后置于OFF状态(例如，断开)， 从而得到更高的阻抗。叠层晶体管406可以置于ON状态414 (例 如，闭合)，从而将晶体管412的衬底体412d与地短接，并缩短漏 电流/人源才及412a流向漏才及412c的信号3各径。
发送开关402的功率控制能力可取决于在OFF状态的接收器开 关404的性能。允许天线400端口处的大电压摆动，保持OFF状态 接收器开关404的高阻抗，以及禁用负电压摆动的接收器开关404 中的衬底结二极管，可提供CMOS天线开关的高功率控制能力。
根据本发明的示例性实施例，如为接收器开关404所提供的， 通过4吏用叠层晶体管408、 410、 412，可以部分i也解决天线400处 的大电压摆动。实际上，与上文类似，大电压摆动可以在叠层晶体 管408、 410、 412中进行分担。应当理解，在不背离本发明实施例 的情况下，可以利用三个以上的叠层晶体管。同^"地，通过4吏用上 述的体开关技术可以提高OFF状态接收器开关404的阻抗。更具体 地，利用体开关技术，晶体管406可设置在ON状态，从而将晶体
管412的体^H"底412d4妄地，并缩短漏电流乂人源才及412a流向漏才及412c
的信号路径。
关于负端口处经历的负电压4罢动，CMOS RF天线开关可利用 诸如电容器418、 420的外围部件通过避免处于OFF状态的晶体管 (例如，晶体管408、 412)的通道的形成来减少漏电流。下文将参 照图5和图6对使用诸如电容器418、 420的这些外围部件以减少 处于OFF状态的4妄收器开关404的漏电流进4于更详细的讨i仑。
图5示出了根据本发明示例性实施例的图4B中的接收器开关 404的多叠层结构的等效集中模型。在图5中，当晶体管406处于
ON状态时，等效集中模型被配置为晶体管408、 410、 412处于OFF 状态。如图5所示，晶体管408a的等效集中^^莫型包括电容器502a、 504a、 506a、以及p-n结二极管508a。晶体管410的等效集中模型 包括电容器502b、 504b、 506b、以及p-n结二极管508b。同样地， 晶体管412的等效集中模型包括电容器502c、 504c、 506c、 510以 及p-n结二极管508、 512。
应当理解，根据本发明示例性实施例，用于OFF状态的晶体管 408、 410、 412的电容器502a-c、 504a-c、以及506a-c的电容可才艮 据施加的电压摆动而变化。另外，在不〗吏用诸如电容器418、 420 的外围部件的情况下，对于天线400端口处的所有电压摆动，OFF 状态的晶体管408、 410、 412可以实际上不处于OFF状态。而是， 当高功率信号/人Tx开关402传递到天线400端口时，OFF状态的 开关晶体管408、 410、 412可经历天线400端口处的大电压摆动。 在这种情况下，OFF状态的晶体管408、 410、 412可变为ON,从 而导致不期望的漏电流会开始在接收器开关404中流动。不期望的 漏电流可使发送信号的性能恶化，并损坏接收器(Rx )块中的LNA 和混频器。然而，如将参照图6而进行的更为详细的描述，诸如电 容器418、 420的外围部件的使用可避免OFF状态晶体管408、 410、 412中的一个或多个变为ON。
图6示出了才艮据本发明示例性实施例的诸如OFF状态晶体管 408、 410的OFF状态CMOS晶体管600的等效电if各。通过4吏用诸 如栅-漏电容器Cgd 602、栅-源电容器Cgs 604、体-源电容器Cbs 606 以及体-漏电容器cbd 608的寄生电容可以描述OFF状态的晶体管 600。根据本发明实施例，OFF状态的CMOS晶体管600需要4册极、 漏极、以及源极的零偏置614保持在OFF状态。当小信号616电压 摆动施加到漏极时，源极和漏极仍然大约处于零偏置，以使OFF 状态的晶体管600不导通。然而，如果大信号618电压摆动被施加 到漏4及，则大信号618电压摆动的负循环(cycle) 620可导致漏^L 具有低于栅极的电势，以使电流624可从源极流向漏极。在大信号
618电压摆动的正循环622期间，可以根据已=^( Cgrf )基于栅-
漏电容器Cgd 602和4册-源电容器Cgs的电容来确定棚4及的电势。由 于栅4及处的电势，电路626可从漏极流向源极。
根据本发明的示例性实施例，在电压摆动的相应的负循环620 和正循环622期间，诸如外围电容器418、 420中的一个或两个的 外围部件可用于避免不期望的电流624、 626。具体地，才艮据本发明 实施例，诸如外围电容器420的外围部件可连接在棚4及和漏极之间， 以使栅极的电势与漏极大体上相同，从而OFF状态的晶体管600 在电压摆动的负循环620期间不导通。同样地，诸如外围电容器418 的外围部件可连接在栅极和源才及之间，以使4册极的电势与源极大体 上相同，以使OFF状态的晶体管600在电压摆动的正循环期间不导 通。因此，通过利用诸如外围电容器418、 420的外围部件，才艮据 本发明实施例的接收器开关404可解决来自天线400端口的漏极中 的电压摆动的负循环620和正循环622 二者的矛盾的需求。
总的来说，处于OFF状态的接收器开关404可包括叠层晶体管 408、 410、 412以分担天线400端口处的大电压摆动的每个晶体管 的电压负担。因此，为使OFF状态的阻抗最大化并减少漏电流， OFF状态的接收器开关404可利用叠层晶体管412的体开关技术 406。最后，诸如外围电容器418、 420的外围部件可添加在源才及和 栅极之间或漏极和栅极之间，以避免OFF状态的接收器开关404 装置在天线400端口的负或正电压4罢动期间导通为ON。
B. 接收模式
图4C示出了4艮据本发明示例性实施例的4妄收器开关404处于 OFF (例如，禁用、阻断等)状态的等效电路。在图4C中，接收 器开关404可置于ON位置，以使接收(RX )块接收来自天线400 的信号。当4妄收器开关404处于ON状态时，发送开关402可置于 OFF(例如，禁用、阻断)状态，以使发送开关402与接收器开关 404隔离。如图4C所示，当^妄收器开关404处于ON状态时，叠层 晶体管406可置于OFF状态416， 乂人而在晶体管412的体衬底112d 和地之间提供等效电阻器(即，浮体)。以这种方式，可以使从天 线400到RX块的接收(RX )路径处的插入损失最小化。
C. 容纟元/阻:阮的改变
图7示出了当ilr入功率在漏才及端口增大时在多叠层结构中的整
个电容的变化。寄生电容ii(例如，Cgd602、 Cgs604、 Cbs606、以 及Cbd 608 )可才艮据晶体管是否处于ON状态或OFF状态而变化。 如果接收器开关中的OFF状态的晶体管通过施加到漏极的大电压 摆动而导通为ON,则OFF状态晶体管的整个电容值可因此增大。 如图7中的电容702所示，仅利用体开关(例如，图IB)而不利 用诸如图4B中的电容器418、 420的外围部件的接收器开关可导致 接收器开关在高输入功率处具有高电容702。高电容702可指示接 收器开关中的OFF状态晶体管无意地导通为ON。相反，通过使用 体开关和诸如根据图4B中的电容器418、 420的外围部件，即使在 高输入功率时也可实现低电容704。因此，使用体开关技术和外围 部件二者的OFF状态多叠层接收器开关比仅使用体开关技术的 OFF状态多叠层接收器开关更为稳定。
图8A和图8B示出了使用体开关技术的多叠层接收器开关和 使用体开关技术与诸如电容器418、 420的外围部件的多叠层接收 器开关之间的OFF状态阻抗差值。OFF状态接收器开关的晶体管 开关的OFF 一犬态阻:抗的变^f匕可取决于工^[乍频率以及llr入功率的电
平。具体地，工作频率可改变OFF状态晶体管的寄生电容器(例如， 寄生电容器602、 604、 608、 610)的阻抗。接收器开关的OFF状 态阻抗的变化可影响Tx开关处的功率控制能力和谐波性能。图8A 示出了基于小信号仿真的OFF状态阻抗，通过以固定输入功率扫描 频率来执行所述小信号仿真。如图8所示，对于小信号仿真，仅使
部件二者的接收器开关的阻抗804类似。然而，OFF状态的阻抗可 与大信号仿真不同，所述大信号仿真以固定频率扫描输入功率。具 体地，如图8B所示，4又使用体开关的OFF状态接收器开关的阻抗 806在较高输入功率时可能会低于使用体开关和外围部件的OFF状 态接收器开关的阻抗808。因此，使用体开关和外围部件的接收器 开关可具有更高的功率控制能力和更好的谐波性能。
III.仿真结果
图9示出了4艮据本发明示例性实施例的在多波l殳(例如， 900MHz、 1.9GHz、 2.1GHz)中的漏电流的仿真结果。如图9所示， ^f义^使用体开关的多叠层4妄收器开关的漏电流卯2可以明显大于4吏用 了体开关和外围部件二者的多叠层"t妄收器开关的漏电流卯4。
图10示出了根据本发明示例性实施例的多波段发送开关的功 率控制能力的仿真结果。如图10所示，对于更高的输入功率，仅 使用体开关的多叠层接收器开关的功率控制能力1002明显劣于使 用了体开关和外围部件二者的多叠层接收器开关的功率控制能力 1004。
图11示出了根据本发明示例性实施例的多波段发送开关的第 二谐波性能的仿真结果。如图11所示，仅使用体开关的多叠层接 收器开关的第二谐波性能1102劣于使用了体开关和外围部件二者 的多叠层接收器开关的第二谐波性能1104。
图12示出了根据本发明示例性实施例的多波段发送开关的第 三谐波性能的仿真结果。如图12所示，仅使用体开关的多叠层接 收器开关的第三谐波性能1202劣于使用了体开关和外围部件二者 的多叠层接收器开关的第三谐波性能1204。
对于本领域的技术人员来说，可实现本文所阐述的本发明的许 多改进和其他实施例，并且它们都具有前述i兌明和相关附图中体现 的启示优点。因此，应当理解，本发明不限于所7>开的具体实施例， 并且改进和其它实施例均包括在所附权利要求的范围内。尽管本文 使用了特定术语，但它们仅用于一般的描述，而不是用于限制本发 明。
权利要求
1. 一种CMOS天线开关，包括天线，工作在多个射频(RF)波段；发送开关，与所述天线进行通信；接收器开关，与所述天线进行通信，其中，所述接收器开关包括多个晶体管；第一外围部件，为所述多个晶体管中的第一晶体管而配置，其中，所述第一晶体管包括第一源极和第一栅极，而其中所述第一外围部件连接所述第一源极和所述第一栅极；以及第二外围部件，为所述多个晶体管中的第二晶体管而配置，其中，所述第二晶体管包括第二栅极、第二漏极、以及第二体衬底，其中，所述第二外围部件连接所述第二栅极和所述第二漏极，而其中，所述第二体衬底在电阻和地之间选择连接。
2. 根据权利要求1所述的天线开关，其中，所述第一外围部件和 所述第二外围部件中的至少 一个是电容器。
3. 根据权利要求1所述的天线开关，进一步包括体衬底开关，用 于在电阻和地之间选择连接所述第二晶体管的第二体衬底。
4. 根据权利要求3所述的天线开关，其中，在发送(Tx)模式 期间，使能所述发送开关，禁用所述接收器开关，并使能所述 体衬底开关，以将所述第二体衬底连接至地，从而减少流向接 收器(Rx)块的漏电流，所述接收器块与所述接收器开关相 关联。
5. 根据权利要求3所述的天线开关，其中，所述体村底开关工作 在第一状态，以将所述第二体衬底电连接至地，而其中，所述 体衬底开关工作在与所述第 一状态不同的第二状态，以在所述 第二体衬底和地之间配置所述电阻。
6. 根据权利要求3所述的天线开关，其中，所述体衬底开关包括 具有第三源极和第三漏极的第三晶体管，其中，所述第三源极 电连接至所述第二晶体管的第二体衬底，而所述第三漏极电连 接至地。
7. 根据权利要求1所述的天线开关，其中，在接收(Rx)模式 期间，禁用所述发送开关，使能所述接收器开关，并禁用所述 体4t底开关，以在所述第二体4十底和;也之间配置所述电阻。
8. 根据权利要求7所述的天线开关，其中，所述第二晶体管包括 第二源极，其中，当使能所述接收器开关时，所述第二晶体管 的等效电路包括漏-体电容器连接和体-源电容器连接，而其 中，当使能所述接收器开关时，通过所述漏-体电容器连接和 所述体-源电容器连接形成来自所述天线的接收信号的信号路 径的至少一部分。
9. 根据权利要求1所述的天线开关，其中，所述多个晶体管包括 级联在一起的互补型半导体氧化物(CMOS)晶体管。
10. 根据权利要求1所述的天线开关，其中，所述第一晶体管进一 步包括第 一漏极和第 一体衬底，并进一步包括具有第三源才及、 第三漏极、以及第三体衬底的第三晶体管，其中，所述第一漏 极连接至所述第二源极而所述第二漏极连"f妻至所述第三源才及。
11. 一种用于COMS天线开关的方法，包4舌配置天线，所述天线工作在多个射频(RF)波段；将发送开关和接收器开关电连接至所述天线，其中，所 述接收器开关包括多个晶体管；为所述多个晶体管中的第 一晶体管配置第一外围部件， 其中，所述第一晶体管包括第一源极和第一栅极，而其中，所 述第 一外围部件连接所述第 一源极和所述第 一栅极；为所述多个晶体管中的第二晶体管配置第二外围部件， 其中，所述第二晶体管包括第二栅极、第二漏极、以及第二体 4于底，其中，所述第二外围部件连4妄所述第二栅-才及和所述第二 漏极，而其中，所述第二体衬底在电阻和地之间选择连接。
12. 根据权利要求11所述的方法，其中，配置所述第一外围部件 和所述第二外围部件包括为所述第 一外围部件或所述第二外 围部件配置至少一个电容器。
13. 根据权利要求11所述的方法，进一步包括配置体衬底开关，用于将所述第二体坤于底在电阻和地之 间选择连接。
14. 根据权利要求13所述的方法，其中，在发送(Tx )模式期间， 使能所述发送开关，禁用所述接收器开关，并使能所述体衬底 开关，以将所述第二体村底连接至地，从而减少流向4妄收器(Rx)块的漏电流，所述接收器块与所述接收器开关相关联。
15. 根据权利要求13所述的方法，其中，所述体衬底开关工作在 第一状态，以将所述第二体衬底电连接至地，而其中，所述体 衬底开关工作在与所述第 一状态不同的第二状态，以在所述第 二体衬底和地之间配置所述电阻。
16. 根据权利要求13所述的方法，其中，所述体衬底开关包括具 有第三源极和第三漏极的第三晶体管，其中，所述第三源极电 连接至所述第二晶体管的第二体衬底，而所述第三漏极电连接 至地。
17. 根据权利要求11所述的方法，其中，在接收(Rx )模式期间， 禁用所述发送开关，使能所述接收器开关，并禁用所述体衬底 开关，以在所述第二体坤十底和i也之间配置所述电阻。
18. 根据权利要求17所述的方法，其中，所述第二晶体管包括第 二源极，其中，当使能所述接收器开关时，所述第二晶体管的 等效电路包括漏-体电容器连接和体-源电容器连接，而其中， 当使能所述接收器开关时，通过所述漏-体电容器连接和所述 体-源电容器连接形成来自所述天线的接收信号的信号路径的 至少一部分。
19. 根据权利要求11所述的方法，其中，所述多个晶体管包括级 联在一起的互补型半导体氧化物(CMOS)晶体管。
20. 根据权利要求11所述的方法，其中，所述第一晶体管进一步 包括第一漏才及和第一体衬底，并进一步包括具有第三源极、第 三漏极、以及第三体衬底的第三晶体管，其中，所述第一漏极 连4妄至所述第二源才及而所述第二漏才及连4妄至所述第三源才及。
21. —种CMOS天线开关，包括天线，工作在多个射频(RF )波段； 发送开关，与所述天线进行通信；接收器开关，与所述天线进行通信，其中，所述接收器 开关包括多个晶体管，所述多个晶体管包括第一晶体管，具 有第一源极和第一栅极；以及第二晶体管，具有第二栅极、第 二漏才及、以及第二体^H"底；用于电连4妄所述第 一源4及和所述第 一棚4及的装置；用于电连接所述第二栅极和所述第二漏才及的装置；用于将所述第二体村底在电阻和地之间选4奪性连4妄的装
全文摘要
本发明实施例提供了一种CMOS天线开关，其可称为CMOS SPDT开关。根据本发明实施例，该CMOS天线开关可工作在多个频率，约在900MHz、1.9GHz和2.1GHz。CMOS天线开关可包括接收器开关和发送开关。接收器开关可利用具有体衬底开关的多叠层晶体管以及附加在漏极和栅极之间的外围电容器来阻断来自发送路径的高功率信号以及在接收器路径处保持低插入损失。CMOS天线开关的示例性实施例可在多波段(例如，900MHz、1.9GHz、和2.1GHz)处提供38dBm P 0.1dB。另外，根据本发明示例性实施例可获得-60dBc秒和高达30dBm的第三谐波性能的输入。
文档编号H04B7/00GK101388682SQ20081014966
公开日2009年3月18日 申请日期2008年9月16日 优先权日2007年9月14日
发明者乔伊·拉斯卡尔, 安民植, 张在浚, 李彰浩, 禹王命, 金学善 申请人:三星电机株式会社