专利名称：一种节能数字信号处理器系统、装置及其实现方法
技术领域：
本发明涉及数字处理硬件技术领域，特别涉及一种节能数字信号处理器系统、装
置及其实现方法。
背景技术：
近年来，随着人们对环境保护和可持续发展的认识不断深化，对通信设备的节能减排性能也更加关注；然而随着DSP芯片的性能不断提高，相应的功耗也在不断增加。芯片内的天线接口 (Antenna Interface, AIF)、串行快速输入输出接口 (Serial R即idIO，SRI0)、以太接口 (Ethernet MAC, ETH)、上下行双数据率(Double Data Rate, DDR)内存控制器(MemoryController)等外设在提供了功能强大、丰富的接口同时，也进一步增加了芯片的功耗。如何在享受高性能DSP带来好处的同时，节省能源、降低功耗，是摆在每一个嵌入式工程师面前的问题。 以德州仪器公司(Texas Instruments)的TMS320TCI6487 DSP芯片(代号
FARADAY)为例，主频已经高达lGHz，功耗7W左右。该主频来源为外部输入时钟，通过DSP
芯片内部的锁相环(Phase-Locked Loop，PLL)倍频得来。如图1所示，现有技术中，DSP芯
片都在系统初始化时将主频倍频到芯片允许的最高频率，以后不作改动。 嵌入式操作系统具有一个空闲优先级任务，以下称为IDLE任务。IDLE任务优先级
最低，不作具体工作，在没有其它优先级任务就绪且没有中断需要处理时，这个任务一直运
行，如图2所示，其中纵坐标表示任务优先级。 IDLE任务是一个无限循环。通常为了计算一段时间内IDLE执行的时间，IDLE任务里执行一个LOAD函数，这个函数执行的时间固定，通过记录该函数的运行次数，可以计算出一段时间内的CPU占用率。 上述方案实现简单，程序仅需做一次倍频，从此DSP —直工作在较高频率，IDLE任
务只执行简单的LOAD函数，就可方便地计算CPU占用率；但存在以下不足 无法方便快捷地调整DSP的工作频率，无论是否承载工作任务，DSP都工作在很高
频率，功耗较大。 IDLE进程里的LOAD函数有加法和判断语句，另外计算LOAD函数执行的次数也需要做加法运算，所以即使只有IDLE任务运行，功率消耗仍然较高。
发明内容
有鉴于此，本发明的目的在于，提出一种节能数字信号处理器系统、装置及其实现方法，可以在DSP芯片不承载工作任务时降低其主频，从而达到节约功耗的目的。
本发明的一个实施例提出一种节能数字信号处理器系统，包括一个主处理器，至少一个数字信号处理器DSP芯片，和一个以太交换芯片， 所述主处理器用于判断DSP芯片是否配置了工作任务，若判断结果为否，则确定所述DSP芯片的编号，通过以太交换芯片向所述DSP芯片发送携带所述DSP芯片编号的降
4低频率的命令； 所述以太交换芯片用于根据降低频率的命令中携带的DSP编号，将所述降低频率的命令发送至DSP芯片； 所述DSP芯片用于当收到降低频率的命令后，判断当前主频是否处于第一频率，若是，则将主频降低到第二频率，所述第二频率小于第一频率，并禁止除激活中断端口外的其它中断端口 ，使能激活中断端口 。 本发明的另一实施例提出一种主处理器，所述主处理器用于判断DSP芯片是否配置了工作任务，若判断结果为否，则确定所述DSP芯片的编号，通过以太交换芯片向所述DSP芯片发送携带所述DSP芯片编号的降低频率的命令。 本发明的又一实施例提出一种DSP芯片，所述DSP芯片用于当收到降低频率的命
令后，判断当前主频是否处于第一频率，若是，则将主频降低到第二频率，所述第二频率小
于第一频率，并禁止除激活中断端口外的其它中断端口，使能激活中断端口。 本发明的又一实施例提出一种节能数字信号处理器的实现方法，该方法包括如下
步骤 主处理器判断DSP芯片是否配置了工作任务，若判断结果为否，则确定所述DSP芯片的编号，通过以太交换芯片向所述DSP芯片发送携带所述DSP芯片编号的降低频率的命令； DSP芯片当收到降低频率的命令后，判断当前主频是否处于第一频率，若是，则将主频降低到第二频率，所述第二频率小于第一频率，并禁止除激活中断端口外的其它中断端口，使能激活中断端口。 从以上技术方案可以看出，主处理器向不承载工作任务的DSP芯片发送降低频率的指令，DSP芯片收到该指令后降低主频，从而实现节约功耗的目的。DSP芯片在降低主频的同时还激活中断端口，以便DSP芯片在重新承载工作任务时，主处理器能够通过激活中断端口使DSP芯片恢复到高主频。
图1为现有技术中的DSP芯片的主频随时间变化的曲线示意图； 图2为现有技术中DSP芯片的IDLE任务的示意图； 图3为用于实现本发明实施例的嵌入式系统的示意图； 图4为本发明实施例的DSP芯片的主频随时间变化的曲线示意图； 图5a为本发明实施例中主处理器端进行降频处理的流程图； 图5b为本发明实施例中DSP芯片端进行降频处理的流程图； 图6a为本发明实施例中主处理器端进行升频处理的流程图； 图6b为本发明实施例中DSP芯片端进行升频处理的流程图。
具体实施例方式
本发明实施例提出的方案是，在DSP芯片初始化以后，根据是否配置工作任务确定DSP工作状态，若DSP芯片没有配置工作任务，则通过降低频率，关闭CPU占用率统计的LOAD函数，执行特定指令来降低DSP芯片的功耗。
5
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细阐述。 用于实现本发明实施例的嵌入式系统如图3所示，包括主处理器301、以太交换芯片302、电可编程逻辑器件(Electrically Programmable LogicDevice， EPLD) 303、n个DSP
芯片304，每个DSP芯片有一个编号，分别为DSP。、 DSP" DSP2......DSPn—1Q 所述主处理器301用于判断任一 DSP芯片304是否配置了工作任务，若判断结果为否，则确定所述DSP芯片的编号，通过以太交换芯片302向所述DSP芯片发送携带所述DSP芯片编号的降低频率的命令； 所述以太交换芯片302用于根据降低频率的命令中携带的DSP编号，将所述降低频率的命令发送至DSP芯片304 ; 所述DSP芯片304用于当收到降低频率的命令后，判断当前主频是否处于第一频率，若是，则将主频降低到第二频率，所述第二频率小于第一频率，并禁止除激活中断端口外的其它中断端口 ，使能激活中断端口 。 较佳地，所述DSP芯片304在收到降低频率的命令后，还要关闭用于统计CPU占用率的进程。 较佳地，所述主处理器包括一寄存器，用于寄存所述确定的DSP芯片编号。
所述主处理器301用于判断需要执行工作任务的DSP芯片304的主频是否进行了降频处理，若是，则通过可编程逻辑器件303向所述需要执行工作任务的DSP芯片发送激活中断； 已进行降频处理的DSP芯片304在收到激活中断后，将主频从第二频率提高到第一频率，并关闭激活中断端口。 所述DSP芯片进一步用于在将主频从第二频率提高到第一频率的同时，打开用于统计CPU占用率的进程。 本发明实施例的DSP芯片的主频随时间变化的曲线如图4所示，与图1相比较，DSP芯片的主频可以在不承载工作任务降低到较低值，待重新承载工作任务再升高到较高的主频。 DSP降频处理流程 主处理器端的降频处理如图5a所示，包括如下步骤 步骤501a :主处理器判断DSP芯片是否配置了工作任务，若是，则结束本流程，转至对下一个DSP芯片进行处理，否则执行步骤502a ; 步骤502a :主处理器确定所述DSP芯片的编号，并通过以太交换芯片向所述DSP
芯片发送降低频率的命令。主处理器寄存所述DSP芯片的编号，以备随后进行升频处理使
用，然后转至对下一个DSP芯片进行处理。 DSP芯片端的处理如图5b所示，包括如下步骤 步骤501b :DSP芯片收到降低频率的命令。 步骤502b :判断当前主频是否处于高频，例如处于lGHz，若是则执行步骤503b，否则结束本流程。 步骤503b :禁止除激活中断端口外的其它中断端口 ，使能激活中断端口 。
步骤504b :关闭外设，停止触发上层算法软件处理，将主频降至50MHz。
6
步骤505b :修改IDLE任务的处理，关闭LOAD函数进程的执行，停止CPU占用率的统计，执行特定的IDLE指令，芯片执行该指令相当于无限次执行NOP指令、功耗降低，只有激活中断才会打断无限次的NOP指令执行。然后结束本流程。 DSP芯片降频之后，如果有需要该DSP芯片执行的工作任务，则需要对DSP芯片进行升频处理。 主处理器端的升频处理如图6a所示，包括如下步骤 步骤601a :主处理器收到需要DSP芯片执行工作任务的指令； 步骤602a :主处理器判断需要执行工作任务的DSP芯片的主频是否处于高频，例
如lGHz，若是则直接结束本流程，否则执行步骤603a。 如果在之前的降频处理中，主处理器暂存了已执行降频处理的DSP芯片编号，则该步骤可以为 主处理器判断需要执行工作任务的DSP芯片的编号与寄存的已执行降频处理的DSP芯片编号是否相符，若是则相当于需要执行工作任务的DSP芯片已经进行了降频处理，则执行步骤603a，否则相当于需要执行工作任务的DSP芯片的主频在高频，直接结束本流程。 步骤603a :主处理器通过EPLD向需要执行工作任务的DSP芯片发出激活中断。 如果在之前的降频处理中，主处理器暂存了已执行降频处理的DSP芯片编号，在
该步骤中进一步包括将暂存的所述DSP芯片的编号删除。 DSP芯片端的升频处理如图6b所示，包括如下步骤 步骤601b :DSP芯片收到激活中断信号； 步骤602b :DSP芯片将主频提高到高频，例如1GHz ; 步骤603b :DSP芯片关闭激活中断端口 ； 步骤604b :DSP芯片打开IDLE任务中的CPU占用统计函数LOAD进程； 步骤605b :DSP芯片配置并处理工作任务，并使能除激活中断之外的其它中断端□。 本发明方案特别适用于基站系统中，所述工作任务为承载载波频点。 以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精
神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
权利要求
一种节能数字信号处理器系统，包括一个主处理器，至少一个数字信号处理器DSP芯片，和一个以太交换芯片，其特征在于，所述主处理器用于判断DSP芯片是否配置了工作任务，若判断结果为否，则确定所述DSP芯片的编号，通过以太交换芯片向所述DSP芯片发送携带所述DSP芯片编号的降低频率的命令；所述以太交换芯片用于根据降低频率的命令中携带的DSP编号，将所述降低频率的命令发送至DSP芯片；所述DSP芯片用于当收到降低频率的命令后，判断当前主频是否处于第一频率，若是，则将主频降低到第二频率，所述第二频率小于第一频率，并禁止除激活中断端口外的其它中断端口，使能激活中断端口。
2. 根据权利要求1所述的系统，其特征在于，所述DSP芯片在收到降低频率的命令后， 关闭用于统计CPU占用率的进程。
3. 根据权利要求1所述的系统，其特征在于，所述主处理器包括一寄存器，用于寄存所 述确定的DSP芯片编号。
4. 根据权利要求1所述的系统，其特征在于，所述系统进一步包括电可编程逻辑器件； 所述主处理器用于判断需要执行工作任务的DSP芯片的主频是否进行了降频处理，若是，则通过可编程逻辑器件向所述需要执行工作任务的DSP芯片发送激活中断；已进行降频处理的DSP芯片在收到激活中断后，将主频从第二频率提高到第一频率， 并关闭激活中断端口。
5. 根据权利要求4所述的系统，其特征在于，所述DSP芯片进一步用于在将主频从第二 频率提高到第一频率的同时，打开用于统计CPU占用率的进程。
6. —种主处理器，其特征在于，所述主处理器用于判断DSP芯片是否配置了工作任务， 若判断结果为否，则确定所述DSP芯片的编号，通过以太交换芯片向所述DSP芯片发送携带 所述DSP芯片编号的降低频率的命令。
7. —种数字信号处理器DSP芯片，其特征在于，所述DSP芯片用于当收到降低频率的命 令后，判断当前主频是否处于第一频率，若是，则将主频降低到第二频率，所述第二频率小 于第一频率，并禁止除激活中断端口外的其它中断端口，使能激活中断端口。
8. —种节能数字信号处理器的实现方法，其特征在于，该方法包括如下步骤 主处理器判断DSP芯片是否配置了工作任务，若判断结果为否，则确定所述DSP芯片的编号，通过以太交换芯片向所述DSP芯片发送携带所述DSP芯片编号的降低频率的命令；DSP芯片当收到降低频率的命令后，判断当前主频是否处于第一频率，若是，则将主频 降低到第二频率，所述第二频率小于第一频率，并禁止除激活中断端口外的其它中断端口 ， 使能激活中断端口。
9. 根据权利要求8所述的方法，其特征在于，所述DSP芯片在收到降低频率的命令后， 关闭用于统计CPU占用率的进程。
10. 根据权利要求8或9所述的方法，其特征在于，所述DSP芯片将主频降低到第二频 率之后，进一步包括所述主处理器用于判断需要执行工作任务的DSP芯片的主频是否进行了降频处理，若 是，则通过可编程逻辑器件向所述需要执行工作任务的DSP芯片发送激活中断；已进行降频处理的DSP芯片在收到激活中断后，将主频从第二频率提高到第一频率， 并关闭激活中断端口。
全文摘要
本发明公开了一种节能数字信号处理器系统，包括一个主处理器，至少一个数字信号处理器DSP芯片，和一个以太交换芯片，所述主处理器用于判断DSP芯片是否配置了工作任务，若判断结果为否，则确定所述DSP芯片的编号，通过以太交换芯片向所述DSP芯片发送携带所述DSP芯片编号的降低频率的命令；所述以太交换芯片用于根据降低频率的命令中携带的DSP编号，将所述降低频率的命令发送至DSP芯片；所述DSP芯片用于当收到降低频率的命令后，判断当前主频是否处于第一频率，若是，则将主频降低到第二频率，所述第二频率小于第一频率，并禁止除激活中断端口外的其它中断端口，使能激活中断端口。
文档编号H04L12/02GK101770274SQ20081024737
公开日2010年7月7日 申请日期2008年12月29日 优先权日2008年12月29日
发明者侯彦龙, 李坤, 郭长旺 申请人:大唐移动通信设备有限公司