专利名称：：宽带锁相环频率综合器及数字电视接收终端的制作方法
技术领域：
：本实用新型涉及一种频率综合器，尤其是涉及一种利用集成在调谐器(Tuner)内部由多个窄带压控振荡器(VCO)和宽带锁相环电路(PLL)获得的宽带频率综合器。
背景技术：
：频率综合器是无线收发机和时钟产生电路中的一个关键模块。频率综合器的功能是以某个频率点为中心，在该中心点附近的一定频率范围内，通过一定的控制方式可以产生该频率范围内的任意某个频率。通常，对一个频率综合器可调范围的要求是可调范围达到中心频率的20%，用于补偿频率综合器集成芯片在半导体生产工艺过程中所引起的性能变化和使用频率综合器集成芯片时环境温度变化对系统性能的影响。对于宽带应用或多频带的应用，则需要的可调范围更大。如图1所示，常用的宽带频率综合器的结构包括参考分频器、鉴频鉴相器、有源环路滤波器、宽带压控制振荡器(VCO，VoltageControlledOscillator)和反馈分频器；环路滤波器可以采用高供电电压，提供宽的调谐电压范围，搭配宽带电压控制振荡器可以提供宽的输出频率范围。但是，采用有源环路滤波器结构的宽带频率综合器，由于宽带频率综合器中的运算放大器会引入额外的噪声，因此相位噪声指标不好；且采用单独的宽带压控振荡器存在成本较高、价格较贵的缺点。
实用新型内容本实用新型提出一种利用集成在调谐器(Tuner)内部由多个窄带压控振荡器(VCO)和宽带锁相环电路(PLL)获得的宽带频率综合器，以获得成本低廉、相位噪声和杂散抑制指标较好的宽带频率综合器。为解决本实用新型的技术问题，本实用新型公开一种宽带锁相环频率综合器，其包括将输入的射频信号变频为设定的中频频率的调谐器，其至少包括包含多个窄带VCO的第一锁相环电路，产生第一本振信号；用于设定第一锁相环电路的分频比，使产生特定频率的第一本振信号的串行控制接口，其连接第一锁相环电路；对第一本振信号进行滤波的高通滤波器，其耦接在第一锁相环电路的谐振槽路；将第一本振信号作功率放大处理的放大器，其连接高通滤波器。优选的，所述高通滤波器通过耦合电容连接所述谐振槽路。优选的，所述第一压控振荡器为窄带压控振荡器。优选的，所述分频比包括整数部分和分数部分；所述整数部分等于期望的输出频率除以参考频率并取整；所述分数部分等于对期望的输出频率除以参考频率并减去所述整数部分后乘以64之后四舍五入的最接近整数。优选的，所述整数部分设置于第一锁相环电路中地址为02的L01C2寄存器之中。优选的，所述分数部分的低两位设置于第一锁相环电路中地址为03的L02C1寄存器的第5位和第6位，且所述分数部分的其余4位设置于第一锁相环电路中地址为01的L01C1寄存器的低4位。优选的，所述参考频率为晶振16MHz的振荡频率。优选的，所述调谐器还包括由第二压控振荡器和第二锁相环电路构成的第二本振，产生第二本振信号，第二锁相环电路连接所述串行控制接口；分别连接第一锁相环电路和第二锁相环电路的第一、第二混频器，且第一、第二混频器通过滤波器连接；接收输入射频信号的可变增益低噪声放大器，其连接第一混频器；连接在第二混频器输出端的可变增益放大器。优选的，所述第二压控振荡器为具有与所述第一压控振荡器不同中心频率的窄带压控振荡器。与现有技术相比，本实用新型具有如下有益效果本实用新型是利用调谐器的谐振槽路所泄漏的本振信号，将本振信号功率进行放大，得到一个宽带频率综合器，具有成本低廉、相位噪声和杂散抑制指标较好的优点，可广泛用于调制器等各种电视前端设备之中。图1是现有宽带频率综合器的结构示意图2是本实用新型提出的宽带频率综合器的结构示意图3是图2中调谐器的电路结构示意图4是图3中锁相环电路的电路结构示意图5是图2中高通滤波器和放大器的电路结构示意图。具体实施方式本实用新型是利用调谐器(Tuner)的谐振槽路所泄漏的本振(LocalOscillator，L0)信号，将本振信号功率进行放大，得到一个价格低廉、相噪和杂散抑制指标较为优异的宽带频率综合器。因此，本实用新型的宽带频率综合器使用于具有调谐器的设备中，比如有线电视的机顶盒。如图2所示，本实用新型提出的宽带频率综合器由带锁相环电路的调谐器10、高通滤波器20和放大器30串接组成，将调谐器10的谐振槽路所泄漏的本振信号输出给高通滤波器20滤除低频杂讯，由放大器30进行放大处理后输出某个频率信号。调谐器10可以采用使用于有线电视机顶盒中的单片调谐芯片，比如为型号是MT2060的调谐芯片。MT2060是一颗进阶型、低用电的单芯片多频调谐器，使用在数码缆线环境中，需要低合成变形及杂讯的高效能缆线调制解调器、数码机上盒等装置，并使其达到最佳化；并且可以接收48MHz860MHz的频率，并转换成标准中频30MHz60MHz。MT2060的低近端相位杂讯，使它兼能使用于数码和类比讯号，且包括视讯、音讯和高速资料各领域，其内部结构见图3所示分别由第一压控振荡器(VoltageControlledOscillator,VOC)VOC1和第一锁相环电路(Phase-LockedLoop,PLL)PLL1构成的第一本振(LocalOscillator，LO)，产生第一本振信号L01;由第二压控振荡器VOC2和第二锁相环电路PLL2构成的第二本振，产生第二本振信号L02;2个分别接收第一本振信号LOl和第二本振信号L02的混频器MIX1和MIX2;频率为48MHz860MHz的射频信号(RadioFrequency,RF)从可变增益低噪声放大器(Variable-gainLowNoiseAmplifiers,VLNA)输入后，通过混频器MIX1和MIX2的两次变频将输入RF信号频谱搬移到用户设定的中频频率上;而两个可变增益放大器(AutomaticGainControl,AGC)用来完成自动增益控制(AGC)功能；串行控制接口用于对其寄存器进行配置，完成指定的功能。由于在第一锁相环电路PLL1的谐振槽路位置泄漏出来的第一本振信号LOl的功率最强，因此，本实用新型通过在第一锁相环电路PLL1的谐振槽路(VCO_CHl)，通过一个耦合电容C441取出泄漏的第一本振信号L01，如图4所示。由于耦合出来的第一本振信号LOl功率较小，略高于70dBuv，还需要对其进行放大，才能驱动后面的混频器MIX1和MIX2。将取出的第一本振信号L01经过高通滤波器20滤波，滤除带外的杂散之后，再经过放大器30进行放大。其中，高通滤波器20和放大器30的电路结构示意图如图5所示。第一本振信号LOl的变化范围为1088MHz2214MHz,因此，本实用新型可得到了一个1270MHz2070MHz的宽带频率综合器。为了使调谐器10的第一锁相环电路PLL1产生用户需要的特定的输出频率，需要通过串行控制接口对第一锁相环电路PLL1内部的寄存器执行控制命令写操作来实现对第一锁相环电路PLL1的分频比进行设置由于第一锁相环电路PLL1是一个小数分频的锁相环，其分频比包括整数部分DIV!和分数部分WM"设期望的输出频率为/w，则分频比的计算公式为DIVi=舰|_」表示取整数部分。/^表示参考频率，即为晶振16MHz的振荡频率。房i^=./7ow(64x厶。-DIV"力朋F)，)表示四舍五入到最接近的整数。肥FDIVi和WMi所在的寄存器的地址及定义如下表1所示，该表1的最后一列为其默认值。<table>tableseeoriginaldocumentpage5</column></row><table><table>tableseeoriginaldocumentpage6</column></row><table>表1从表1可知，为了设置第一锁相环电路PLL1的分频比，需要配置的寄存器包括LOICI、L01C2和L02C1，对于寄存器某个没有用到的位，在赋值的时候则赋默认值；另外位于地址"0x0C"的控制寄存器也必须要进行配置。因此设定频率时候的配置寄存器过程和顺序如下RegisterValue;0x0C0xFF;0x010x30+WMi2;">>"表示右移操作;0x02DIVi;0x03(M/Mimod4)4在对寄存器进行配置后经过第一预定时间(比如5ms)，通过读取地址为"0x06"的寄存器的值，判断第一锁相环电路PLL1是否进入了锁定状态。其中，地址为"0x06"的寄存器的定义如下表2所示:<table>tableseeoriginaldocumentpage6</column></row><table>表2如果得到地址为"0x06"的寄存器的值为"0x80",即"L1LK"位为1,则表示第一锁相环电路PLL1已进入了锁定状态；如果超过第二预定时间(比如200ms)，地址为"0x06"的寄存器的值还是为0，则可以判定第一锁相环电路PLL1没能成功锁定。另外，由于调谐器10中的压控振荡器是由多个中心频率不同的窄带压控振荡器构成的，因此不再需要高电压的调谐电压，整个芯片采用3.3V供电，对供电设计很方便；另外，与宽带压控振荡器相比，窄带压控振荡器的鉴相灵敏度较低，因此输出的相位噪声指标更好，其输出相位噪声指标如下lKHz-82dBc/Hz10KHz陽86dBc/Hz100KHz-107dBc/Hz另外，本实用新型提出的宽带频率综合器的最小频率步进为16MHz/64，即250KHz，杂散抑制指标大于56dBc。权利要求1、一种宽带锁相环频率综合器，其特征在于，包括将输入的射频信号变频为设定的中频频率的调谐器(10)，其至少包括包含多个窄带VCO的第一锁相环电路(PLL1)，产生第一本振信号(LO1)；和用于设定第一锁相环电路(PLL1)的分频比，使产生特定频率的第一本振信号(LO1)的串行控制接口，其连接第一锁相环电路(PLL1)；对第一本振信号(LO1)进行滤波的高通滤波器(20)，其耦接在第一锁相环电路(PLL1)的谐振槽路；将第一本振信号(LO1)作功率放大处理的放大器(30)，其连接高通滤波器(20)。2、根据权利要求1所述宽带锁相环频率综合器，其特征在于，所述高通滤波器(20)通过耦合电容(C441)连接所述谐振槽路。3、根据权利要求1所述宽带锁相环频率综合器，其特征在于，所述第一压控振荡器(VOC1)为窄带压控振荡器。4、根据权利要求1所述宽带锁相环频率综合器，其特征在于，所述分频比的整数部分设置于第一锁相环电路(PLL1)中地址为02的LOlC2寄存器之中。5、根据权利要求1所述宽带锁相环频率综合器，其特征在于，所述分频比的分数部分的低两位设置于第一锁相环电路(PLL1)中地址为03的L02C1寄存器的第5位和第6位，且所述分数部分的其余4位设置于第一锁相环电路(PLL1)中地址为01的LOICI寄存器的低4位。6、根据权利要求1所述宽带锁相环频率综合器，其特征在于，所述调谐器(10)还包括由第二压控振荡器(VOC2)和第二锁相环电路(PLL2)构成的第二本振，产生第二本振信号(L02)，第二锁相环电路(PLL2)连接所述串行控制接口；分别连接第一锁相环电路(PLL1)和第二锁相环电路(PLL2)的第一、第二混频器(MK1和MIX2),且第一、第二混频器(MIX1和MIX2)通过滤波器连接；接收输入射频信号的可变增益低噪声放大器，其连接第一混频器(MIX1);连接在第二混频器(MIX2)输出端的可变增益放大器。7、根据权利要求6所述宽带锁相环频率综合器，其特征在于，所述第二压控振荡器(VOC2)为具有与所述第一压控振荡器(V0C1)不同中心频率的窄带压控振荡器。8、一种数字电视接收终端，其特征在于，包括权利要求1至7任一项所述的宽带锁环频率综合器。专利摘要本实用新型提出一种宽带锁相环频率综合器，其包括将输入的射频信号变频为设定的中频频率的调谐器(10)，其至少包括包含多个窄带VCO的第一锁相环电路(PLL1)，产生第一本振信号(LO1)；用于设定第一锁相环电路(PLL1)的分频比，使产生特定频率的第一本振信号(LO1)的串行控制接口，其连接第一锁相环电路(PLL1)；耦接在第一锁相环电路(PLL1)的谐振槽路的高通滤波器(20)和放大器(30)。本实用新型的宽带频率综合器具有成本低廉、相位噪声和杂散抑制指标较好的优点，可广泛用于采用调谐器的各种电视前端设备之中。文档编号H04N5/44GK201383850SQ20082020700公开日2010年1月13日申请日期2008年12月31日优先权日2008年12月31日发明者杨子文,颜福权申请人:深圳市同洲电子股份有限公司