专利名称：动态调整电路系统的时钟的方法
技术领域：
本发明涉及一种调整一电路系统的时钟的方法，特别是涉及一种根据一电路系统
的操作环境动态调整该电路系统的时钟的方法。
背景技术：
许多电子装置使用同一时钟讯号以协调各个元件的间的操作，例如具有动态随 机存取存储器(DRAM)的电子装置会将该存储器输出讯号的时钟与装置的系统时钟调整为 一致。因此动态随机存取存储器和其他元件会共同被系统时钟控制，并彼此间形成同步地 运算与操作。由于电路存在时钟偏移(clock skew)的问题，因此破坏了系统时钟与动态随 机存取存储器的间的操作协调性。时钟偏移是电路中一种延迟现象，产生的原因包括时钟 缓冲电路及驱动电路的延迟，或是其他电阻-电感电路所造成的延迟。
请参考图1，图1为现有技术的双倍数据速率(DDR)同步动态随机存取存储器 (SDRAM)输出数据的波形图。时钟讯号CK及CKB为相位相反的时钟讯号，数据输出的时序 根据时钟讯号CK或CKB的上升缘或下降缘。DQO DQ7为数据总线上传递的数据讯号，由 于传输每一数据讯号的路径不同，因此会产生讯号偏移的现象。也就是说数据讯号DQO有 效存取的起始时间最早，而数据讯号DQ7有效的起始时间最晚。另一方面，数据讯号DQO 有效的结束时间也最早，而数据讯号DQ7有效的结束时间最晚。在图1中，选通讯号(data strobe) DQS为数据讯号取样(sampling)的参考讯号，tHP为时钟讯号CK的半个周期，tDQS 为由选通讯号DQS正缘或负缘(positive or negative edge)至数据讯号DQO有效的结束 时间，tQH为由选通讯号DQS正缘或负缘至数据讯号DQ7有效的结束时间，数据讯号DQO至 DQ7有效时间的重迭部分为数据有效存取区间DVW(data validwindow)。
请参考图2，图2为现有技术的调整延迟时间的延迟电路20的示意图。为使数 据的存取更正确及可靠，需要将选通讯号DQS的正缘或负缘延迟至有效存取区间的中央 为最佳。如图2所示，延迟电路20在电子装置的测试阶段即藉由测试机25控制多工器 (multiplexer) 26由延迟链(delay chain) 21 24中选择一最佳延迟途径，以调整输入与 输出端的延迟时间至所需的值。而在调整后，该延迟时间即固定而无法再予以变更。然而， 现有技术的调整延迟时间的方式有许多缺点有待克服，例如最佳延迟途径需在具延迟链电 路的元件使用前即完成设定，因此无法按照实际的使用条件作动态调整，例如无法依据环 境温度上升与电压飘移而动态调整。另外，每一元件都必须在测试时即预先设定延迟途径， 所以会增加制造及测试的成本及时间。 举例来说，PC 133 DDR SDRAM模块的数据有效存取区间所需要的最小区间约 为2.625ns。在该最小有效存取区间须考虑电路板的各种特性所造成的偏移时间(约 0. 513ns)，控制器(controller)的准备(setup)及握持(hold)所需的时间(约0. 6ns)，以 及控制器产生选通讯号DQS的延迟误差时间(0.4ns)，因此剩下的余裕(margin)时间仅有 0. lns。由于在不同使用的环境温度下，选通讯号DQS的延迟误差时间变异会相差至两倍， 因此很容易造成数据的存取错误发生。
综上所述，电子装置需要一种随环境条件变异而动态校正电路延迟时间的方法， 才能真正解决电子元件在数据高速传输与存取上所遭遇的问题。
发明内容
本发明的一 目的在于提供一种动态调整电路系统的时钟的方法。 本发明提供一种动态调整一电路系统的时钟的方法，该方法包含建立一环境与
时钟查询表；定期检查一系统与环境监控值；在该环境与时钟查询表中找出对应该系统与
环境监控值的一系统与环境监控值索引；及根据该系统与环境监控值索引调整一时钟调整值。 本发明还提供一种可动态调整时钟调整值的电路系统，包含一延迟电路及一控制 电路。该延迟电路用来根据一延迟链数值输出一时钟讯号。该控制器用来调整该延迟链数 值，该控制器包含一环状振荡器及一环境与时钟查询表。该环状振荡器用来产生一系统与 环境监控值。该环境与时钟查询表用来记录该系统与环境监控值与该延迟链数值的关系。
46时钟区域读取指标接收器47先进先出接收器481、482控制器50低电压差动讯号接口51逻辑电路521第一组寄存器522第二组寄存器531第一时钟树532第二时钟树541第一锁存器542第二锁存器55多工器58控制器60电视模拟数字转换器61水平锁相回路621、622多工器63多个传输通道681 684控制器
具体实施例方式
请参考图3，图3为本发明的动态调整电路系统的时钟的方法的流程图。本发明 的方法可根据电路系统的操作速度及环境的不同，定期检查电路系统的系统与环境监控值 (System and Environment Monitor Value)的变化，当电路系统的时钟调整值范围偏移或 是縮小时，电路系统可根据系统与环境监控值找出最佳的时钟调整值，使得电路系统在最 稳定的时钟调整值的下运行。本发明的动态调整电路系统的时钟的方法如下列步骤
步骤310 :在电路系统的各种操作环境下，根据电路系统的系统与环境监控值 和时钟调整值的相对关系，建立一环境与时钟查询表(Environmentand Clock Look-Up Table)。 步骤320 :使用定期机制(Periodic Mechanism)去检查系统与环境监控值。
步骤330 :判断系统与环境监控值是否有改变。若系统与环境监控值有改变，进行 步骤340 ;若系统与环境监控值没有改变，回到步骤320。 步骤340 :根据环境与时钟查询表找出对应的系统与环境监控值索引(System and Environment Monitor Value Index)。若系统与环境监控值改变的范围没有比环境与时钟 查询表上的系统与环境监控值索引超出一级，则不需要调整时钟调整值；若系统与环境监 控值改变的范围比环境与时钟查询表上的系统与环境监控值索引超出多于一级，则根据环 境与时钟查询表找出正确适用的系统与环境监控值索引。 步骤350 :根据系统与环境监控值索引调整电路系统的时钟调整值，但是当系统 与环境监控值索引与目前的系统与环境监控值索引相差二级以上时，则根据与目前的系统 与环境监控值索引相差一级的系统与环境监控值索引调整电路系统的时钟调整值。在本
5发明实施例中，一次只调整时钟调整值一级的目的在于避免周期与周期(cycle-to-cycle) 的时钟变化太大造成时钟问题。完成本次调整后，再回到步骤320，经过多次的微调，最后电 路系统会设定到最佳的时钟调整值。 请参考图4，图4为本发明的方法用于第二代双倍数据率同步动态随机存取存储 器(Double-Data-Rate Two Synchronous Dynamic Random AccessMemory， DDR2 SDRAM) 的示意图。第二代双倍数据率同步动态随机存取存储器40包含一数据输入/输出(DQ 1/ 0)接口 41、一正向区域写入指标(positive domain writer pointer)42、一负向区域写入 指标43、非同步先进先出(asynchronous FIFO)接口 44、45、一时钟区域读取指标接收器 (clockdomain read pointer receiver) 46、一先进先出(FIFO)接收器47及控制器481、 482。控制器481、482分别包含一计时器、一环状振荡器及一环境与时钟查询表。第二代 双倍数据率同步动态随机存取存储器为兼具输入/输出的系统，读写数据时都需要时钟调 整。在本实施例中，时钟调整值为同步动态随机存取存储器的延迟链数值(Delay Chain Value)，系统与环境监控值为环状振荡器(Ring Oscillator)的数值，计时器中断(Timer Interrupt)则用来执行定期检查。同步动态随机存取存储器在读写数据时，需调整延迟链 数值cdly、 cdly_n以进行数据取样。根据本发明的方法，首先建立环状振荡器的数值和同 步动态随机存取存储器延迟链数值的相对关系，将一定范围内的数据制作成一环境与时钟 查询表。接着，利用计时器中断定期检查环状振荡器的数值是否有改变。根据环境与时钟 查询表，如果改变的范围没有比目前表上的环状振荡器数值索引(Ring Oscillator Value Index)超出一级，就不需要调整同步动态随机存取存储器延迟链数值，如果改变的范围比 目前环状振荡器数值索引超出多于一级，则需要根据环境与时钟查询表找出正确适用的环 状振荡器数值索引，将同步动态随机存取存储器的延迟链数值调整成表上相对应的同步动 态随机存取存储器延迟链数值。进行对同步动态随机存取存储器延迟链数值的调整时，采 用微调的方式， 一次只调整一级的延迟链数值，目的是避免一次变动过大造成周期与周期 的时钟变化太大造成时钟问题。当需要调整较大的幅度，只要经过多次的微调，延迟链数值 就会慢慢往目标靠近。 请参考图5，图5为本发明的方法用于低电压差动讯号 (Low-voltagedifferential signaling, LVDS)接口的示意图。低电压差动讯号接口为输出 系统的应用，需要单向调整输出的时钟。低电压差动讯号接口 50包含一逻辑电路51、一第 一组寄存器521、一第二组寄存器522、一第一时钟树(clocktree)531、一第二时钟树532、 一第一锁存器541、一第二锁存器542、一多工器55及一控制器58。控制器58包含一计时 器、一环状振荡器及一环境与时钟查询表。在本实施例中，时钟调整值为低电压差动讯号延 迟链数值，系统与环境监控值为环状振荡器的数值，计时器中断则用来执行定期检查。低电 压差动讯号接口使用非同频的时钟clk_dp及clk_dpx7，并利用低电压差动讯号延迟链数 值cdly来做时钟的调整。根据本发明的方法，首先建立环状振荡器的数值和低电压差动讯 号延迟链数值的相对关系，将一定范围内的数据制作成一环境与时钟查询表。接着，利用计 时器中断定期检查环状振荡器的数值是否有改变。根据环境与时钟查询表，如果改变的范 围没有比目前表上的环状振荡器数值索引超出一级，就不需要调整低电压差动讯号延迟链 数值，如果改变的范围比目前环状振荡器数值索引超出多于一级，则需要根据环境与时钟 查询表找出正确适用的环状振荡器数值索引，将系统的低电压差动讯号延迟链数值调整成表上相对应的低电压差动讯号延迟链数值。进行对低电压差动讯号延迟链数值的调整时， 采用微调的方法，一次调整一级低电压差动讯号延迟链数值，目的是避免一次变动过大造 成周期与周期的时钟变化太大造成时钟问题。当需要调整较大的幅度，只要经过多次的微 调，延迟链数值就会慢慢往目标靠近。 请参考图6，图6为本发明的方法用于电视模拟数字转换器(TVADC)的示意图。电 视模拟数字转换器60包含一水平锁相回路(HPLL)61、二多工器621、622、多个传输通道63 及控制器681 684。控制器681 684分别包含一计时器、一环状振荡器及一环境与时钟 查询表。电视模拟数字转换器为输入系统的应用，需要调整多个单向输入的时钟。在本实施 例中，时钟调整值为电视模拟数字转换器延迟链数值，系统与环境监控值为环状振荡器的 数值，计时器中断则用来执行定期检查。电视模拟数字转换器使用到多个非同频的接口，需 要多个电视模拟数字转换器的延迟链数值adj来调整时钟。根据本发明的方法，首先，建立 环状振荡器的数值和每一个电视模拟数字转换器延迟链数值个别的相对关系，将一定范围 内的数据制作成多个环境与时钟查询表。接着，利用计时器中断定期检查环状振荡器的数 值是否有改变。根据环境与时钟查询表，如果改变的范围没有比目前表上的环状振荡器数 值索引超出一级，如果改变的范围没有比目前表上的环状振荡器数值索引超出一级，就不 需要调整电视模拟数字转换器延迟链数值，如果改变的范围比目前环状振荡器数值索引超 出多于一级，则需要根据环境与时钟查询表找出正确适用的环状振荡器数值索引，将系统 的电视模拟数字转换器延迟链数值调整成表上相对应的电视模拟数字转换器延迟链数值， 并使用相同的方法，依序根据多个环境与时钟查询表完成调整。进行对电视模拟数字转换 器延迟链数值的调整时，采用微调的方法，一次调整一级电视模拟数字转换器延迟链数值， 目的是避免一次变动过大造成周期与周期的时钟变化太大造成时钟问题。当需要调整较大 的幅度，只要经过多次的微调，延迟链数值就会慢慢往目标靠近。 请参考图7，图7为本发明与现有技术的电路系统在各种操作环境的比较表。表一 为低温的操作设定，表二为高温的操作设定，表三为低速的操作设定，表四为中速的操作设 定，表五为高速的操作设定。由表一至表五可知，在各种环境中，现有技术使用的延迟级数 为固定的时钟调整值4。比较表一及表二，当电路系统操作于低温时，可用的延迟级数为时 钟调整值2 6，本发明使用时钟调整值4，当电路系统操作于高温时，可用的延迟级数为时 钟调整值4 8，本发明使用时钟调整值6。随着操作温度上升，电路系统可用的延迟级数 范围縮小，而电路系统可根据本发明使用最佳的时钟调整值。比较表三、表四及表五，当电 路系统操作于低速时，可用的延迟级数为时钟调整值2 6，本发明使用时钟调整值4，当电 路系统操作于中速时，可用的延迟级数为时钟调整值4 6，本发明使用时钟调整值5，当电 路系统操作于高速时，可用的延迟级数只有时钟调整值5，本发明使用时钟调整值5。随着 操作速度上升，电路系统可用的延迟级数范围縮小，因此利用现有技术所设定的时钟调整 值可能已不在可用延迟级数的范围内，而根据本发明的方法，电路系统可动态设定到最佳 的时钟调整值。 综上所述，本发明提供一种动态调整一电路系统的时钟的方法，以确保该电路系 统在各种操作环境下使用最佳的时钟调整值。本发明的电路系统根据一环境与时钟查询表 定期检查一系统与环境监控值，接着在该环境与时钟查询表中找出对应该系统与环境监控 值的一系统与环境监控值索引，最后根据该系统与环境监控值索引调整该电路系统的时钟
7调整值。 以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
一种动态调整一电路系统的时钟的方法，包含建立一环境与时钟查询表；定期检查一系统与环境监控值；在该环境与时钟查询表中找出对应该系统与环境监控值的一系统与环境监控值索引；及根据该系统与环境监控值索引调整一时钟调整值。
2. 如权利要求1所述的方法，其中建立该环境与时钟查询表包含 建立该电路系统于低温、高温、低速、中速及高速操作环境的环境与时钟查询表。
3. 如权利要求1所述的方法，其中定期检查该系统与环境监控值包含 利用一环状振荡器产生该系统与环境监控值；及 利用一计时器中断定期检查该系统与环境监控值。
4. 如权利要求1所述的方法，还包含比较对应该系统与环境监控值的系统与环境监控值索引与目前的系统与环境监控值 索引。
5. 如权利要求1所述的方法，其中根据该系统与环境监控值索引调整一时钟调整值包含当该系统与环境监控值索引与目前的系统与环境监控值索引相差二级以上时，则根据 与目前的系统与环境监控值索引相差一级的系统与环境监控值索引调整该时钟调整值。
6. —种可动态调整时钟调整值的电路系统，包含 一延迟电路，用来根据一延迟链数值输出一时钟讯号；及 一控制器，用来调整该延迟链数值，该控制器包含 一环状振荡器，用来产生一系统与环境监控值；及一环境与时钟查询表，用来记录该系统与环境监控值与该延迟链数值的关系。
7. 如权利要求6所述的电路系统，其中该控制器还包含 一计时器，用来定期检查该系统与环境监控值。
8. 如权利要求6所述的电路系统，其中该电路系统为一第二代双倍数据率同步动态随 机存取存储器。
9. 如权利要求6所述的电路系统，其中该电路系统为一低电压差动讯号接口。
10. 如权利要求6所述的电路系统，其中该电路系统为一电视模拟数字转换器。
全文摘要
本发明涉及动态调整电路系统的时钟的方法。该电路系统根据一环境与时钟查询表定期检查一系统与环境监控值，接着在该环境与时钟查询表中找出对应该系统与环境监控值的一系统与环境监控值索引，最后根据该系统与环境监控值索引调整该电路系统的时钟调整值。
文档编号H04N5/44GK101789782SQ20091000339
公开日2010年7月28日 申请日期2009年1月22日 优先权日2009年1月22日
发明者平德林, 庄曜诚 申请人:联咏科技股份有限公司