专利名称：基于fpga的mvb数字量输出模块的制作方法
技术领域：
本发明涉及一种MVB数字量输出模块，尤其涉及一种基于FPGA的MVB数字 量输出模块。
背景技术：
MVB是将位于同一车辆，或固定重联的不同车辆中的标准设备连接到列车通 信网络上的车辆总线。MVB采用主-从方式，介质访问由总线上唯一的主设备集 中控制。主设备将总线的带宽分为两部分，即周期性的固定分配的部分(周期 相)和按需分配的部分(偶发相)。周期相传送过程数据，偶发相传送消息数据。 MVB中的设备按性能可以分为0类 5类共6种类型，其中，0类设备不具有数 据通信能力，主要包括中继器和总线耦合器等；1类设备具有过程数据性能和设 备状态响应性能；2/3/4/5类设备除具有l类设备的性能外，还具有消息数据性 能，其中4类和5类设备还具有总线管理能力，可以作为总线主。
数字量输出信号在MVB总线上是通过过程数据传输的，具有过程数据能力 MVB设备为1类设备。传统的MVB数字量输出模块由如图1所示的CPU 1、 MVB 协议控制器2、 MVB物理接口 3和DO隔离电路4组成，由于CPU中含有软件， 在列车通信网络现场较大干扰环境下可靠性不如硬件电路，因此能够由硬件完 成的工作尽量不要用软件做。
发明内容
本发明针对以上问题的提出，而研制一种采用现场可编程门阵列(FPGA) 将原来需要由CPU和MVB协议控制器完成的功能集中在FPGA中的MVB数字量输 出模块。本发明的采用的具体技术手段如下
一种基于FPGA的MVB数字量输出模块，包括DO隔离电路和MVB物理接口 ， 其特征在于还包括内部设有曼彻斯特编解码单元、逻辑控制单元的FPGA;
所述曼彻斯特编解码单元用于将逻辑控制单元送来的数据转换为曼彻斯特 码，或将MVB总线通过MVB物理接口输入的曼彻斯特码数据解码为逻辑数据送 给逻辑控制单元；所述逻辑控制单元用于将MVB物理接口输入的曼彻斯特码数据解码为逻辑 数据进行处理后通过DO隔离电路传送出去；
所述MVB总线通过MVB物理接口将信号传送给FPGA进行处理后，通过DO 隔离电路传出。
还包括MVB地址配置器通过数据线连接到FPGA上为输入模块分配设备地址 和逻辑地址；所述MVB地址配置器由编码开关构成。
同现有技术相比，本发明的优点是显而易见的，该MVB数字量输出模块符 合IEC-61375的标准；FPGA是一种硬件芯片，其可靠性和稳定性要远高于CPU 软件，另外将CPU和MVB协议控制器由一片FPGA完成，简化了电路结构。由于 其结构简单和便于生产适于在机车领域广泛推广。
图1为含CPU的MVB数字量输出模块电路结构框图2为本发明采用FPGA的MVB数字量输出模块电路结构框图3为本发明实施例中逻辑控制单元的控制逻辑状态图。
图中1、 CPU, 2、 MVB协议控制器，3、 MVB物理接口， 4、 DO隔离电路，5、
FPGA， 501、逻辑控制单元，502、曼彻斯特编解码单元，6、 MVB地址配置器。
具体实施例方式
如图2所示一种基于FPGA的MVB数字量输出模块是将MVB总线上的信号， 经过处理后传送到相应设备上的装置，由MVB物理接口 3、 DO隔离电路4、 MVB 地址配置器6和内部设有曼彻斯特编解码单元502、逻辑控制单元501的FPGA 5 构成；其中所述曼彻斯特编解码单元502既曼彻斯特编解码器，由编码器和解 码器两部分组成，编码器负责将逻辑控制单元501送来的数据转换为曼彻斯特 码，并加上帧头帧尾(MVB链路层数据以帧为基本单位，除帧头帧尾外，MVB的 数据帧全部为标准曼彻斯特码。根据帧为主帧或从帧，帧头有不同的编码。MVB 的帧尾为0.75BT+125nS的低电平)。解码器监测线路电平的下降沿并作为每一 个帧的开始，判断帧头数据正确后，对其后的曼彻斯特码数据进行解码，转换 为正常的逻辑数据，送给逻辑控制单元501。
其中曼彻斯特编解码单元502接收每一个主帧，并将其输出给逻辑控制单元 501，逻辑控制单元501将其读出并与本设备的各端口属性的进行比较。如果相 同则将对应端口的"端口有效标志"置位。端口有效置位后，在协议限定的时间范围内(源端口 2 6uS内发送从帧，宿端口忽略1.3mS之后的从帧)，将通信 存储器中对应端口的数据写入曼彻斯特编解码单元502 (源)或从曼彻斯特编解 码单元502中将数据读入通信存储器(宿)。通信存储器和曼彻斯特编解码单元 502之间通过逻辑控制单元501联系。对于源端口，逻辑控制单元501首先给曼 彻斯特编解码单元502发送启动命令，曼彻斯特编解码单元502自动加上一个 从帧帧头，然后逻辑控制单元501将通信存储器中的数据按8位宽度依次读取， 送给曼彻斯特编解码单元502，经过规定的位长后，附加一个8位的CRC校验(大 于64位的数据每64位附加一个8位CRC校验，小于等于64位的数据在数据末 尾附加一个8位CRC校验)。对于宿端口 ，逻辑控制单元501将曼彻斯特编解码 单元502解码后的信号读入，写到临时缓存区内，每经过规定的位长，即读入 一个8位的CRC校验，将读入的CRC校验与自身产生的CRC校验进行比较，如 不一致则置位"信号错误"标志，缓存区内的数据不存入过程数据存储器内； 如果整个数据都无CRC错误，将缓存区内的数据依次存入过程数据存储区内。 逻辑控制单元501的处理状态如图3所示。
DO隔离电路4采用光耦隔离电路，能够有效抵抗共模干扰，可完成16路数 字量输出通道，输出电压等级24V， 6路数字量由16位二进制表示。为方便应 用该模块还设有MVB地址配置器6，由模拟量输入模块电路板上的编码开关配置， 编码开关可以编码8位二进制。MVB的设备地址和逻辑地址为12位二进制，编 码开关和MVB的设备地址和逻辑地址的对应关系为MVB设备地址二MVB逻辑地 址二编码值*16。这样在不同的应用中可以方便的设置编码址就可以确定MVB设 备地址和逻辑地址。使用时MVB总线通过MVB物理接口将信号传送给FPGA进行 处理后，通过DO隔离电路传出，同传统模块完成同样的功能，而且该模块的稳 定远远高于传统带CPU的模块。
以上所述，仅为本发明较佳的具体实施方式
，但本发明的保护范围并不局 限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本 发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护 范围之内。
权利要求
1、一种基于FPGA的MVB数字量输出模块，包括DO隔离电路和MVB物理接口，其特征在于还包括内部设有曼彻斯特编解码单元、逻辑控制单元的FPGA；所述曼彻斯特编解码单元用于将逻辑控制单元送来的数据转换为曼彻斯特码，或将MVB总线通过MVB物理接口输入的曼彻斯特码数据解码为逻辑数据送给逻辑控制单元；所述逻辑控制单元用于将MVB物理接口输入的曼彻斯特码数据解码为逻辑数据进行处理后通过DO隔离电路传送出去；所述MVB总线通过MVB物理接口将信号传送给FPGA进行处理后，通过DO隔离电路传出。
2、 根据权利要求1所述的基于FPGA的MVB数字量输出模块，其特征在于 还包括MVB地址配置器通过数据线连接到FPGA上为输入模块分配设备地址和逻 辑地址。
3、 根据权利要求2所述的基于FPGA的MVB数字量输出模块，其特征在于 所述MVB地址配置器由编码开关构成。
全文摘要
本发明公开了一种基于FPGA的MVB数字量输出模块，包括DO隔离电路和MVB物理接口，其特征在于还包括内部设有曼彻斯特编解码单元、逻辑控制单元的FPGA；所述MVB总线通过MVB物理接口将信号传送给FPGA进行处理后，通过DO隔离电路传出；另外，还配有MVB地址配置器输入模块分配设备地址和逻辑地址。该MVB数字量输出模块符合IEC-61375的标准，具有高可靠性和高稳定性，其中CPU和MVB协议控制器由一片FPGA完成，简化了电路结构特别适合在机车领域广泛使用。
文档编号H04L12/40GK101478467SQ20091001013
公开日2009年7月8日 申请日期2009年1月16日 优先权日2009年1月16日
发明者瑞 刘, 锋 王, 陈玉飞 申请人:中国北车股份有限公司大连电力牵引研发中心