专利名称：一种jpeg2000流水线算术编码方法和电路的制作方法
技术领域：
本发明涉及一种JPEG2000流水线算术编码方法和电路，属图像压縮技术领域。
(二)
背景技术：
JPEG2000是最新一代的静态图像编码算法，由ISO标准化组织正式命名为IS015444, 已经被应用在互联网、图像传真等多个领域。JPEG2000采用以DWT变换为主的多分辨率编 码，同时，采用EBCOT (Embedded Block Coder with Optimized Truncation),即优化截 断的嵌入式块编码算法以满足分辨率可伸縮性、质量可伸縮性、随机访问及处理等要求。
JPEG2000中EBCOT Tier-1对小波系数的编码由位平面编码和算术编码器两部分组成。 该算术编码是一种熵编码，它依赖于编码的某些"特征"(也就是下面提到的"上下文")。 位平面编码为算术编码器提供输入上下文(CX)和待压縮数据(D)。所以该算术编码器又称 为基于上下文的二进制算术编码，其总体编码流程为首先根据上下文标记CX在上下文表 中査找出该上下文对应的小概率符号的概率索引Index和大概率符号MPS (可能为O或者 1)，然后利用该概率索引在概率估计表中查找出对应的LPS的概率Qe，接下来根据D是否 为MPS以及Qe的值进行编码，生成压縮比特流。
JPEG2000标准详细规定了算术编码器实现的流程，由于标准中所提供的流程是串行执行 的，更加适合软件实现，执行速度相对较慢。在用硬件实现时，按照标准流程需要多个周期 才能编码一个数据，效率低下。现行的算术编码硬件实现方法，虽然在高速实时处理要求上 达到一定要求；同时由于算法本身的复杂性，其在资源使用上消耗较多，成本较高。如公开 号为CN1675842、名称为'算术编码的方法和设备'的申请专利即为此例。有的虽然进行了 局部优化，但并未给出整体解决方法，公开号为CN1953548、名称为'加快算术编码处理速 度的系统及其方法'的申请专利即属于此种情况。
(三)
发明内容
为克服现有技术的的缺陷和不足，本发明提供了一种JPEG2000流水线算术编码方法和 电路，以解决高速实时图像压縮过程中出现的问题。
一种JPEG2000流水线算术编码方法，经过四级流水线完成算术编码，其特征在于步骤 如下
1、 第一级流水线实现在当前上下文CX下，待压縮数据D的概率估计值的査询和更新， 其输入为上下文CX、待压縮数据D和重整化信号Renorm;上下文CX査询CX状态表得到概 率估计表索引Index和大概率符号卿s,它们分别用来读取概率估计表和判断下一阶段进行 大概率编码或者小概率编码；重整化信号Renorm则用来标识是否对上下文状态表进行更 新；对于连续输入相同上下文CX的情况，需对CX用一个寄存器延时一周期，如果第一个 CX引发重整化(产生信号Renorm)，那么索引直接通过多路选择器把更新的下一状态送到概 率估计表，不再去读CX状态表；CX状态表则依旧进行更新；本级流水线对外输出概率估计 值Qe和判断带压縮数据D是否为小概率符号所得的小概率符号选择信号即s一sel。
2、 第二级流水线实现间隔寄存器A的更新，其输入为概率估计值Qe、前导零数LZ 和判断带压缩数据D是否为小概率符号所得的小概率符号选择信号raps一sel;如果是小概率 符号，则A:Qe;否则A二A-Qe;在编码过程中，如果间隔寄存器A小于0x8000，则需要进行 重整化(Renormalize)操作，同时输出重整化信号Renorm，以更新上下文状态表，保证概率间隔大于或者等于0x8000;本级流水线对外输出重整化信号Renorm。
3、 第三级流水线实现编码寄存器C的更新，其输入为概率估计值Qe和判断带压縮数 据D是否为小概率符号所得的小概率符号选择信号mps—sel;它需要与间隔寄存器A进行同 步的重整化(Renormalize)操作，如果是小概率符号，则C保持不变；否则C-C+Qe;本级 流水线对外输出数据C—result值。
4、 第四级流水线实现字节提取和输出，当C寄存器移位值大于等于27时，需要输出 两个字节0utR 0u比如果0utH或者0utL字节等于0xFF时，需要在该字节后插入字符'0' 到剩余字符中；当C寄存器移位值小于27大于等于19时，需要输出一个字节0utL，如果 OutL字节等于0xFF时，需要在该字节后插入字符'0'到剩余字符中；当C寄存器移位值 小于19时无字节输出。本模块对外输出编码字节OutL和(或)0utH。
一种上述JPEG2000流水线算术编码方法所使用的电路，包括上下文状态表查询更新模 块、概率估计查询模块、A寄存器更新模块、C寄存器更新模块和字节输出模块，其中以上 下文状态表査询更新模块与概率估计査询模块为主组成第一级流水线电路以A寄存器更新 模块、C寄存器更新模块和字节输出模块为主依次分别构成第二、三、四级流水线电路，其 特征在于四级流水线电路依次相连接，即上下文状态表査询更新模块与概率估计査询模块连 接，概率估计査询模块与A寄存器更新模块连接，A寄存器更新模块和C寄存器更新模块连 接，C寄存器更新模块连接字节输出模块，且A寄存器更新模块与上下文更新模块连接。
所述的第一级流水线电路还包括数据选择器M1和M2、数据比较器、寄存器、异或运算 器和与运算器，其中上下文状态表查询更新模块包括上下文状态表；概率估计査询模块包括 概率估计表；本级流水线输入为上下文CX、待压缩数据D和重整化信号Renorm;上下文状 态表输入数据为上下文CX、重整化信号RenoniK寄存器输出端和数据选择器M2输出端，输 出分别连接异或运算器和数据选择器Ml输入端；待压縮数据D与上下文状态表査询更新模 块的输出大概率符号Mps连接到异或运算器作为输入输出端作为本级流水线输出卿s—set 数据选择器M1输入端接上下文状态表输出的概率估计表索引Index、与运算器输出端和数 据选择器M2的输出端；概率估计表输入端接数据选择器M1的输出端，输出端接数据选择器 M2的输入和作为本级流水线的输出Qe， LZ;数据比较器输入接上下文CX和寄存器输出端， 输出端接与运算器；与运算器输入端接数据比较器输出和重整化信号Renorm,输出端接数 据选择器M1。本模块对第二级流水线输出概率值Qe、前导零数LZ和判断带压縮数据D是否 为小概率符号所得的mps—sel。
所述上下文状态表是用19*8的RAM实现的上下文CX为RAM读地址、重整化信号Renorm 为RAM写使能信号、寄存器输出端为RAM写地址、数据选择器M2输出端为RAM数据输入端， 异或运算器和数据选择器Ml输入端为RAM数据输出端。
所述概率估计表是用47*40的ROM实现的。数据选择器M1的输出端为R0M地址，数据 选择器M2的输入和本级流水线的输出Qe， LZ均为ROM输出数据。
所述第二级流水线电路包括异或运算器、减法器模块S1和S2、倍乘模块、前导零检测 模块、反相器、数据选择器和桶形移位寄存器；本级流水线输入为水线输出概率值Qe、前 导零数LZ和判断带压缩数据D是否为小概率符号所得的小概率符号选择信号mPs_Sel;异 或运算器输入端接小概率符号选择信号mpS_Sel和减法器模块SI的输出端，异或运算器输 出端接数据选择器的输入端和作为本级流水线的输出区间选择信号flag—sel;减法器模块 SI输入端为倍乘模块(其输入端为概率值Qe)输出端和A寄存器输出端，减法器模块SI输出端为异或运算器输入端;减法器模块S2输入端为A寄存器输出端和概率值Qe，输出端连 接数据选择^;数据选择器输入端为概率值Qe^减法器模块S2输出端和异或运算器输出端， 数据选择器输出端连接前导零检测模块、反相器和桶形移位寄存器；前导零检测模块输入端 为数据选择器输出端最高两位、前导零数LZ、小概率符号选择信号mps一sel，输出端接桶形 移位寄存器输入端和本级流水线的输出移位数值Nshif t;反相器输入端为数据选择器输出 端最高位，输出端为重整化信号Renorm;桶形移位寄存器输入端为数据选择器输出端、前 导零检测模块输出端，桶形移位寄存器输出端接寄存器A输入端。本级流水线对第一级流水 线输出重整化信号Renonn,对后面的流水线输出区间交换选择信号flag一sel和移位数值 Nshift。
所述倍乘模块为一位左移移位寄存器。
所述前导零检测模块是由数据选择器和解码器组成。解码器输入端接数据选择器输出端 最高两位，解码器输出端接数据选择器输入端；数据选择器输入接前导零数LZ、判断信号 mps—sel和解码器输出端，数据选择器输出端即本模块输出端。
所述桶形移位寄存器是由组合逻辑组成的可在一个时钟周期内实现快速移位的寄存器。
所述的第三级流水线电路包括C寄存器更新模块实现寄存器C的更新，其电路结构与第 二级流水线电路结构相同。用区间选择信号flag—sel通过多路选择器对需要移位运算的数 值进行选择，送到桶形移位寄存器，对C进行移位。移位数值为第二级流水线所送更新值 Nshift。本模块需要对第四级流水线输出寄存器C—result值。
所述的第四级流水线还包括加法器模块A1和A2、掩码模块、计数器、桶形移位寄存器 模块、减法器模块和字节提取模块；掩码模块输入端为C一result和移位数值Nshift，输出 端接桶形移位寄存器输入端；加法器模块Al输入端为移位数值Nshift,输出端接减法器模 块输入端；加法器模块A2输入端接寄存器模块输出端和桶形移位寄存器输出端，加法器模 块A2输出端接字节输出模块；桶形移位寄存器输入端接掩码模块输出端和计数器输出端； 减法器模块输入端接加法器Al和字节提取模块输出端，减法器模块输出端接计数器输入 端；计数器输入端接减法器输出端，计数器输出端接加法器模块A1输入端和桶形移位寄存 器模块输入端；字节提取模块输入端接加法器模块A1输出端和加法器模块A2输出端，字节 提取模块输出端接减法器模块输入端、寄存器输入端以及本级流水线输出0utL、 0utH。
所述掩码模块即只取最高Nshift位，对剩余低位数据进行屏蔽。C—result和高Nshift 位为1剩余位为0的数据相与得到。
所述字节输出模块由数据比较器Cl和C2、字节输出控制模块组成。数据比较器Cl输 入端接加法器模块A1输出端和数字27，输出端接字节输出控制模块输入端；数据比较器C2 输入端接加法器模块A1输出端和数字19，输出端接字节输出控制模块输入端。当CT值大 于等于27时，需要输出两个字节0utH、 0utL，如果0utH或奢0utL字节等于0xFF时，需 要在该字节后插入字符'0'到剩余字符中；当CT小于27大于等于19时，需要输出一个字 节0u比，如果0utL字节于0xFF时，需要在该字节后插入字符'0'到剩余字符中；当CT 小于19时无字节输出。本模块对外输出编码字节OutL和(或)0utH。
上述电路中上下文状态表查询更新模块与概率估计查询模块组成了第一级流水线，A寄 存器更新模块组成第二级流水线、C寄存器更新模块组成第三级流水线，字节输出模块等组 成第四级流水线。该方法对JPEG2000中的标准流程进行了化简和改进，以更适合硬件电路 实现。提出了组合逻辑和査找表结合的方式进行连续CX状态下的超前更新逻辑和A寄存器
6前导零位检测电路，解决了上下文(CX)状态表更新、归一化及字节输出等过程中的问题，提 高了编码效率。同时，对多个关键路径的算法进行了优化，提高了系统的工作频率。本发明 适用于高速JPEG2000图像压縮系统中。 本发明的有益效果是
1、 本发明提出了组合逻辑和査找表结合的方式进行连续CX状态下的超前更新逻辑、A 寄存器前导零位检测电路，并使用字节输出缓冲技术，使字节输出在一个周期内完成。缩短 了关键路径的延时，提高了编码效率。
2、 本发明适应了图像压縮高速数据率的应用场合，可以工作在较高的频率上，通过在 AlteraEP2C35F系列的FPGA实现，可以得到该模块可以工作在112MHz的频率上，可以满足 高速工作的需求。
3、 本发明设计改进了标准中复杂的逻辑判断，对具体电路进行了化简，使得电路结构 简单，占用面积较少，在AlteraEP2C35F系列的FPGA实现结果表明，本装置只占用了该 FPGA33216个LE中的536个，存储资源33216字节中的1728个字节。 (四)说明书附图
图l是算术编码电路框图。
其中，1、上下文状态表查询更新模块2、概率估计査询模块；3、 A寄存器更新模块； 4、 C寄存器更新模块；5、字节输出模块。 图2是第一级流水线电路结构示意图。
其中，6上下文状态表查询更新模块；7、数据选择器M1和M2; 8、异或运算器；9、概 率估计査询模块；10、与运算器；11、数据比较器。
图3是第二级流水线电路结构示意图(第三级流水线电路结构图与此相同)。
其中，12、异或运算器；13、倍乘模块；14、减法器模块S1和S2; 15、反相器；16、 前导零检测模块；17、桶形移位寄存器；18、数据选择器。
图4是第四级流水线电路结构示意图。
其中，19、加法器模块A1和A2; 20、计数器；21、掩码模块；22、减法器模块；23、 字节提取模块；24、桶形移位寄存器模块。
图5是本发明算术编码方法流程框图，其中，25-28按顺序表示了该方法的各个步骤。 其中，25、第一级流水线；26、第二级流水线；27、第三级流水线；28、第四级流水线。 具体实施例方式
下面结合附图与实施例对本发明作进一步说明，但不限于此。
实施例l:(方法实施例)
一种JPEG2000流水线算术编码方法，如图5所示，经过四级流水线完成算术编码，其
特征在于步骤如下
25、第一级流水线实现在当前上下文CX下，待压縮数据D的概率估计值的査询和更 新，其输入为上下文CX、待压縮数据D和重整化信号Renorm;上下文CX査询CX状态表得 到概率估计表索引Index和大概率符号卿s，它们分别用来读取概率估计表和判断下一阶段 进行大概率编码或者小概率编码；重整化信号Renorm则用来标识是否对上下文状态表进行 更新；对于连续输入相同上下文CX的情况，需对CX用一个寄存器延时一周期，如果第一个 CX引发重整化(产生信号Renorm)，那么索引直接通过多路选择器把更新的下一状态送到概 率估计表，不再去读CX状态表；CX状态表则依旧进行更新；本级流水线对外输出概率估计
7值Qe和判断带压缩数据D是否为小概率符号所得的小概率符号选择信号mps—sel。
26、第二级流水线实现间隔寄存器A的更新，其输入为概率估计值Qe、前导零数LZ 和判断带压縮数据D是否为小概率符号所得的小概率符号选择信号mps—sel;如果是小概率 符号，则A-Qe;否则A二A-Qe;在编码过程中，如果间隔寄存器A小于0x8000，则需要进行 重整化(Renormalize)操作，同时输出重整化信号Renorm，以更新上下文状态表，保证概 率间隔大于或者等于0x8000。本级流水线对外输出重整化信号Renorm。
27、第三级流水线实现编码寄存器C的更新，其输入为概率估计值Qe和判断带压缩数 据D是否为小概率符号所得的小概率符号选择信号mps一sel;它需要与间隔寄存器A进行同 步的重整化(Renorraalize)操作，如果是小概率符号，则C保持不变；否则OC+Qe;本级 流水线对外输出数据C一result值。
28、第四级流水线实现字节提取和输出，当C寄存器移位值大于等于27时，需要输 出两个字节OutH、 OutL，如果0utH或者0utL字节等于0xFF时，需要在该字节后插入字符
<0'到剩余字符中；当C寄存器移位值小于27大于等于19时，需要输出一个字节0utL， 如果0utL字节等于0xFF时，需要在该字节后插入字符'0'到剩余字符中；当C寄存器移 位值小于19时无字节输出。本模块对外输出编码字节OutL和(或)0utH。
实施例2:(电路实施例)
一种上述JPEG2000流水线算术编码方法所使用的电路，如
图1所示，包括上下文状态 表查询更新模块l、概率估计查询模块2、 A寄存器更新模块3、 C寄存器更新模块4和字节 输出模块5，其中以上下文状态表査询更新模块1与概率估计查询模块2为主组成第一级流 水线电路；以A寄存器更新模块3、 C寄存器更新模块4和字节输出模块5为主依次分别构 成第二、三、四级流水线电路，其特征在于四级流水线电路依次相连接，即上下文状态表査 询更新模块1与概率估计査询模块2连換概率估计查询模块2与A寄存器更新模块3连接 A寄存器更新模块3和C寄存器更新模块4连接，C寄存器更新模块4连接字节输出模块5， 且A寄存器更新模块3与上下文更新模块1连接。
如图2所示，第一级流水线电路还包括数据选择器7即Ml和M2、数据比较器11、寄存 器、异或运算器8和与运算器10,其中上下文状态表查询更新模块6包括上下文状态表； 概率估计查询模块9包括概率估计表；本级流水线输入为上下文CX、待压縮数据D和重整 化信号Renorin;上下文状态表输入数据为上下文CX、重整化信号Renorm、寄存器输出端和 数据选择器M2输出端，输出分别连接异或运算器和数据选择器M1输入端；待压縮数据D与 上下文状态表查询更新模块6的输出大概率符号Mps连接到异或运算器8作为输入，输出端 作为本级流水线输出mps—sel;数据选择器Ml输入端接上下文状态表输出的概率估计表索 引lndex、与运算器10输出端和数据选择器M2的输出端；概率估计表输入端接数据选择器 Ml的输出端，输出端接数据选择器M2的输入和作为本级流水线的输出Qe， LZ;数据比较器 11输入接上下文CX和寄存器输出端，输出端接与运算器10;与运算器10输入端接数据比 较器ll输出和重整化信号Renorm,输出端接数据选择器M1。本模块对第二级流水线输出概 率值Qe、前导零数LZ和判断带压縮数据D是否为小概率符号所得的mpS_sel。
如图3所示，第二级流水线电路包括异或运算器12、减法器模块14即Sl和S2、倍乘 模块13、前导零检测模块16、反相器15、数据选择器18和桶形移位寄存器17;本级流水 线输入为水线输出概率值Qe、前导零数LZ和判断带压縮数据D是否为小概率符号所得的小概率符号选择信号mps一sel;异或运算器12输入端接小概率符号选择信号mps一sel和减法 器模块Sl的输出端，异或运算器12输出端接数据选择器18的输入端和作为本级流水线的 输出区间选择信号flag—sel;减法器模块S1输入端为倍乘模块13 (其输入端为概率值Qe) 输出端和A寄存器输出端，减法器模块S1输出端为异或运算器12输入端；减法器模块S2 输入端为A寄存器输出端和概率值Qe,输出端连接数据选择器18;数据选择器18输入端为 概率值Qe、减法器模块S2输出端和异或运算器12输出端，数据选择器18输出端连接前导 零检测模块16、反相器15和桶形移位寄存器17;前导零检测模块16输入端为数据选择器 18输出端最高两位、前导零数LZ、小概率符号选择信号mps—sel，输出端接桶形移位寄存 器17输入端和本级流水线的输出移位数值Nshif t;反相器15输入端为数据选择器18输出 端最高位，输出端为重整化信号Renonn;桶形移位寄存器17输入端为数据选择器18输出 端、前导零检测模块16输出端，桶形移位寄存器17输出端接寄存器A输入端。本级流水线 对第一级流水线输出重整化信号Renorm,对后面的流水线输出区间选择信号flag—sel和移 位数值Nshif t。
所述前导零检测模块16是由数据选择器和解码器组成，解码器输入端接数据选择器输 出端最高两位，解码器输出端接数据选择器输入端；数据选择器输入接前导零数LZ、判断 信号mps—sel和解码器输出端，数据选择器输出端即本模块输出端。
所述的第三级流水线电路包括C寄存器更新模块4实现寄存器C的更新，其电路结构与 第二级流水线电路结构相同。
如图4所示，第四级流水线还包括加法器模块19即Al和A2、掩码模块21、计数器20、 桶形移位寄存器模块24、减法器模块22、寄存器和字节提取模块23，掩码模块21输入端 为C一result和Nshift,输出端接桶形移位寄存器24输入端；加法器模块Al输入端为 Nshift,输出端接减法器模块22输入端；加法器模块A2输入端接寄存器输出端和桶形移位 寄存器24输出端，加法器模块A2输出端接字节提取模块23;桶形移位寄存器24输入端接 掩码模块21输出端和计数器20输出端；减法器模块22输入端接加法器Al和字节提取模块 23输出端，减法器模块22输出端接计数器20输入端；计数器20输入端接减法器模块22 输出端，计数器20输出端接加法器模块A1输入端和桶形移位寄存器模块24输入端；字节 提取模块23输入端接加法器模块Al输出端和加法器模块A2输出端，字节提取模块23输出 端接减法器模块22输入端、寄存器输入端以及本级流水线输出OutL、 OutH。
所述字节输出模块由数据比较器C1和C2、字节输出控制模块组成，数据比较器C1输 入端接加法器模块A1输出端和数字27,输出端接字节输出控制模块输入端；数据比较器C2 输入端接加法器模块Al输出端和数字19，输出端接字节输出控制模块输入端。
权利要求
1、一种JPEG2000流水线算术编码方法，经过四级流水线完成算术编码，其特征在于步骤如下1)第一级流水线实现在当前上下文CX下，待压缩数据D的概率估计值的查询和更新，其输入为上下文CX、待压缩数据D和重整化信号Renorm；上下文CX查询CX状态表得到概率估计表索引Index和大概率符号mps，它们分别用来读取概率估计表和判断下一阶段进行大概率编码或者小概率编码；重整化信号Renorm则用来标识是否对上下文状态表进行更新；对于连续输入相同上下文CX的情况，需对CX用一个寄存器延时一周期，如果第一个CX引发重整化，产生信号Renorm，那么索引直接通过多路选择器把更新的下一状态送到概率估计表，不再去读CX状态表；CX状态表则依旧进行更新；2)第二级流水线实现间隔寄存器A的更新，其输入为概率估计值Qe、前导零数LZ和判断待压缩数据D是否为小概率符号所得的小概率符号选择信号mps_sel；如果是小概率符号，则A＝Qe；否则A＝A-Qe；在编码过程中，如果间隔寄存器A小于0x8000，则需要进行重整化操作，同时输出重整化信号Renorm，以更新上下文状态表，保证概率间隔大于或者等于0x8000；3)第三级流水线实现编码寄存器C的更新，其输入为概率估计值Qe和判断待压缩数据D是否为小概率符号所得的小概率符号选择信号mps_sel；它需要与间隔寄存器A进行同步的重整化操作，如果是小概率符号，则C保持不变；否则C＝C+Qe；本级流水线对外输出数据C_result值；4)第四级流水线实现字节提取和输出，当C寄存器移位值大于等于27时，需要输出两个字节OutH、OutL，如果OutH或者OutL字节等于0xFF时，需要在该字节后插入字符‘0’到剩余字符中；当C寄存器移位值小于27大于等于19时，需要输出一个字节OutL，如果OutL字节等于0xFF时，需要在该字节后插入字符‘0’到剩余字符中；当C寄存器移位值小于19时无字节输出。
2、 一种如权利要求1所述的JPEG2000流水线算术编码方法所使用的电路，包括上下文 状态表查询更新模块、概率估计査询模块、A寄存器更新模块、C寄存器更新模块和字节输 出模块，其中以上下文状态表查询更新模块与概率估计査询模块为主组成第一级流水线电 路；以A寄存器更新模块、C寄存器更新模块和字节输出模块为主依次分别构成第二、三、 四级流水线电路，其特征在于四级流水线电路依次相连接，即上下文状态表査询更新模块与 概率估计查询模块连接，概率估计查询模块与A寄存器更新模块连接，A寄存器更新模块和 C寄存器更新模块连接，C寄存器更新模块连接字节输出模块，且A寄存器更新模块与上下 文更新模块连接。
3、 如权利要求2所述的电路，其特征在于所述的第一级流水线电路还包括数据选择器 M1和M2、数据比较器、寄存器、异或运算器和与运算器，其中上下文状态表査询更新模块包 括上下文状态表；概率估计查询模块包括概率估计表；本级流水线输入为上下文CX、待压縮 数据D和重整化信号Renorm;上下文状态表输入数据为上下文CX、重整化信号Renorm、寄 存器输出端和数据选择器M2输出端，输出分别连接异或运算器和数据选择器M1输入端；待 压縮数据D与上下文状态表查询更新模块的输出大概率符号Mps连接到异或运算器作为输 入，输出端作为本级流水线输出mps一sel;数据选择器M1输入端接上下文状态表输出的概率 估计表索引Index、与运算器输出端和数据选择器M2的输出端；概率估计表输入端接数据选择器M1的输出端，输出端接数据选择器M2的输入和作为本级流水线的输出Qe， LZ;数据比 较器输入接上下文CX和寄存器输出端，输出端接与运算器；与运算器输入端接数据比较器输 出和重整化信号Renorm，输出端接数据选择器M1。
4、 如权利要求2所述的电路，其特征在于所述的第二级流水线电路包括异或运算器、 减法器模块S1和S2、倍乘模块、前导零检测模块、反相器、数据选择器和桶形移位寄存器； 本级流水线输入为水线输出概率值Qe、前导零数LZ和判断带压缩数据D是否为小概率符号 所得的小概率符号选择信号mps—sel;异或运算器输入端接小概率符号选择信号mps—sel和 减法器模块S1的输出端，异或运算器输出端接数据选择器的输入端和作为本级流水线的输 出区间选择信号flag—sel;减法器模块S1输入端为倍乘模块(其输入端为概率值Qe)输出 端和A寄存器输出端，减法器模块S1输出端为异或运算器输入端；减法器模块S2输入端为 A寄存器输出端和概率值Qe，输出端连接数据选择器；数据选择器输入端为概率值Qe、减 法器模块S2输出端和异或运算器输出端，数据选择器输出端连接前导零检测模块、反相器 和桶形移位寄存器；前导零检测模块输入端为数据选择器输出端最高两位、前导零数LZ、 小概率符号选择信号mps_sel，输出端接桶形移位寄存器输入端和本级流水线的输出移位数 值Nshift;反相器输入端为数据选择器输出端最高位，输出端为重整化信号Renorm;桶形 移位寄存器输入端为数据选择器输出端、前导零检测模块输出端，桶形移位寄存器输出端接 寄存器A输入端。
5、 如权利要求4所述的第二级流水线电路，其特征在于所述前导零检测模块是由数据 选择器和解码器组成，解码器输入端接数据选择器输出端最高两位，解码器输出端接数据选 择器输入端；数据选择器输入接前导零数LZ、判断信号raps—sel和解码器输出端，数据选 择器输出端即本模块输出端。
6、 如权利要求2所述的电路，其特征在于所述的第三级流水线电路结构与权利要求4 所述的第二级流水线电路结构相同。
7、 如权利要求2所述的电路，其特征在于所述的第四级流水线还包括加法器模块A1 和A2、掩码模块、计数器、桶形移位寄存器模块、减法器模块和字节提取模块；掩码模块 输入端为C—result和移位数值Nshift，输出端接桶形移位寄存器输入端；加法器模块Al 输入端为移位数值Nshift,输出端接减法器模块输入端；加法器模块A2输入端接寄存器模 块输出端和桶形移位寄存器输出端，加法器模块A2输出端接字节输出模块；桶形移位寄存 器输入端接掩码模块输出端和计数器输出端；减法器模块输入端接加法器Al和字节提取模 块输出端，减法器模块输出端接计数器输入端；计数器输入端接减法器输出端，计数器输出 端接加法器模块A1输入端和桶形移位寄存器模块输入端；字节提取模块输入端接加法器模 块A1输出端和加法器模块A2输出端，字节提取模块输出端接减法器模块输入端、寄存器输 入端以及本级流水线输出0utL、 0utH。
8、 如权利要求2所述的电路，其特征在于所述字节输出模块由数据比较器C1和C2、字节输出控制模块组成。数据比较器C1输入端接加法器模块A1输出端和数字27，输出端 接字节输出控制模块输入端；数据比较器C2输入端接加法器模块Al输出端和数字19，输 出端接字节输出控制模块输入端。
全文摘要
一种JPEG2000流水线算术编码方法和电路，属图像压缩技术领域，经过四级流水线完成算术编码，其电路包括上下文状态表查询更新模块和概率估计查询模块、A寄存器更新模块、C寄存器更新模块、字节输出模块，分别构成四级流水线电路，上下文状态表查询更新模块与概率估计查询模块连接，概率估计查询模块与A寄存器更新模块连接，A寄存器更新模块分别与上下文更新模块和C寄存器更新模块连接，C寄存器更新模块连接字节输出模块。本发明方法可提高编码效率，电路结构简化，占用面积较少，可减少成本。
文档编号H04N7/26GK101489128SQ20091001366
公开日2009年7月22日 申请日期2009年1月19日 优先权日2009年1月19日
发明者江 刘, 李运田, 磊 马 申请人:山东大学;山东山大鸥玛软件有限公司