基于mimo实时测试平台的数字信号下变频处理系统的制作方法

文档序号:7945434阅读:336来源:国知局
专利名称:基于mimo实时测试平台的数字信号下变频处理系统的制作方法
技术领域
本发明涉及一种基于MIM0实时测试平台的数字信号下变频处理系统属数字信号处理技术领域。
二.
背景技术
随着无线互联网多媒体通信的快速发展,无线通信系统的可靠性和容量急待提升。于是结合天线发射分粜接收分集以及空时处理的MIMO(Multiple-i叩utan and Multiple-output,多输入多输出)系统成为了无线通信发展的必然趋势。MIMO将是新一代无线通信系统必须采用的关键技术。因此,近年来MIMO系统成为了研究热点。为了达到上述的研究目的,验证理论研究的成果,完成多天线系统性能的评估与验证,构建一套多天线通用硬件测试平台,具有十分重要的意义。创建MIMO多天线系统实时测试平台的重要目的是让作MIMO理论研究的科研人员即使没有硬件背景知识,也能够方便地利用MATLAB在基带部分验证他们的新算法及思想,而设计思想是经过了实际物理信道的检验,同时让作硬件实现的科研人员,也能利用此平台以最小的风险快速实现这些设计,可大大加快研究开发进度,减少研发风险,也就是说利用测试平台能够在实际物理信道而不是理论仿真中测试通信系统的性能,因此测试平台的设计研发在验证及测试MIMO新思想新算法时意义非常重大。而在MIMO平台的设计实现中,数字信号下变频处理系统又是MIMO平台中最关键的部分。
已有的MIMO测试平台属于非实时系统,其数字下变频系统是由DSP来完成信号处理功能的,并利用MATLAB产生发送基带数据并存储,再由发送试验平台发送数据,接收试验平台实时接收数据并存储,待发送周期结束后,利用MATLAB处理数据,这一过程对存储量要求较大,且不能做到数据的完全实时收发,只能发射机发送一部分数据,等接收机完全接收后,发射机再继续进行数据的发送。在专利检索中还未检索到有关MIMO平台的专利。
而实时MIMO平台系统则具有良好的扩展性、模块化以及完全实时性(基带、IF、 RF全硬件实现),PC仅完成控制功能,系统可以做到连续发送,连续接收,发送信号的产生及接收信号的处理是完全实时的,是理论模型最真实的仿真。本发明所设计的数字下变频系统正是基于MIMO实时平台的。实时平台对数字下变频的信号处理提出了实时和高速这两个要求,为了使信号处理能够达到一定的速度标准,本发明采用FPGA来实现MIMO实时平台数字下变频系统的数据处理。利用FFGA的电路的并行性,使用并行乘加算法或者分布式算法,可使其速度比DSP快,比如滤波器的运算、巻积、相关、FFT等。如果采用可动态重新配置的FPGA产品,可以大大提高FPGA的灵活性,且兼具传统FPGA的运算速度高,功耗低的优点,非常适合用在数字下变频的设计中。
在利用FPGA进行设计时,本发明采用Xilinx公司推出的具有系统级设计能力、针对数字通信系统设计的System Generator for DSP工具来实现系统的设计和仿真。SystemGenerator是业内领先的高级系统级FPGA开发工具,借助FPGA来设计高性能DSP系统,它是利用FPGA进行硬件设计时的一种系统级建模工具,在很多方面扩展了Math Works公司的Simulink平台,提供了在FPGA中使用Simulink来建模、仿真并实现高性能DSP硬件系统的设计环境。目前,基于System Generator的设计方法已在复杂系统实现中展现了强大的潜能。
三.

发明内容
为了克服现有技术的缺陷和不足,本发明采用宽带中频带通采样的软件无线电结构、提供了一种基于MIMO实时测试平台的数字信号下变频处理系统。
本发明的技术方案如下 一种基于MIMO实时平台的数字信号下变频处理系统,包括4个数字下变频DDC(Digital Down Converter)模块,每个DDC模块又包含4个独立的数字信号下变频处理通道,可实现多载波的接收;每个数字信号下变频处理通道由模数转换器(ADC)、数字正交混频器和数字抽取滤波器组组成,其特征在于数字正交混频器由数控振荡器(NC0)和两路数字乘法器组成,数控振荡器分别和两路数字乘法器相连接;数字抽取滤波器组为参数完全相同的两组滤波器组成,每组分别包括CIC抽取滤波器、CFIR补偿滤波器和PFIR匹配滤波器,上述三滤波器依次顺序相连接;模数转换器的输出端分别和数字正交混频器中两路数字乘法器的输入端相连接;两路数字乘法器的输出端分别和数字抽取滤波器组中的两组滤波器的输入端相连接,由两组滤波器的输出端输出经处理过的信号。
所述的数控振荡器是由相位累加器、正弦査找表和余弦查找表连接而成,其中系统中的步长即频率控制字是根据所需输出的正余弦波的频率而事先设计好的一个参数,作为相位累加器的输入,相位累加器的输出分别与正弦查找表的输入及余弦査找表的输入相连,正弦查找表的输出即为正弦波sin(wcn),余弦查找表的输出即为余弦波cos(wcn)。
所述的CIC (积分梳状)抽取滤波器采用5级CIC滤波器级联结构,以实现降低旁瓣电平、提高阻带抑制的作用,它包括5级积分器、5级差分器和一个8倍采样抽取器,其中,第五级积分器的输出与8倍采样抽取器的输入相连,8倍采样抽取器的输出与第一级差分器的输入相连;单级积分器的结构为单级积分器的输入直接连接到加法器的一个输入端上,加法器的输出连接到一阶延时器的输入上, 一阶延时器的输出又连接到加法器的另一个输入端
上,加法器的输出即为单级积分器的输出;单级差分器的结构为单级差分器的输入信号直
接连接到加法器的一个输入端,同时输入信号乘以-1后连接到一阶延时器的输入端, 一阶延时器的输出端与加法器的另一个输入端相连接,加法器的输出即为单级差分器的输出。图1为本发明系统单个数字信号下变频处理通道的结构示意图,主要由宽带模数转换
(ADC)部分和数字下变频(DDC)部分组成。数字下变频系统的作用是把A/D转换后输出的高速数字中频信号进行数字混频从而下变频为数字基带信号。根据平台整体设计要求,本发明中,模数转换器ADC输入端输入的是70MHz模拟中频信号,输入信号带宽为lMHz,模数转换器ADC对信号的采样频率为100MHz。
所述的数控振荡器是数字下变频处理中非常重要的功能模块,也是决定数字下变频器性能的最主要因素之一,其作用就是产生相应的调制频率的理想正交的正弦和余弦序列cos(w。n)和sin(w。n)。由于在软件无线电高速信号釆样频率的情况下,用实时计算的方法产生正(余)弦样本比较困难,所以本发明中采用査找表法来产生NCO的正(余)弦样本,即把各个相位的正、余弦值事先计算好存储在査找表(LUT)里,然后通过使用累加器产生频率变化的斜坡函数,该斜坡函数用于进行正弦査找表的寻址,从而使NCO产生正弦信号,这样就形成了一个可变频率数控振荡器。
数字正交混频器的作用是对A/D采样数字化后形成的数字序列S (n)与NCO产生的两个正交数字本振序列cos(wji)和sin(wji)的相乘,实现IQ解调,生成I、 Q两路正交基带信号。由于两个正交本振序列的形成和相乘都是数学运算的结果,所以其正交性是完全可以得到保证的,只要确保运算精度即可。
数字抽取滤波器组利用多速率数字信号处理中的抽取技术,将数字正交混频输出的高速数字信号采样率降低到尽可能低的符合后续处理器处理速度的采样速率,再进行低通滤波处理,之后输出的基带信号就可以送到数字基带信号处理模块再作后续的解调、解码、抗干扰、抗衰落、自适应均衡等处理。由于MIMO接收机所需的降采样倍数一般较大,而且对系统的实时处理能力要求较高,若用单级抽取滤波器或用FIR直接实现,则滤波器阶数会很大,需要大量资源及计算处理,而且有限字长效应敏感,使设计和实现非常困难。而本发明所设计的数字下变频系统中,抽取滤波器部分采用CIC+CFIR+PFIR三级滤波器级联的设计方式来实现数字抽取滤波,其中CIC抽取滤波器完成高倍数抽取,CFIR为补偿滤波器,PFIR为匹配滤波器,三级滤波器均包括抽取和滤波两个功能。这种多级滤波器的实现比单级实现能够显著地降低滤波器阶数,从而减小运算量和存储量。
CIC (积分梳状)抽取滤波器是一种十分高效的数字抽取滤波器,具有系统稳定和线性相位的优点,且由于其无需乘法运算,不仅运算速度快、可实现高速滤波,而且节省硬件资源,使得电路复杂性大大降低,易于工程实现,因此应用在MIMO实时平台的抽取系统中特别有效。CIC滤波器的作用一是完成降采样率的处理,二是用作抗混叠的滤波器。
本发明中,各级抽取滤波器模型的参数是通过MATLAB工具进行设计和仿真而得到的。具体设计流程和步骤详述如下。
单级CIC滤波器的阻带衰减太小,不能满足系统滤波的要求,因此本发明中使用了如图3所示的采样率抽取倍数为8的5级CIC滤波器级联的高效实现结构,这样可以降低旁瓣电平,从而提高阻带抑制。在CIC级联抽取滤波器中,由于积分器中数据发生溢出是不可避免的,为了使数据的溢出不会影响滤波运算的正确性,系统采用2的补码的数据编码体制,同
时应保证设计中输入数据的位数5'"和输出数据的最大位数5。"(应满足关系
5做,=A +c 7(iVlog2(DM)),式中ceil(x)表示取不小于x的最小整数。也就是说为了防止
数据溢出,设计过程中需要把积分器和差分器的寄存器位宽都扩展到^"M立,然后经过相应的数据截取来获得最后需要的输出数据的位数,以减少误差。5级8倍抽取CIC滤波器幅频特性的Matlab仿真曲线如图4所示。由图4可以看到,通过仿真得到的通带容差值约为-0.67dB,符合系统要求。采用5级CIC级联时的旁瓣最小衰减约为67.32rf^,这样的阻带衰减足以满足滤波器的设计应用要求。
采用级联CIC滤波器虽然使阻带衰减满足系统要求了,但却使滤波器的通带衰减太大了,因此需要进行补偿,从而使得通带内平坦度可以符合系统滤波要求。因此CIC滤波器后需要再接两级有限长冲击响应(FIR)滤波器,来完成对CIC输出信号的补偿和匹配。补偿滤波器CFIR用来实现对CIC通带衰减的补偿和抗混叠滤能同时完成对采样率进行2倍抽取的功能。由于CIC的通带衰减是siric (即x/sinx)形的,因此CIC补偿滤波器CFIR的通带应该设计成具有逆sine (即sinx/x)形状的,并且该逆sine波形正好可以补偿由CIC滤波器所带来的sinc形通带衰落,从而改善了系统的通带特性。在本设计中,我们将CFIR滤波器设计为一个具有多相结构、抽取因子为2,并且具有非均等波纹特性的20阶线性相位的对称FIR滤波器,该滤波器具有较宽的过渡带,旁瓣的衰减是随频率的增加而增加的。我们首先利用MATL旭中的firceqrip函数来对CFIR滤波器的抽头系数进行设计,设计参数分别为采样率为lOMHz,滤波器阶数为20,即滤波器有21个抽头系敬通带截止频率为lMHz,逆sine频率因子为0.5,阻带衰减40dB,通带波纹0. ldB,抽取倍数为2。按上述参数设计出的CFIR滤波器双精度浮点仿真模型的幅频响应如图5所示。在图中我们可以看到,在信号通带截止频率lMHz处,通带增益约为0. 67dB,刚好可以补偿CIC滤波器在lMHz处引入的通带衰减。图6为级联后CFIR滤波器对CIC滤波器的通带频谱补偿效果图,由图6可见,级联后的滤波器在通带1MHz范围内衰减基本为零,也就是说CFIR滤波器的逆sine形通带响应很好地补偿了由5级CIC滤波器在通带所引入的sine形衰、落因而级联滤波器系统的通带特性变得符合要求,达到了补偿的要求。由于设计是在FPGA中实现的,所以所需数据类型必须全部为定点数。按照上述CFIR滤波器的设计参数,在Matlab中对CFIR的定点模型进行仿真。通过浮点定点CFIR的幅频响应对比图7可见,定点化后的幅频响应会产生一定误差,但是误差主要产生在阻带部分,通带部分并未受到太大影响,因此该误差可以忽略不计,即定点化后的CFIR仍有很好的补偿性肖^利用firceqrip函数方法产生的滤波器系统具备硬件实现可行性。最后将利用Matlab生成的CFIR滤波器系数链接到System Generator中的DAFIR滤波器设计模块中,并对输出的数据按照系统的要求进行相应的截取,即完成了CFIR滤波器模块的设计。
匹配滤波器PFIR主要起到对信号的匹配和平滑作用,同时其在阻带内大幅度的衰减对后续电路提供足够的阻带衰减,基本避免了抽取后的混叠,起到提高处理性能的作用,从而使得输出的信号符合后续电路的需求,PFIR滤波器同时还完成了采样率的进一步降低。本设计中,我们首先使用Parks-McClellan算法来对抽取因子为2的PFIR滤波器的抽头系数进行设计,该滤波器可设计为一个62阶加权契比雪夫线性相位对称FIR滤波器。根据相关参数,利用MATLAB中的firgr函数,滤波器的具体设计参数为滤波器阶数为62,即有63个抽头系数,采样频率为5MHz,通带截止频率为lMHz,阻带截止频率为1.2MHz,抽取倍数为2。类似于CFIR滤波器的设计,所需数据类型必须全部为定点数,所以再将上述的PFIR滤波器双精度浮点仿真模型进行定点化仿真,图8即为PFIR滤波器的定点仿真模型的幅频响应,在图中我们可以看到,PFIR滤波器在lMHz的通频带内有很好的平滑特性,具有相对较窄的过渡带。利用firgr函数方法产生的滤波器系统具备硬件实现可行性。最后将利用Matlab生成的PFIR滤波器系数链接到System Generator中的MFIR滤波器设计模块中,并对输出的数据按照系统的要求进行相应的截取,即完成了 PFIR滤波器模块的设计。
将CIC、 CFIR、 PFIR三级滤波器进行级联后即构成了多速率滤波器系统。三级级联抽取滤波器的幅频特性如图9所示。由图9可见,在lMHz的信号通带范围内,该抽取滤波器组具有良好的通带特性,并且阻带也具有非常好的衰减特性。
由于前面各级滤波器输出信号的幅度都相对较低,所以在进行具体硬件实现时,系统在滤波器系统的输出端设计增加了一个自动增益控制(AGC)部分,用于放大信号,增大输出动态范围。AGC部分包括一个移位器和一个乘法器。单通道数字下变频系统的信号处理流程为-
ADC模块对MIM0接收机接收端射频处理模块输出的模拟中频信号进行采样,从而转换为数字中频信号,采样频率为100MHz,这样的采样率可以有效防止采样后频谱混叠的发生。
数字正交混频器将ADC模块输出的数字中频信号S(n)分别与数控振荡器NCO产生的两个正交数字本振序列cos(w。n)和sin(w。n)的进行混频,实现IQ解调,生成I、 Q两路正交基带信号。
由于经数字正交混频输出的数据流速率很高,导致后续的处理器处理速度跟不上,这就很有必要对数据流进行降采样处理。数字抽取滤波器组CIC+CFIR+PFIR将数字正交混频输出的高速数字信号采样率降低到尽可能低的符合后续处理器处理速度的采样速率,再进行低通滤波处理,之后输出的基带信号就可以送到数字基带信号处理模块再作后续的解调、解码、抗干扰、抗衰落、自适应均衡等处理。其中CIC滤波器完成采样率的8倍抽取及抗混叠滤波;CFIR滤波器用来实现对CIC滤波器通带衰减的补偿和抗混叠滤波,从而改善了系统的通带特性,同时完成采样率的2倍抽取;PFIR滤波器主要起到对信号的匹配和平滑作用,其在阻带内大幅度 的衰减特性对后续电路提供了足够的阻带衰减,基本避免了抽取后的混叠,起到提高处理性 能的作用,从而使得输出的信号符合后续电路的需求,同时PFIR滤波器还完成了采样率的2 倍抽取。PFIR滤波器的输出再通过自动增益控制AGC部分,可以放大信号,增大系统动态输出范围。
本发明系统是基于软件无线电技术,采用FPGA技术进行硬件设计及实现,因而对信号的 处理速度快,具有完全的实时性,并且具有很强的灵活性,当系统工作条件变化时只需通过 软件修改模块参数即可,工作参数的配置也非常简便,便于系统进行升级更新。经过MIM0接 收机射频模块处理后的模拟中频信号经过本系统的处理后,变为低速的数字基带信号,再送 到基带处理模块进行后续处理,从而大大降低了对后续DSP处理器件的性能要求,便于MIM0 系统的实现和降低成本。通过时域仿真,可以査看数字下变频处理系统的工作效果。将原始 信号时域波形与经过数字下变频处理后输出的信号时域波形进行对比,可以验证经过MIMO实 时测试平台接收机数字下变频处理系统后输出的信号比较准确地恢复了原始信号,而且实现 了本发明系统所要求的32倍降采样处理。 四.


图1为本发明系统单个数字信号下变频处理通道的结构示意图。
其中1、模数转换器(ADC), 2、数字正交混频器,3、数字抽取滤波器组,4、数控振 荡器,5、数字乘法器,6、 CIC抽取滤波器,7、 CFIR补偿滤波器,8、 PFIR匹配滤波器,9、 CIC抽取滤波器,10、 CFIR补偿滤波器,11、 PFIR匹配滤波器。
图2是数控振荡器NCO的结构示意图。
其中21、相位累加器,22、正弦查找表,23、余弦查找表。 图3五级级联CIC抽取滤波器的结构示意图。
其中12、加法器,13、 一阶延时器,14,积分器(第一级),15、积分器(第五级), 16、差分器(第一级),17、差分器(第五级),18、 8倍采样抽取器,19、 一阶延时器,20、
加法器。
图4是5级8倍CIC抽取滤波器幅频特性曲线。由图4可以看到,通过仿真得到的通带容差值 约为-O. 67dB,采用5级CIC级联时的旁瓣最小衰减约为67.32必。
图5是CFIR补偿滤波器双精度浮点仿真模型的幅频响应图,在图中我们可以看到,在信 号通带截止频率lMHz处,通带增益约为0.67dB,刚好可以补偿CIC抽取滤波器在lMHz处引
入的通带衰减。
图6即为级联后CFIR补偿滤波器对CIC抽取滤波器的通带频谱补偿效果國其中 一为 CIC抽取滤波器的幅频响应,+为0 11 补偿滤波器的幅频响应,"^~为两滤波器级联后 的滤波器的幅频响应。由图6可见,级联后的滤波器在通带lMHz范围内衰减基本为零,也就 是说CFIR补偿滤波器的逆sine形通带响应很好地补偿了由5级CIC抽取滤波器在通带所引 入的sine形衰落,因而级联滤波器系统的通带特性得到补偿而变优。
图7是CFIR补偿滤波器浮点定点仿真模型幅频响应对比图,由图中可见,定点化后的幅 频响应会产生一定误差,但是误差主要产生在阻带部分,通带部分并未受到太大影响,因此 该误差可以忽略不计,其补偿效果仍有很好的性能。
图8为PFIR匹配滤波器的定点仿真模型的幅频响应图,在图中我们可以看到,PFIR匹 配滤波器在lMHz的通频带内有很好的平滑特性,具有相对较窄的过渡带。
图9是CIC、 CFIR、 PFIR三级级联抽取滤波器的幅频特性图。由图9可见,在lMHz的信号通带范围内,该抽取滤波器组具有良好的通带特性,并且阻带也具有非常好的衰减特性。 五.
具体实施例方式
下面结合附图和实施例对本发明做进一步说明,但不限于此。
实施例
本发明实施例如图1-3所示,包括4个数字下变频DDC(Digital Down Converter)模块, 每个DDC模块又包含4个独立的数字信号下变频处理通道,可实现多载波的接收;每个数字 信号下变频处理通道由模数转换器(ADC) 1、数字正交混频器2和数字抽取滤波器组3组成, 其特征在于数字正交混频器2由数控振荡器4 (NC0)和两路数字乘法器5组成,数控振荡器 4分别和两路数字乘法器5相连接;数字抽取滤波器组3为参数完全相同的两组滤波器组成, 每组分别包括CIC抽取滤波器6、 CFIR补偿滤波器7和PFIR匹配滤波器8,上述三滤波器依 次顺序相连接;模数转换器1的输出端分别和数字正交混频器2中两路数字乘法器5的输入 端相连接;两路数字乘法器5的输出端分别和数字抽取滤波器组3中的两组滤波器的输入端 相连接,由两组滤波器的输出端输出经处理过的信号。
所述的数控振荡器4是由相位累加器21、正弦查找表22和余弦査找表23连接而成,其 中在该系统中,步长即频率控制字是根据所需输出的正余弦波的频率而事先设计好的一个 参数,作为相位累加器21的输入,相位累加器21的输出分别与正弦査找表22的输入及余弦 查找表23的输入相连,正弦查找表22的输出即为正弦波sin(wcn),余弦查找表23的输出 即为余弦波cos(wcn)。
所述的CIC (积分梳状)抽取滤波器6采用5级CIC抽取滤波器级联结构,以实现降低 旁瓣电平、提高阻带抑制的作用,它包括5级积分器(第一级14-第五级15)、 5级差分器(第 一级16-第五级17)和一个8倍采样抽取器18,其中,第五级积分器15的输出与8倍采样 抽取器18的输入相连,8倍采样抽取器18的输出与第一级差分器16的输入相连;单级积分 器的结构为单级积分器的输入直接连接到加法器12的一个输入端上,加法器12的输出连 接到一阶延时器13的输入上, 一阶延时器13的输出又连接到加法器12的另一个输入端上, 加法器12的输出即为单级积分器的输出;单级差分器的结构为单级差分器的输入信号直接 连接到加法器20的一个输入端,同时输入信号乘以-1后连接到一阶延时器19的输入端,一 阶延时器19的输出端与加法器20的另一个输入端相连接,加法器20的输出即为单级差分器 的输出。
权利要求
1、一种基于MIMO实时平台的数字信号下变频处理系统,包括4个数字下变频DDC模块,每个DDC模块又包含4个独立的数字信号下变频处理通道,可实现多载波的接收;每个数字信号下变频处理通道由模数转换器、数字正交混频器和数字抽取滤波器组组成,其特征在于数字正交混频器由数控振荡器和两路数字乘法器组成,数控振荡器分别和两路数字乘法器相连接;数字抽取滤波器组为参数完全相同的两组滤波器组成,每组分别包括CIC抽取滤波器、CFIR补偿滤波器和PFIR匹配滤波器,上述三滤波器依次顺序相连接;模数转换器的输出端分别和数字正交混频器中两路数字乘法器的输入端相连接;两路数字乘法器的输出端分别和数字抽取滤波器组中的两组滤波器的输入端相连接,由两组滤波器的输出端输出经处理过的信号。
2、 如权利要求1所述的一种基于MIM0实时平台的数字信号下变频处理系统,其特征在 于所述的数控振荡器是由相位累加器、正弦查找表和余弦査找表连接而成,其中系统中的步 长即频率控制字是根据所需输出的正余弦波的频率而事先设计好的一个参数,作为相位累加 器的输入,相位累加器的输出分别与正弦査找表的输入及余弦查找表的输入相连,正弦査找 表的输出即为正弦波sin(wcn),余弦査找表的输出即为余弦波cos(wcn)。
3、 如权利要求1所述的一种基于MIM0实时平台的数字信号下变频处理系统,其特征在 于所述的CIC抽取滤波器采用5级CIC滤波器级联结构,以实现降低旁瓣电平、提高阻带抑 制的作用,它包括5级积分器、5级差分器和一个8倍采样抽取器,其中第五级积分器的 输出与8倍采样抽取器的输入相连,8倍采样抽取器的输出与第一级差分器的输入相连;单 级积分器的结构为单级积分器的输入直接连接到加法器的一个输入端上,加法器的输出连 接到一阶延时器的输入上, 一阶延时器的输出又连接到加法器的另一个输入端上,加法器的 输出即为单级积分器的输出;单级差分器的结构为单级差分器的输入信号直接连接到加法器的一个输入端,同时输入信号乘以-l后连接到一阶延时器的输入端, 一阶延时器的输出端 与加法器的另一个输入端相连接,加法器的输出即为单级差分器的输出。
全文摘要
基于MIMO实时测试平台的数字信号下变频处理系统,属数字信号处理技术领域。包括4个DDC模块,每个DDC模块又包含4个独立的数字信号下变频处理通道,每个通道由模数转换器、数字正交混频器和数字抽取滤波器组组成,数字正交混频器由数控振荡器和两路乘法器组成,数控振荡器分别和两乘法器相连接;数字抽取滤波器组为参数完全相同的两组滤波器组成,每组分别包括CIC抽取滤波器、CFIR补偿滤波器和PFIR匹配滤波器,上述三滤波器依次顺序相连接。该系统具有良好的扩展性、模块化,可满足实时和高速性能要求。
文档编号H04L25/03GK101510756SQ20091001964
公开日2009年8月19日 申请日期2009年3月6日 优先权日2009年3月6日
发明者宋文曈, 马丕明 申请人:山东大学
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1