一种集成电路的制作方法

专利名称：一种集成电路的制作方法
技术领域：
本发明涉及无线通信领域，具体涉及一种支持无线通信的集成电路。
背景技术：
众所周知，通信系统是用来支持在无线和/或有线通信设备之间的无线通信系统 和有线通信系统。这样的通信系统涵盖范围从国内和/或国际蜂窝电话系统到互联网，再 到点对点室内无线网络，再到射频识别(RFID)系统。每种类型的通信系统都依照相关的 一个或多个通信标准建造和运行，例如，包括但不限于射频识别(RFID)、 IEEE802. 11、蓝 牙(Bluetooth)、高级移动电话业务(AMPS)，数字AMPS、全球移动通信系统(GSM)、码分多址 (CDMA)、本地多点传输系统(LMDS)、多信道多点分配系统(MMDS)、和/或上述标准的改进。 根据无线通信系统的类型，无线通信设备如蜂窝电话、对讲机、个人数字助理(PDA)、个人电 脑(PC)、笔记本电脑、家庭娱乐设备、RFID识读器(reader) 、RFID电子标签等等，直接地或 间接地与其它无线通信设备进行通信。就直接无线通信(也称点对点的通信)而言，参与 通信的无线设备将它们的接收器和发射器调谐到相同一个或多个信道(如无线通信系统 中的多个射频载波中的一个)并在这个(些)相同的信道上进行通信。对于间接无线通信 而言，每个无线通信设备都可通过分配的信道直接与相关的基站(如用于蜂窝通信的)和/ 或相关的接入点(例如，用于室内或建筑物内无线网络)进行直接的通信。为了在无线通 信设备之间建立通信连接，相关的基站和/或相关的接入点通过系统控制器、公共交换电 话网络、互联网和/或一些其它的广域网直接通信。 对参与到无线通信中的每种无线通信设备来说，其组成包括内置的无线收发信器 (如接收器和发射器)或外接相关的无线收发信器(用于室内和/或建筑物内无线通信网 络的基站或RF调制解调器)。众所周知，接收器连接天线且包含低噪声放大器、一个或多个 中频级、滤波级和数据恢复级。低噪声放大器通过天线接收入站的射频信号，然后对其进行 放大。 一个或多个中频级将放大后的RF信号混入一个或多个本地振荡中，并将放大的射频 信号变频成基带信号或中频(IF)信号。滤波级对基带信号或IF信号进行滤波以衰减基带 信号中的杂波信号和产生滤波信号。数据修复级根据特定的无线通信标准从滤波后信号中 恢复出原始数据。 众所周知，发射器包括数据调制级、一个或多个中频级和功率放大器。数据调制级 根据特定的无线通信标准将原始数据转换成基带信号。一个或多个中频级将基带信号混入 一个或多个本地振荡中生成RF信号。功率放大器对射频信号进行放大，然后通过天线发送 射频信号。 目前，无线通信都是在许可频谱或非许可频谱(licensed and unlicensedfrequency spectrum)频谱上进行通信的。例如，无线局域网(WLAN)是在频谱 为900MHz、2. 4GHz和5GHz的工科医(ISM)的频谱中发生，然而，ISM频谱虽是非许可时，对 功率、调制技术和天线却是有限制的。另一个非许可频谱的例子是频谱为55-64GHz的V基带。
因为无线通信的无线部分开始并结束于天线，所以在无线通信设备中，设计合适 的天线结构是重要的部件。众所周知，天线结构被设计为在操作频率上具有期望的阻抗 (举例来说，500hm)、以期望的操作频率为中心的期望带宽、以及期望的长度(如单极天线 工作频率的1/4波长)。进一步已知的天线的结构可包括单极或双极天线、分集天线结构、 同极化天线、异极化天线和/或其它数目的电磁特性。 用于RF收发器的一种常用天线结构是三维空中螺旋天线(three-dimensional in-air helix antenna)，其和拉伸的弹簧相似。空中螺旋天线提供一种磁全向(magnetic omni-directional)的单极天线。其它种类的三维天线包括矩形、喇叭形等形状的孔径天 线，三维双极天线的形状有圆锥形、圆柱形、椭圆形等等，且反射器天线有平面发射器、角形 发射器或抛物面发射器。但是，存在的问题是它们不能在集成电路(IC)和/或支持所述IC 的印刷板电路(PCB)的二维空间中充分地实现。 二维天线包括弯曲样式(meandering pattern)或微波传输带配置。为了使天 线有效地工作，单极天线的长度应为1/4波长，双极天线的长度应为1/2波长，其中，波长 (入)=c/f ，公式中，c是光速，f是频率。例如，1/4波长的天线在900MHz具有的总长度约 为8. 3厘米(也就是，O. 25*(3*108m/s)/(900*106c/s) = 0. 25氺33cm，其中，m/s是米每秒， c/s是周期每秒)。另一个例子，1/4波长的天线在2400MHz的总长度约为3. 1厘米(如 0. 25*(3*108m/s)/(2. 4*109c/s) = 0. 25*12. 5cm)，由于天线尺寸而不能在将其集成在芯片 上，因为这样的话具有数百万个晶体管相对复杂的IC将具有2到20毫米乘2到20毫米的 尺寸。 随着IC制造技术的持续发展，IC所带的晶体管的数量越来越多，但其尺寸会变得 越来越小。当这个发展允许电子设备减小其尺寸时，出现了设计上的挑战，这个挑战涉及向 该设备的多个IC提供或从设备的多个IC接收信号、数据、时钟信号、运行指令等。目前， 这是靠IC封装和多层PCB的发展来解决的，例如，IC可包括小空间上(如(2 20)毫米 *(2 20)毫米)的带100 200个引脚的球栅矩阵(ball grid array)，多层PCB包括IC 的每个引脚的迹线部分(trace)以将其路由到PCB上的至少一个其它组件。明显地，IC间 通信的发展需要充分支持IC制造的出现的改进。因此，需要一种集成电路天线结构及其无 线通信应用。

发明内容
本发明提供一种操作装置和方法，结合至少一副附图给出了充分地显示和/或描
述，并更完整地在权利要求中阐明。根据其中一方面，一种集成电路包括 电路模块； 毫米波(a millimeter wave,丽)前端；禾口 耦合到所述电路模块和MMW前端的连接模块，所述连接模块包括 第一频变阻抗模块； 第二频变阻抗模块； 耦合到所述第一频变阻抗模块和第二频变阻抗模块之间的第一迹线部分(trace section)，其中所述第一迹线部分用于为MMW前端提供天线段；禾口
耦合到所述第二频变阻抗模块和电路模块之间的第二迹线部分，其中第一、二频 变阻抗模块和第一 、二迹线部分之间的串联组合提供到电路模块的连接。
优选地，所述集成电路还包括 芯片，其中，电路模块、MMW前端、连接模块在所述芯片上实现。
优选地，所述集成电路还包括 芯片，其中，电路模块和MMW前端在所述芯片上实现；和用来支撑芯片的封装基 板，其中，连接模块的一部分在封装基板上实现，且其剩余部分在芯片上实现。
优选地，所述集成电路还包括 第二电路模块，其中，所述连接模块将所述电路模块耦合到所述第二电路模块。
优选地，所述电路模块可通过所述连接模块接收或发送数据信号。
优选地，所述电路模块通过所述连接模块连接供电电源或供电回路。
优选地，所述集成电路还包括
第三频变阻抗模块；禾口 耦合在第一和第三频变阻抗模块之间的第三迹线部分，其中，所述第三迹线部分 用于为所述MMW前端提供第二天线段，其中，所述天线段和所述第二天线段形成双极天线。
优选地，所述第一、第二频变阻抗模块包括下列中的至少一个电感； 电感和电容； 电感和电感_电容储能电路；禾口 电感和低通滤波器。
优选地，所述集成电路还包括 接近第一迹线部分的地平面，这样所述第一迹线部分为MMW提供单极天线。 根据本发明的另一方面，所述集成电路(IC)包括 电路模块； 毫米波(MMW)前端； 第一连接模块，包括 第一频变阻抗模块； 第二频变阻抗模块； 耦合到第一频变阻抗模块和第二频变阻抗模块之间的第一迹线部分，其中所述第 一迹线部分为MMW前端提供天线段；禾口 耦合到第二频变阻抗模块和电路模块之间的第二迹线部分，其中第一、二频变阻
抗模块和第一、二迹线部分之间的串联组合提供到所述电路模块的第一连接；禾口 第二连接模块，包括 第三频变阻抗模块； 第四频变阻抗模块； 耦合到第三频变阻抗模块和第四频变阻抗模块之间的第三迹线部分，所述第三迹 线部分用于为MMW前端提供第二天线段；禾口 耦合第四频变阻抗模块和电路模块之间的第四迹线部分，其中第三、四频变阻抗 模块和第三、四迹线部分之间的串联组合提供到所述电路模块的第二连接；禾口
6
耦合到第一迹线部分和第三迹线部分以使的所述第一天线段和第二天线段在对 应MMW前端的运行频率范围的频率范围内可操作连接到一起的高频连接模块。
。 优选地，所述高频连接模块包括串联电感_电容储能电路。
优选地，集成电路还包括第三连接模块，所诉第三连接模块包括
第五频变阻抗模块；
第六频变阻抗模块； 耦合到所述第五频变阻抗模块和第六频变阻抗模块之间的第五迹线部分，所述第 五迹线部分用于为所述MMW前端提供第三天线段；禾口 耦合到所述第六频变阻抗模块和电路模块之间的第六迹线部分，其中所述第五、 六频变阻抗模块和第五、六迹线部分之间的串联组合提供到所述电路模块的第三连接；禾口
耦合到所述第三迹线部分和第五迹线部分以使的所述第一、第二和第三天线段在 对应MMW前端的运行频率范围的频率范围内可操作连接到一起的高频连接模块。
优选地，集成电路还包括
天线耦合电路，包括 耦合所述第一和第三天线段的传输线；禾口 耦合到所述传输线的变压器。
优选地，所述天线连接电路还包括 耦合到所述变压器的阻抗匹配电路。 根据本发明的第三方面，一种集成电路包括 多个频变阻抗模块；禾口 多个迹线部分，其中，所述多个迹线部分的第一迹线部分耦合到所述多个频变阻 抗模块的第一频变阻抗模块和第二频变阻抗模块之间，其中所述第一迹线部分提供天线 段；且 其中，所述多个迹线部分的第二迹线部分耦合到第二频变阻抗模块连接，其中，所 述第一 、二频变阻抗模块和第一 、二迹线部分的串联组合提供连接。
优选地，所述集成电路还包括 所述多个迹线部分的第三迹线部分耦合到所述多个频变阻抗模块的第二频变阻
抗模块和第三频变阻抗模块之间，其中所述第三迹线部分提供第二天线段；禾口 所述多个迹线部分的第四迹线部分耦合到第三频变阻抗模块，其中，第一、二、三
频变阻抗模块和第一、二、三、四迹线部分之间的串联组合提供连接。 优选地，所述集成电路还包括 所述多个迹线部分的第三迹线部分耦合到所述多个频变阻抗模块的第三频变阻 抗模块和第四频变阻抗模块之间，第三迹线部分提供第二天线段；禾口 所述多个迹线部分的第四迹线部分连接第四频变阻抗模块，其中，第三、四频变阻 抗模块和第三、四迹线部分之间的串联组合提供第二连接。
优选地，所述集成电路还包括 将所述天线段耦合到所述第二天线段的高频连接模块。 本发明的各种优点、各个方面和创新特征，以及其中所示例的实施例的细节，将在以下的描述和附图中进行详细介绍'


下面将结合附图及实施例对本发明作进一步说明，附图中 图1是根据本发明集成电路的实施例的框图； 图2是根据本发明集成电路另一实施例的框图； 图3是根据本发明集成电路另一实施例的框图； 图4是根据本发明集成电路另一实施例的框图； 图5是根据本发明集成电路另一实施例的框图； 图6是根据本发明连接模块的实施例和MMW前端的实施例的框图； 图7是根据本发明连接模块的另一实施例和MMW前端的另一实施例的框图； 图8是根据本发明连接模块连接到M丽前端和电路模块另一实施例的框图； 图9是根据本发明连接模块连接MMW前端和两个电路模块的另一实施例的框图； 图IO是根据本发明连接模块连接MMW前端和两个电路模块的另一实施例的框 图； 图11是根据本发明连接模块连接匪W前端和电路模块的另一实施例的框图； 图12是根据本发明集成电路的另一实施例的框图； 图13是根据本发明集成电路的另一实施例的框图； 图14是根据本发明集成电路的另一实施例的框图； 图15是根据本发明两个连接模块的实施例和高频连接模块的实施例的框图； 图16是根据本发明连接模块连接匪W前端的实施例的框图； 图17是根据本发明连接模块连接匪W前端的另一实施例的框图； 图18是根据本发明连接模块连接匪W前端的另一实施例的框图。
具体实施例方式
图1是集成电路(IC)IO的实施例的框图，该集成电路包含电路模块12、微米波 (MMW)前端14和连接模块15。连接模块15包括第一频变阻抗模块(frequency d印endent impedance module) 16、第二频变阻抗模块18、第一迹线部分20和第二迹线部分22，集成电 路10可通过使用具有很多金属层的多种IC制造技术来制造，所述IC制造技术包括但不限 于，CMOS(互补金属氧化物半导体)、bi-CMOS、砷化镓、硅锗等。 在本实施例中，第一迹线部分20(如IC 10的一个或多个金属层上的金属迹线) 为MMW前端14提供一个天线段(antenna segment)，另外，第一、二频变阻抗模块16、 18和 第一、二迹线部分20、22之间的串联组合使得它们可与电路模块12连接。为了达到这点， 第一、二频变阻抗模块16、 18彼此之间包含高频信号(如通过MMW前端14接收和/或发射 的匿W(3GHz-300GHz)频率入站和/或出站信号)且可使得通过的低频信号(如电路模块 12或电源线发射或接收的数据信号)近乎无衰减。 如参照图1所示的频率表的实施例所示，假设电路模块12是存储模块、数字电路、 模拟电路、逻辑电路、处理模块或其它任意类型的能通过连接模块15接收和/发射信号的 电路。进一步假设，信号的频率在100KHz到lGHz之间且MMW前端14发射和/或接收60GHz频带内的信号。在这个例子中，第一、二频变阻抗模块16、18在lOOKHz到1GHz的频率范围 内有低阻抗，这样就使数据信号近乎没有衰减地传播。另外，第一、二频变阻抗模块16、18 在60GHz范围内有高阻抗，这个频段内主大体上包含了 MMW前端在模块16和模块18之间 发射和/或接收的60GHz信号。 另一个例子，假设连接模块15为电路模块12提供电源连接和/或电源回路 (power su卯ly return)连接。在图l所示的频率表中，电源频率低于数据频率，就这样，第 一、二频变阻抗模块16、18的阻抗值很低，且对电路模块12的供电近乎没有影响，且还可为 MMW前端提供IC上天线段。需要注意的是，天线段可用1/2波长或l/4波长的弯曲形天线、 单极天线、鞭状天线、和/或其它类型的微波天线。进一步需要注意的是天线段可用于连 接其它天线段以组成新的天线(如双极天线、螺旋状天线等)和/或与其它天线段一起使 用以组成天线阵列。 图2是集成电路10第二实施例的框图，集成电路10包括芯片24和封装基板26。 在这个实施例中，芯片24用于支撑电路模块12、 MMW前端14、第一、二频变阻抗模块16、 18 和第一、二迹线部分20、22。封装基板26用于支撑芯片24。在一个例子中，芯片可采用互 补金属氧化物半导体(CMOS)技术制造，封装基板可以是印刷电路板(PCB)。在另一个例子 中，芯片24可采用砷化镓技术、硅锗技术、双极性技术、bi-CM0S技术和/或其它类型的IC 制造技术来制造，封装基板可以是印刷电路板(PCB)、玻璃纤维板、塑胶板和/或一些其它 的非导电材料板。需要注意的是，封装基板可对芯片24的结构起支撑作用，且不包含迹线 部分。 图3是集成电路10的另一实施例的框图，集成电路10包括芯片24和封装基板 26。在这个实施例中，芯片24用于支撑电路模块12、MMW前端14和第二迹线部分22。封 装基板26用于支撑芯片24、第一、二频变阻抗模块16、 18和第一迹线部分20。
图4是集成电路10的另一实施例的框图，集成电路10包括电路模块12、MMW前端 14、连接模块15和第二电路模块30。连接模块15包括第一、二频变阻抗模块16、18和第 一、二、三迹线部分20、22和32。 在本实施例中，第一迹线部分20(如IC 10的一个或多个金属层上的金属迹线) 为MMW前端14提供一天线段。另外，第一、二频变阻抗模块16、18和第一、二、三迹线部分 20、22、32之间的串联组合为电路模块12和第二电路模块30(可以是存储模块、数字电路、 模拟电路、逻辑电路、处理模块或其它任意类型的能接收和/或发射信号的电路)提供了连 接。为了达到这点，第一、二频变阻抗模块16、18彼此之间包含高频信号(如通过MMW前端 14接收和/或发射的MMW频率入站和/或出站信号)，且可使得通过的低频信号(如电路 模块12和第二电路模块30发射或接收的数据信号)近乎无衰减。 图5是集成电路10的另一实施例的框图，集成电路10包括电路模块12、MMW前端 14和连接模块15。所述连接模块15包括第一、二、三频变阻抗模块16、18、34和第一、二、 三迹线部分20、22、36。 在本实施例中，第一迹线部分20和第三迹线部分36为MMW前端提供天线段，所述 天线段可作为双极天线、单独发射和单独接收的天线、分集天线或天线列阵来运行。另外， 第一、二、三频变阻抗模块16、 18、 34和第一、二、三迹线部分20、 22、 36之间的串联组合与电 路模块12建立连接。为了达到这点，第一、二频变阻抗模块16、18彼此之间包含高频信号(如通过MMW前端14接收和/或发射的MMW频率入站和/或出站信号)。第一和三阻抗模 块16、34彼此之间包含高频信号，且第一、二、三阻抗模块16、18、34可使得通过的低频信号 (如电路模块12发射或接收的数据信号)近乎无衰减。 图6是连接模块15的实施例和MMW前端14的实施例的框图。如图所示，MMW前 端14可包括发送端(TX)、接收端(RX)和发送/接收开关(TRSW)。发射端TX可包括升频 模块和功率放大模块(如， 一个或多个并联和/或串联耦合的功率放大驱动器和一个或多 个并联和/或串联耦合的功率放大器)，所述升频模块用于将出站基带信号变频成出站匪W 信号。接收端(RX)可包括低噪声放大模块(一个或多个串联和/或并联耦合的低噪声放 大器)和用于将放大的入站MMW信号变频成入站基带信号的降频模块。所述IC IO可进一 步包括基带处理模块，所述基带处理模块根据一个或多个无线通信协议和/或标准将出站 数据转换成出站基带信号和将入站基带信号转换成入站数据。 第一和第二频变阻抗模块16、 18可由电感来实现，每一个电感16和18都有这样 一个感抗，使得其在通过连接模块15传送的信号的频率处阻抗较低，在通过MMW前端14发 射和/或接收信号的频率处阻抗较高。其中，较低阻抗比较高阻抗要小很多(如比例系数 为20dB或更多)。特定的感抗值取决于电路模块12的信号频率和输入输出阻抗。例如， 电感16和18的感抗值(L)可取决于MMW前端14的工作频率(如，F^)、电路模块12的输 入/出信号的频率(如，Fsre)和电路模块12的输入阻抗(RCB)。如果，在MMW频率，F^有 100dB的衰减，那么2RL = 100000*RCB。给定的(电感阻抗)RL = 2 ji F*L，等式在FSIG为OHz 时(如，直流电源线)可得到L = (50000*RCB)/2 Ji F丽。 在本实施例中，第一迹线部分20为MMW前端14提供天线段。另外，第一、二频变阻 抗模块16、18和第一、二迹线部分20、22之间的串联组合为电路模块12提供了电源(VDD) 线连接。如图所示，MMW前端14的发送/接收开关(TR SW)与迹线部分20的一端连接。图 16-18示出了 MMW前端与迹线部分耦联以组成天线段的多个实施例。 图7是连接模块15的另一实施例和MMW前端14的另一实施例的框图。如图所示， MMW前端14可包括发送端(TX)和接收端(RX)，且连接模块包括两个相似的部分(如，一个 位于电源线VDD中，另一个是电源线Vss中)。发射端TX可包括升频模块和功率放大模块， 所述升频模块用于将出站基带信号变频成出站MMW信号。接收端RX可包括低噪声放大模 块和用于将放大的入站MMW信号变频成入站基带信号的降频模块。IC IO可进一步包括基 带处理模块，所述基带处理模块根据一个或多个无线通信协议和/或标准将出站数据转换 成出站基带信号和将入站基带信号转换成入站数据。 每一个连接模块的第一、第二频变阻抗模块16、18可由电感来实现，每一个电感 16和18都有这样一个感抗，使得其在通过连接模块15传送的信号的频率处阻抗较低，在通 过MMW前端14发射和/或接收信号的频率处阻抗较高。其中，较低阻抗比较高阻抗要小很 多(如比例系数为20dB或更多)。在本实施例中，每一个连接模块15中的第一迹线部分 20为MMW前端14提供天线段。另外，每一连接模块里的第一、二频变阻抗模块16、 18和第 一、二迹线部分20、22之间的串联组合为电路模块12提供了电源(VDD)线和电源回路VSS 连接。 图8是连接模块15连接MMW前端14和电路模块12的另一实施例的框图。连接 模块15提供电源连接VDD，且包括三个由电感来实现其功能的频变阻抗模块16、18、34和三
10个迹线部分36、20、22。在本实施例中，迹线部分36、20为MMW前端提供天线段，其中，所述 天线段构成一个双极天线。 图9是连接模块15连接MMW前端14和两个电路模块12 、 30的另 一实施例的框图。 连接模块15包括第一、二频变阻抗模块16、 18和第一、二迹线部分20、22。每一个频变阻抗 模块都包括电感和电容。电感具有可为通过MMW前端发送和/或接收的MMW信号提供高阻 抗和为在电路模块12、30之间的传送的信号提供低阻抗的感抗值。电容可依大小排列成用 来进一步衰减由MMW前端发送或接收的高频信号，且对两电路模块之间的传送信号近乎不 产生衰减。 图10是连接模块连接MMW前端14和两个电路模块12、30的另一实施例的框图。 连接模块包括第一、二频变阻抗模块16、 18和第一、二迹线部分20、22。每一个频变阻抗模 块都包括电感和低通滤波器(LPF)。电感具有可为通过MMW前端发送和/或接收的MMW信 号提供高阻抗和为在电路模块12、30之间的传送的信号提供低阻抗的感抗值。低通滤波器 有拐角频率(cornerfrequency)，能进一步衰减由MMW前端发送或接收的高频信号，且对两 电路模块之间的发送信号几乎不产生衰减。 图11是连接模块连接MMW前端14和两个电路模块12、30的另一实施例的框图。 连接模块包括第一、二频变阻抗模块16、 18和第一、二迹线部分20、22。每一个频变阻抗模 块都包括电感和并联电感-电容储能电路。电感具有可为通过MMW前端发送和/或接收的 MMW信号提供高阻抗和为在电路模块12、30之间的传送的信号提供低阻抗的感抗值。并联 电感_电容储能电路有谐振频率，在此频率处可进一步衰减MMW前端发送或接收的高频信 号，且对两电路模块间的发送信号不产生衰减。 图11进一步包括电感的阻抗和并联电感-电容储能电路的图例。在一些例子中， 由电感提供的感抗值可能不能提供期望的阻抗水平，尤其对于电路模块的高阻抗输入。为 了进一步地衰减，并联电感-电容(LC)储能电路有与MMW前端的MMW频率相对应的谐振频 率。因此，在MMW频率范围内，可通过增加阻抗来达到阻抗的期望值。 图12是集成电路10的另一实施例的框图，它包括芯片24和封装基板26，在本实 施例中，芯片24用来支撑电路模块12、 MMW前端14、第一、二频变阻抗模块16、18、第一、二 迹线部分20、22和地平面40，在本实施例中，迹线部分20用地平面为MMW前端提供单极天 线。 图13是集成电路10的另一实施例的框图，该集成电路包括电路模块12、MMW前端 14、第一连接模块15、第二连接模块50和高频连接模块60。第一连接模块15包括第一、二 频变阻抗模块16、 18和第一、二迹线部分20、22。第二连接模块50包括第三、四频变阻抗模 块52、54和第三、四迹线部分56、58。第二连接模块50与第一连接模块15的元件基本类 似。 在本实施中，第一迹线部分20为MMW前端提供第一天线段，第三迹线部分56为 MMW前端提供第二天线段。第一、二频变阻抗模块16、18和第一、二迹线部分20、22之间的 串联组合与电路模块12建立第一连接。另外，第三、四频变阻抗模块52、54和第三、四迹线 部分56、58之间的串联组合与电路模块12建立第二连接。第一连接和第二连接可以是电 源和/或电源回路连接和/或信号连接。 高频连接模块60将第一迹线部分20耦合到第三迹线部分56以为MMW前端提供天线。可调谐第一、三迹线部分20、56与高频连接模块60之间的串联组合，这样其共同阻抗(collective impedance)主要在MMW前端14接收和/或发送的信号频率范围内为天线提供期望的阻抗。。更进一步地，高频连接模块60在由MMW前端接收和/或发送的信号频率内阻抗较低，在由电路模块12接收或发送的信号频率上阻抗较高。因此，高频连接模块60对这些信号不产生衰减。 图14是集成电路10的另一实施例的框图，该集成电路10包括电路模块12、 MMW前端14、第一连接模块15、第二连接模块50、第三连接模块70、高频连接模块60和第二高频连接模块80，第一连接模块15包括第一、二频变阻抗模块16、 18和第一、二迹线部分20、22。第二连接模块50包括第三、四频变阻抗模块52、54和第三、四迹线部分56、58。第三连接模块70包括第五、六频变阻抗模块72、74和第五、六迹线部分76、78。第五连接模块70与第一连接模块16的元件类似。 在本实施中，第一迹线部分20、第三迹线部分56和第五迹线部分56为MMW前端提供天线段，另外，第五、六频变阻抗模块72、74和第五、六迹线部分76、78之间的串联组合与电路模块12建立第三连接。 高频连接模块60将第一迹线部分20耦合到第三迹线部分56且第二高频连接模块80将第三迹线部分56耦合到第五迹线部分76以为MMW前端提供天线。可调谐第一、三、五迹线部分20、56和76与高频连接模块60和第二高频连接模块80之间的串联组合，这样其共同阻抗(collective impedance)主要在MMW前端14接收和/或发送的信号频率范围内为天线提供期望的阻抗。进一步地，每一个高频连接模块60、80中的每一个在由MMW前端接收和/或发送的信号频率内阻抗较低，其在由电路模块12接收或发送的信号频率内阻抗较高。因此，高频连接模块60、80不产生衰减。 图15是两个连接模块15、50的实施例和高频连接模块60的实施例的框图。第一、二、三、四频变阻抗模块16、 18、52、54可分别使用电感来实现，在本实施例中，高频连接模块60可通过采用具有如图所示的等效阻抗(generalimpedance)的串联电感-电容(LC)储能电路，。且该LC储能电路在MMW前端发射和/或接收信号的频率处产生谐振，以在两个迹线部分20、56之间提供低阻抗路径。在另一个实施例中，高频连接模块60可采用电容实现。 图16是通过变压器90和传输线92将连接模块50耦合到MMW前端14的实施例
框图。如图所示，连接模块50包括作为频变阻抗模块52、54的电感，和用作MMW前端14的
天线的迹线部分56。特别地，天线在期望的运行范围内(如60GHz频带)有一个期望值阻
抗(如500hms)。因此，传输线92的阻抗和变压器90的输出阻抗应当大致与天线阻抗相等。 图17是通过变压器90和传输线96将连接模块50耦合到MMW前端(未示出)的另一实施例示意图。在本实施例中，未示出的连接模块包括四个迹线部分和三个电感34、16、18。中间的两个迹线部分耦合传输线以为MMW前端提供双极天线。变压器采用微带结构的差动单端变压器巴仑(differentialto single end transformer bal皿)。如，其差动端包括三个分接头两个接差动输入，中间一个接直流地或交流地。变压器巴仑的两个差动输入端连接MMW前端14。 如图所示，连接模块的电感16、18、34是单线圈绕组。根据期望阻抗值，每个电感由如图所示的单线圈绕组实，还可由螺旋式绕组(未示出)、和/或串联的单线圈绕组实现。另外，电感16、18、34的直径可随着迹线部分的长度变化，这取决于期望的电感值。再者，中间迹线部分的长度大致等于MMW前端发射和接收信号的波长的1/4。例如，如果M丽前端在60GHz频率范围中发射和/或接收信号，则四分之一波长就是1. 25mm(如，0. 25*C/60X 109，其中，C是光速)。 在这个图中，变压器巴仑94、传输线96和连接模块都IC10的一个金属层上实现。可以了解的是，图17的实施例也可在IC10的一个或多个金属层上实现。
图18是通过变压器90、阻抗匹配电路100和传输线92将连接模块50耦合到MMW前端的另一实施例示意性框图，如图所示，连接模块50包括作为频变阻抗模块52、54的电感，和作为MMW前端14的天线的迹线部分56。特别地，天线在期望的运行范围内(如60GHz频带)有一个期望值阻抗(如500hms)。因此，传输线92的阻抗、阻抗匹配电路100的阻抗和变压器90的输出阻抗应当大致与天线阻抗相等。 在本实施例中，阻抗匹配电路100包括将变压器90耦合到传输线92的串联电感。在另一个实施例中，阻抗匹配电路100包括与传输线92的输入并联耦合的串联电感和电容。 虽然提供了连接模块和高频连接模块的不同的实施例，其它实施例也是可以想到的。例如，可使用复杂电路实现期望频率特征的模块。例如，低通滤波器、带通滤波器、高通滤波器、和/或陷波滤波器可用来隔离高频和通过低频信号。 正如这里用到的，术语"基本上"或"大约"对相应的术语和/或术语之间的关系提供了一种业内可接受的公差。这种业内可接受的公差从小于1%到50%，并对应于，但不限于，组件值、集成电路处理波动、温度波动、上升和下降时间和/或热噪声。术语之间的这些关系从几个百分点的区别到极大的区别。正如这里可能用到的，术语"可操作地连接"包括术语之间的直接连接和间接连接(术语包括但不限于，组件、元件、电路和/或模块)，其中对于间接连接，中间插入术语并不改变信号的信息，但可以调整其电流电平、电压电平和/或功率电平。正如在此进一步使用的，推断连接(亦即，一个元件根据推论连接到另一个元件)包括两个元件之间用相同于"连接"的方法直接和间接连接。正如在此进一步使用的，术语"可用于"指包括一个或多个功率连接、输入、输出等，以执行一个或多个对应的功能，还包括推断地连接到一个或多个其它术语。正如在此进一步使用的，术语"与…相关"包括直接或间接连接分离的术语和/或一个术语嵌入另一个术语。正如在此进一步使用的，术语"比较结果有利"，指两个或多个元件、项目、信号等之间的比较提供一个想要的关系。例如，当想要的关系是信号1具有大于信号2的振幅时，当信号1的振幅大于信号2的振幅或信号2的振幅小于信号1振幅时，可以得到有利的比较结果。 以上还借助于说明特定功能的执行及其关系的方法步骤对本发明进行了描述。为了描述的方便，这些功能组成模块和方法步骤的界限在此处被专门定义。只要这些特定的功能和关系被适当地实现，选择性的界限和顺序也可被适当执行。任何这样的选择性界限和顺序都落入本发明的范围和精神内。 以上还借助于说明某些重要功能的功能模块对本发明进行了描述。为了描述的方便，这些功能组成模块的界限在此处被专门定义。只要这些重要的功能被适当地实现时，也可定义选择性的界限。类似地，流程图模块也在此处被专门定义来说明某些重要的功能，为
13广泛应用，流程图模块的界限和顺序可以被另外定义，只要仍能实现这些重要功能。上述功能模块、流程图功能模块的界限及顺序的变化仍应被视为在权利要求保护范围内。本领域技术人员也知悉此处所述的功能模i央，和其它的说明性模块、模组和组件，可以如示例或由分立元件、特殊功能的集成电路、带有适当软件的处理器及类似的装置组合而成。
权利要求
一种集成电路，其特征在于，包括电路模块；MMW前端；和耦合到所述电路模块和MMW前端的连接模块，所述连接模块包括第一频变阻抗模块；第二频变阻抗模块；耦合到所述第一频变阻抗模块和第二频变阻抗模块之间的第一迹线部分，其中所述第一迹线部分用于为MMW前端提供天线段；和耦合到所述第二频变阻抗模块和电路模块之间的第二迹线部分，其中第一、二频变阻抗模块和第一、二迹线部分之间的串联组合提供到电路模块的连接。
2. 根据权利要求1所述的集成电路，其特征在于，还包括 芯片，其中，电路模块、MMW前端、连接模块在晶粒所述芯片上实现。
3. 根据权利要求1所述的集成电路，其特征在于，还包括芯片，其中，电路模块和匪W前端在所述芯片上实现；和用来支撑芯片的封装基板，其 中，连接模块的一部分在封装基板上实现，且其剩余部分在芯片上实现。
4. 根据权利要求1所述的集成电路，其特征在于，还包括第二电路模块，其中所述连接模块将所述电路模块耦合到所述第二电路模块。
5. 根据权利要求1所述的集成电路，其特征在于，所述电路模块通过连接模块接收或 发送数据信号。
6. —种集成电路，包括 电路模块； 毫米波前端； 第一连接模块，包括 第一频变阻抗模块； 第二频变阻抗模块；耦合到第一频变阻抗模块和第二频变阻抗模块之间的第一迹线部分，其中所述第一迹 线部分为MMW前端提供天线段；禾口耦合到第二频变阻抗模块和电路模块之间的第二迹线部分，其中第一、二频变阻抗模 块和第一、二迹线部分之间的串联组合提供到所述电路模块的第一连接；禾口第二连接模块，包括第三频变阻抗模块；第四频变阻抗模块；耦合到第三频变阻抗模块和第四频变阻抗模块之间的第三迹线部分，所述第三迹线部 分用于为MMW前端提供第二天线段；禾口耦合第四频变阻抗模块和电路模块之间的第四迹线部分，其中第三、四频变阻抗模块 和第三、四迹线部分之间的串联组合提供到所述电路模块的第二连接；禾口耦合到第一迹线部分和第三迹线部分以使的所述第一天线段和第二天线段在对应MMW 前端的运行频率范围的频率范围内可操作连接到一起的高频连接模块。
7. 根据权利要求6所述的集成电路，其特征在于，所述高频连接模块包括串联电感-电容储能电路。
8. 根据权利要求6所述的集成电路，其特征在于，还包括 第三连接模块，所诉第三连接模块包括 第五频变阻抗模块；第六频变阻抗模块；耦合到所述第五频变阻抗模块和第六频变阻抗模块之间的第五迹线部分，所述第五迹 线部分用于为所述MMW前端提供第三天线段；禾口耦合到所述第六频变阻抗模块和电路模块之间的第六迹线部分，其中所述第五、六频 变阻抗模块和第五、六迹线部分之间的串联组合提供到所述电路模块的第三连接；禾口耦合到所述第三迹线部分和第五迹线部分以使的所述第一、第二和第三天线段在对应 MMW前端的运行频率范围的频率范围内可操作连接到一起的高频连接模块。
9. 一种集成电路，其特征在于，包括 多个频变阻抗模块；禾口多个迹线部分，其中，所述多个迹线部分的第一迹线部分耦合到所述多个频变阻抗模 块的第一频变阻抗模块和第二频变阻抗模块之间，其中所述第一迹线部分提供天线段；且其中，所述多个迹线部分的第二迹线部分耦合到第二频变阻抗模块连接，其中，所述第 一 、二频变阻抗模块和第一 、二迹线部分的串联组合提供连接。
10. 根据权利要求9所述的集成电路，其特征在于，还包括所述多个迹线部分的第三迹线部分耦合到所述多个频变阻抗模块的第二频变阻抗模 块和第三频变阻抗模块之间，其中所述第三迹线部分提供第二天线段；禾口所述多个迹线部分的第四迹线部分耦合到第三频变阻抗模块，其中，第一、二、三频变 阻抗模块和第一 、二 、三、四迹线部分之间的串联组合提供连接。
全文摘要
一种集成电路包括电路模块、毫米波(MMW)前端和连接模块，连接模块包括第一、二频变阻抗模块和第一、二迹线部分。第一迹线部分为MMW前端提供天线段，且第一、二频变阻抗模块和第一、二迹线部分之间串联组合提供到电路模块的连接。
文档编号H04B1/00GK101707491SQ20091016334
公开日2010年5月12日 申请日期2009年8月7日 优先权日2008年8月7日
发明者阿玛德雷兹·罗弗戈兰 申请人:美国博通公司