专利名称：视听系统及用于视听系统的解码器的制作方法
技术领域：
本发明涉及用于响应于其中叠加了音频数据和视频数据的AV数据的输入而对音频数据和视频数据进行解码并且以同步方式输出它们的视听系统以及用于该视听系统的解码器。
背景技术：
近年来，各种视频和音频装置已经很普遍。用户可以通过选择满足他/她的意图的输出路径来从同一源数据获得各种输出形式的视频和音频信号。例如，视频信号的输出路径包括高清晰度(HD)输出和标准清晰度(SD)输出。HD输出被定义为高清晰度或高分辨率视频输出，而SD输出被定义为具有标准分辨率或图像质量的图像输出。同时，用于音频信号的输出路径例如包括多声道(例如，5.1声道)输出、立体声(2声道)输出、索尼/飞利浦数字接口 (S/PDIF)输出等。
发明内容
当信号可以从上述各种输出路径输出时，这些路径中的每一个路径可具有不同量的信号延迟。
例如，在视频信号的情况中，为了获得更好的视频输出，视频质量改善引擎除了执行诸如解码处理之类的视频信号再现的常规处理以外，还执行用于HD输出的处理。然而，对于SD输出，即使对于来自同一源的视频信号，所述引擎也不执行以上附加处理。
在这种情况中，HD输出可能由于引擎进行的处理而相对于SD输出具有延迟。
此外，例如在音频信号的情况中，S/PDIF输出可能由于解码处理而相对于多声道输出或立体声输出具有延迟。现在，原来以同步方式生成的视频信号和音频信号也应当在再现输出 时以同步方式输出。结果，视频信号和音频信号的每种合成在输出时同 步。该同步称为视听(AV)同步。
如上所述，在视频信号和音频信号对于每个输出路径具有不同量的延 迟的情况中，将针对这些路径中的每个路径独立地执行延迟控制。在这种
情况中，如果一个视频或音频输出装置具有多个输出路径，则控制CPU的
延迟控制的中断将与路径数成比例地增加。
这增加了CPU上的处理负担，引起整个系统的处理量增加。
根据本发明，提供了当存在多个输出路径并且某种同步处理对于这些 路径的组合是必要的时候，能够降低由同步处理所需的延迟控制所引起的 处理负担的视听系统和用于该视听系统的解码器。
根据本发明第一实施例， 一种视听系统包括用于接收包含视频数据 和音频数据的数据的输入并且将所述数据分离成所述音频数据和所述视频 数据的输入单元，用于对由所述输入单元分离出的所述视频数据进行解码 的视频解码器，用于对由所述输入单元分离出的所述音频数据进行解码的 音频解码器，以及用于将所述视频数据和所述音频数据进行叠加并且输出 的输出单元，其中，所述视频解码器或所述音频解码器具有多个数据输出 路径，设置用于所述输出路径中每一个输出路径的延迟时间，并使所述解 码后的视频数据与所述解码后的音频数据同步。
根据本发明第二实施例， 一种解码器，包括用于执行对视频数据或 音频数据的解码处理的控制单元，用于存储由所述控制单元解码后的视频 数据或音频数据的缓冲存储器，所述缓冲存储器设有与输出路径的数目相 对应的数目；以及设有与所述输出路径的数目相对应的数目的输出接口 ， 其中，所述输出接口针对所述输出路径中的每一个输出路径从所述缓冲存 储器中读取所述解码后的视频数据或所述解码后的音频数据，并且每次读 取预定量的数据时向所述控制单元发送对所述输出路径中的每一个输出路 径而言独立的中断信号，并且所述控制单元响应于来自所述输出接口的所 述中断信号中具有最短延迟的输出接口的中断信号，执行所述解码处理和 缓冲管理处理，以对将所述解码后的视频数据或所述解码后的音频数据写入所述缓冲存储器或从所述缓冲存储器中读出进行管理。
当存在多个输出路径并且某种同步处理对于这些路径的组合是必要的 时候，能够降低用于同步处理的延迟控制所引起的处理负担。
图1是示出根据本发明实施例的AV系统的示例性配置的框图； 图2是音频解码器的示例性配置的框图3A和图3B是示出根据本发明实施例的音频解码器中、用于同步确
定的中断通知定时的时序图。
图4是用于示出当在音频解码器中，路径A至C中任何一个路径被指 定为IHP时，设置输出路径的方法的流程图。
图5是示出终止所设置的路径并且将IHP改为另一路径的方法的流程
图6是示出由控制单元对每个输出路径的(用于读的)中断监视和缓 冲管理处理进行控制的流程图。
图7是示出由控制单元对(用于写的)缓冲管理处理和解码处理进行 控制的流程图。
具体实施例方式
现在将描述本发明实施例。
图1示出根据本发明一个实施例的视听(AV)系统100的示例性配 置的框图。
如图1中所示，AV系统100包括输入单元101、视频解码器102、图 像质量改善单元103、音频解码器104、缓冲存储器105至107、以及输 出单元108。
输入单元101接收数据输入。输入单元101的数据输入是视频数据与 音频数据叠加在其中的流数据。例如，要由tr入单元101接收的AV流数 据是MPEG2格式的流数据。
然后，输入单元101将输入单元101中输入的AV数据分离成视频数据和音频数据，视频数据和音频数据进而被分别转送给视频解码器102和 音频解码器104。
视频解码器102对从输入单元IOI转送的视频流数据进行解码。视频 解码器102例如具有两种输出格式，高清晰度(HD)输出和标准清晰度 (SD)输出。依赖于视频解码器102的解码处理，在HD输出数据的延迟 和SD输出数据的延迟之间出现差。图像质量改善单元103改善从视频解 码器102输出的HD输出数据的图像质量。图像质量改善单元103的图像 改善方法不限于此。图像质量改善单元103的图像质量改善处理引起视频 流数据中的延迟。结果，原来在由输入单元IOI进行的分离之前在AV流 数据中叠加的视频流数据和音频数据之间出现时间差。
音频解码器104对从输入单元101转送的音频流数据进行解码。音频 解码器104以三种输出格式输出解码后的音频数据5.1ch输出格式、立体 声输出格式和S/PDIF输出格式。
自音频解码器104输出的三种输出格式的音频数据被分别临时存储在 缓冲存储器105至107中。
注意，由于音频解码器104的解码处理，三种输出格式的音频数据具 有不同的延迟时间。
以下，将描述音频解码器104的详细结构和操作。
输出单元108将自视频解码器102输出的视频数据和自音频解码器 104输出的音频数据进行叠加并且将它们作为AV数据输出。
如上所述，由于视频数据和音频数据的处理时间都随输出路径而不 同，所以对于每一个输出路径出现不同的延迟时间。
为了解决这个问题，AV系统100执行使视频数据与音频数据同步的 AV词步处理，以调节对于视频数据和音频数据的各个输出路径而言不同 的延迟时间。
在自AV同步处理中输出的AV数据中，视频数据和音频数据在时间 上被同步。因此，由再现装置(未示出)进行AV数据的再现时，在视频 数据的再现定时与音频数据的再现定时之间将不存在差。
现在，将描述AV系统IOO的AV同步处理。
8图2示出音频解码器104的示例性配置的框图。
如图所示，音频解码器104包括存储器1、音频控制CPU 2、存储器 3和(对应于本发明实施例的输出接口的)音频硬件(H/W) 4。
存储器1具有用于缓冲自输入单元101输入的音频流数据的ES缓冲 器ll。
ES缓冲器ll是用于缓冲示例性流(ES)的缓冲存储器。该示例性流 是指编码后的图像数据或音频数据。
例如，假定要输入该实施例的AV系统100的、MPEG2格式的流数 据可以包括通过分离示例性流得到的传送流(TS)或程序流(PS)。
如图2中所示，音频控制CPU2具有控制单元21、解码器22、向下 混合(down-mixing)控制单元23、 IEC 61937格式化器24和SRC 25至 27。
控制单元21是用于执行以下控制的控制CPU:对音频控制CPU 2中 的各个组件、音频控制CPU 2中的解码器22、向下混合控制单元23、 IEC 61937格式化器24和SRC 25至27的解码控制，对存储器1和存储器 3的缓冲控制，以及对音频硬件4的硬件控制。
解码器22、向下混合控制单元23、 IEC 61937格式化器24和SRC 25 至27是用于对ES缓冲器11中所缓冲的音频流数据进行解码(译码， decrypt)的解码块。
解码器22取得ES缓冲器11中所缓冲的音频流数据并且根据控制单 元21的解码控制对该数据进行解码。以上对解码器22的解码处理的描述 不是对该处理的细节的任何限制，并且任何现有技术都可以用于该处理。
响应于自下述音频H/W4转送(或被中断信号触发)的中断，控制单 元21控制解码器22来执行解码处理。
由解码器22解码后的音频流数据是诸如5.1ch流数据的多声道流数据。
向下混合控制单元23对多声道流数据执行向下混合。向下混合是指 将多声道环绕源转换成具有与收听环境相匹配的声道数的流数据。在该实 施例中，5.1 ch多声道音频流数据的输入被向下混合成2ch立体声数据。IEC 61937格式化器24对ES缓冲器11中所缓冲的音频流数据进行格 式化使得其遵循IEC 61937规范。
IEC 61937是由国际电工委员会(IEC)规定的规范并且与使用 S/PDIF接口转送的压縮数字音频数据相关。
因此，正C 61937格式化器24可以将ES缓冲器11中所缓冲的音频流 数据的格式转换成与S/PDIF相对应的格式。
SRC 25至27中的每一个将输入音频流数据的采样频率转换成其最优 的频率。
如图2中所示，经解码器22解码后的多声道音频流数据输入到SRC 25中。
此外，如图2中所示，经向下混合控制单元23向下混合后的2ch音 频流数据输入到SRC 26中。
此外，还如图2中所示，用于S/PDIF输出的音频流数据输入到SRC 27中。
这样，音频控制CPU2将音频流数据分别转换成多声道流数据、立体 声流数据和S/PDIF流数据。
之后，以这种方式生成的三种格式的流数据分别被临时存储在存储器 3中的各个缓冲器、5.1ch缓冲器31、立体声缓冲器32和S/PDIF缓冲器 33中。
音频H/W 4具有中断控制单元41、并串转换器42至45以及正C 60958格式化器46。
音频H/W 4利用指定的帧编号来读出存储器3的三个缓冲器中所存储 的音频流数据，利用并串转换器42至45将所读出的数据转换成串行数 据，并且输出转换后的数据。
具体而言，自5.1ch缓冲器31中读出的5.1ch流数据被并串转换器42 转换成串行数据并且被输出。
类似地，自立体声缓冲器32读出的立体声流数据被并串转换器43转 换成串行数据并且被输出。
此外，自S/PDIF缓冲器33读出的S/PDIF流数据被并串转换器44和45转换成串行数据。之后，通过利用IEC 60958格式化器46进行格式化 以遵循IEC 60958规范，S/PDIF格式的流数据被输出。 注意，S/PDIF是由IEC 60958定义的。
以下，并串转换器42输出5.1ch音频流数据、并串转换器43输出立 体声音频流数据以及IEC 60958格式化器46输出S/PDIF音频流数据的转 送路径分别称为路径A、路径B和路径C。
当利用并串转换器42至45执行串并转换时，并串转换器42至45中 的每一个向中断控制单元41发送中断信号。
具体而言，并串转换器42至45在每次预定量的流数据被读出时(或
者针对对预定字节的数据的每一次读出操作)生成中断。 中断控制单元41将所生成的中断转送给控制单元21。 控制单元21响应于所转送的中断来指示上述各个块执行预定处理。 这里，"预定处理"包括用于对视频解码器102的输出信号进行同
步的同步确定处理、用于指示解码器22执行解码的解码处理和用于控制
对存储器1和存储器3的各个缓冲存储器的写或读的缓冲管理处理。
同步确定处理被定义为用于将来自任何输出路径的中断通知视频解码
器102以执行AV同步的处理。
解码处理被定义为利用解码器22、向下混合控制单元23、 IEC 61937
格式化器24和SRC 25至27对以上音频解码器104中的音频流数据进行
解码的处理。
最后，缓冲管理处理被定义为用于对将音频流中的分组写入存储器3 中各个路径的缓冲器31至33或从其中读出所述分组进行控制的处理。
如上所述，根据该实施例的AV系统100的音频解码器104具有三个 输出路径，即路径A至C。根据该实施例的AV系统IOO执行由来自所述 输出路径之一的中断所触发的同步确定处理、解码处理和缓冲管理处理， 以降低由三个输出路径的解码处理或缓冲管理处理施加在控制单元21上 的负担。
具体地，控制单元21执行由来自三个输出路径中输出中断最快的输 出路径的中断所触发的同步确定处理、解码处理和缓冲管理处理。以下，输出最快中断的路径称为中断处理路径(IHP)。
换而言之，IHP是具有最短输出延迟因而在存储器3中具有最少的缓 冲存储量的路径。
即，通过基于来自具有最少剩余缓冲存储的输出路径的中断执行同步 确定处理、解码处理和缓冲管理处理，该实施例的音频解码器104可以实 现有效的缓冲管理并且因此降低控制单元21上的控制负担。
与响应于来自三个输出路径的所有中断来执行解码处理和缓冲管理处 理相比较，这也使得施加在控制单元21和音频解码器104的各个组件上 的负担明显降低并且使得操作敏捷。
这里，当响应于来自输出路径之一的中断来执行解码处理和缓冲管理 处理时，应当考虑存储器3中的缓冲器31至33中每一个的上溢出 (overflow)和下溢出(underflow)。然而，通过执行由来自具有至少剩 余缓冲存储的IHP的中断所触发的那些处理，可以解决上溢出和下溢出问 题。
现在，将描述同步确定处理。在相关技术中，具有多个输出路径的音 频解码器在通知来自预定路径的中断之后已经执行了该处理。另一方面， 本实施例的音频解码器104基于来自IHP的中断来执行处理。
图3A和图3B是示出用于该实施例的音频解码器104中的同步确定 的中断通知定时的时序图。
图3A示出有关使用来自IHP的中断来执行同步确定的时序图。
主输出路径是用于同步确定的预定路径。
IHP是所有输出路径中输出数据最快的输出路径。分组化示例性流 (PES) #1、 #2等是分组化后的示例性流(ES)。通过通知PES的头部 中所存储的PTS (表示时间戳)值来执行AV同步。
具体而言，如图3A和图3B中所示，IHP的PTS被通知，并且主输 出路径的PTS与IHP的PTS之间的差diff被计算并且被通知。
因此，虽然实际上只有IHP的PTS被通知，但是主输出路径的PTS 可以从已知的差diff计算出来。这样，可以完成同步确定处理。
可替换地，如图3B中所示，可以使用来自单独设置的预定定时器的定时器中断来执行同步确定。
艮口，如图所示，响应于定时器中断可以执行同步确定处理，所述定时
器中断每预定时间(例如，200ms)生成中断信号，同时主输出路径的 PTS与IHP的PTS之间的差diff被通知。
主输出路径的PTS也可以被通知以便以这种方式执行同步确定处理。
如上所述，本实施例的音频解码器104已经被配置为响应于来自IHP 的中断来执行同步确定处理、解码处理和缓冲管理处理。 以下，将描述路径激活时用于指定IHP的方法。
图4是示出当在上述音频解码器104中，路径A至C中的任何路径 被指定为IHP时，用于设置输出路径的方法的流程图。 在步骤ST1，
在输出路径的激活的准备中，控制单元21禁止来自输出路径A至C 的任何中断。 在步骤ST2，
单元21从路径A至C中选出要被激活的输出路径。 在步骤ST3，
单元21确定每个要被激活的路径的延迟时间。 在步骤ST4，
单元21将不被激活的所有路径设置成最大值加1。该最大值例如可 以是对于转送音频流中的一个分组而言足够长的时间段。 在步骤ST5，
单元21选择主输出路径。 在步骤ST6，
单元21判定路径C的延迟时间(延迟时间C)是否大于路径B的延 迟时间(延迟时间B)。如果是，则处理进行到步骤ST7，否则，处理进 行到步骤ST14。
在步骤ST7，
单元21判定路径A的延迟时间(延迟时间A)是否大于路径B的延迟时间(延迟时间B)。如果是，则处理进行到步骤ST8，否则，处理进 行到步骤STll。 在步骤ST8，
单元21选择路径B作为具有最短延迟时间的路径，即，IHP。 在步骤ST9，
单元21计算路径B的延迟时间(延迟时间B)与步骤ST5设置的主 路径的延迟时间(延迟时间M)之间的差(即，相对延迟时间)diff，并 且存储该差。
在步骤STIO，
单元21仅允许来自路径B的中断并且禁止其它中断。 因此，用于同步确定处理、解码处理和缓冲管理处理的中断限于来自 路径B的中断，所以，与上述处理相关联的、音频解码器104上的负担可
以被降低。
在步骤STll，
单元21将路径A设置为具有最短延迟时间的路径，即IHP。 在步骤ST12，
单元21计算路径A的延迟时间(延迟时间A)与步骤ST5设置的主 路径的延迟时间(延迟时间M)之间的差(即，相对延迟时间)diff，并 且存储该差。
在步骤ST13,
单元21仅允许来自路径A的中断并且禁止其它中断。 因此，用于同步确定处理、解码处理和缓冲管理处理的中断限于来自 路径A的中断，所以，与上述处理相关联的、音频解码器104上的负担可
以被降低。
在步骤ST14，
单元21判定路径A的延迟时间(延迟时间A)是否大于路径C的延 迟时间(延迟时间C)。如果是，则处理进行到步骤ST15，否则，处理 进行到步骤STll。
在步骤ST15，
14单元21将路径C设置为具有最短延迟时间的路径，g卩，IHP。 在步骤ST16，单元21计算路径C的延迟时间(延迟时间C)与步骤ST5设置的主 路径的延迟时间(延迟时间M)之间的差(即，相对延迟时间)diff，并 且存储该差。在步骤ST17，单元21仅允许来自路径C的中断并且禁止其它中断。因此，用于同步确定处理、解码处理和缓冲管理处理的中断限于来自路径C的中断，所以，与上述处理相关联的、音频解码器104上的负担可以被降低。利用以上处理，由于触发同步确定处理、解码处理和缓冲管理处理的 中断可以限于具有最短延迟的一个输出路径，所以根据本实施例的音频解 码器104中的各个组件上的负担可以被降低。现在，将描述用于禁用通过图4中描述的方法设置的IHP并且将该 IHP改为另一路径的方法。图5是示出禁用所设置的IHP并且将IHP改为另一路径的方法的流程图。在步骤ST21，控制单元21将不被激活的所有路径设置成最大值加1。该最大值例 如可以是对于转送音频流中的一个分组而言足够长的时间段。 在步骤ST22， 单元21选择主输出路径。 在步骤ST23，控制单元21判定路径C的延迟时间(延迟时间C)是否大于路径B 的延迟时间(延迟时间B)。如果是，则处理进行到步骤ST24，否则， 处理进行到步骤ST31。在步骤ST24，单元21判定路径A的延迟时间(延迟时间A)是否大于路径B的延 迟时间(延迟时间B)。如果是，则处理进行到步骤ST25，否则，处理进行到步骤ST28。 在步骤ST25，单元21选择路径B作为具有最短延迟时间的路径，即，IHP。 在步骤ST26，单元21计算路径B的延迟时间(延迟时间B)与步骤ST22设置的主 路径的延迟时间(延迟时间M)之间的差(即，相对延迟时间)diff，并 且存储该差。在步骤ST27，单元21仅允许来自路径B的中断并且禁止其它中断。 因此，用于同步确定处理、解码处理和缓冲管理处理的中断限于来自 路径B的中断，所以，与上述处理相关联的、音频解码器104上的负担可以被降低。在步骤ST28，单元21将路径A设置为具有最短延迟时间的路径，即IHP。 在步骤ST29，单元21计算路径A的延迟时间(延迟时间A)与步骤ST22设置的 主路径的延迟时间(延迟时间M)之间的差(即，相对延迟时间)diff， 并且存储该差。在步骤ST30，单元21仅允许来自路径A的中断并且禁止其它中断。因此，用于同步确定处理、解码处理和缓冲管理处理的中断限于来自路径A的中断，所以，与上述处理相关联的、音频解码器104上的负担可以被降低。在步骤ST31，单元21判定路径A的延迟时间(延迟时间A)是否大于路径C的延 迟时间(延迟时间C)。如果是，则处理进行到步骤ST32，否则，处理 进行到步骤ST28。在步骤ST32，单元21将路径C设置为具有最短延迟时间的路径，S卩，IHP。在步骤ST33，单元21计算路径C的延迟时间(延迟时间C)与步骤ST22设置的主 路径的延迟时间(延迟时间M)之间的差(即，相对延迟时间)diff，并 且存储该差。在步骤ST34，单元21仅允许来自路径C的中断并且禁止其它中断。因此，用于同步确定处理、解码处理和缓冲管理处理的中断限于来自路径C的中断，所以，与上述处理相关联的、音频解码器104上的负担可以被降低。如上所述，具有最短延迟的IHP可以被改为另一路径。现在将描述由控制单元21对每个输出路径的(用于数据读取的)中 断监视和缓冲管理进行控制的方法。图6是示出该由控制单元21对每个输出路径的(用于数据读取的) 中断监视和缓冲管理进行控制的这一处理的流程图。在步骤ST41，控制单元21判定是否存在任何这样的中断，所述中断请求与一个预 定时间单位(以下，称为"1AU")相对应的音频分组数据的输出。预定 时间单位例如可以是用于转送一个PES所需的时间或用于写入存储器3中 的每个缓冲器或从其中读出所需的时间。如果存在任一中断，则处理进行到步骤ST42，否则，处理结束。在步骤ST42，单元21将存储器3中对应于当时被激活的所有输出路径的各个缓冲 器中的读位置移动1AU。因此，可以更新所有输出路径的读位置。 在步骤ST43,单元21判定是否是表示时间戳(PTS)通知定时。PTS通知定时是预定用于通知PTS的定时。例如，如果该定时被配置 使得通知可以在读取相当于若干个AU的数据后完成，则在这些AU被读 取之后，PTS将被通知。如果是PTS通知定时，则处理进行到步骤ST44，否则，处理结束。在步骤ST44,单元21判定中断是否来自主输出路径。如果是，则处理进行到步骤ST45，否则，处理进行到步骤ST46。 在步骤ST45，单元21通知主输出路径的PTS信息。 在步骤ST46，单元21将被中断的路径的延迟时间与主输出路径的延迟时间之间的 差diff添加到后一延迟时间并且将结果作为PTS信息进行通知。利用以上配置，存储器3中对应于当时被激活的所有输出路径的各个 缓冲器中的读位置被移动1AU，使得所有输出路径的读位置都可以被更 新。现在，将描述由控制单元21对(用于数据写入的)解码处理和缓冲 管理处理进行控制的方法。图7是示出由控制单元21对(用于数据写入的)解码处理和缓冲管 理处理进行控制的这些处理的流程图。在步骤ST51，控制单元21判定是否存在任何这样的中断，所述中断请求1AU的音 频数据的输出。如果存在，则处理进行到步骤ST53，否则，处理进行到ST52。 在步骤ST52，单元21判定是否存在对1AU的音频数据进行解码的任何请求。 如果存在，则处理进行到步骤ST53，否则，处理结束。 在步骤ST53，判定对应于活动路径(active path)的缓冲器中是否存在任何缓冲器 处于缓冲器满状态。缓冲器满状态被定义为这样的状态对应于三个输出路径的三个缓冲 器中的至少一个缓冲器是满的(或接近满的)。在这种情况中，如果不存 在任何来自处于缓冲器满的状态并且具有最长延迟时间的路径的输出，则 由于缓冲器接近满，所以不可以开始对该缓冲器的解码或写入。18当在对应于这三个路径的缓冲器中，有缓冲器处于缓冲器满状态，则
处理结束，否则，处理进行到步骤ST54。 在步骤ST54，
单元21执行对在步骤ST52处请求的AU的解码处理。 注意，本实施例不限制该解码处理的细节，并且任何现有技术都可以 用于该处理。
在步骤ST55，
控制单元21将在步骤ST54处解码的数据存储在相应的缓冲器中。 在步骤ST56，
单元21将在步骤ST54处解码的AU的PTS存储在具有存储缓冲器的 与存储器3成对的存储器1中。 在步骤ST57，
控制单元21将存储器3中对应于当时被激活的所有输出路径的各个 缓冲器中的写位置移动1AU。因此，可以更新所有输出路径的写位置。
利用以上配置，存储器3中对应于当时被激活的所有输出路径的各个 缓冲器中的写位置被移动1AU，使得所有输出路径的写位置都可以被更 新。
此外，由于单元21在存在任一处于缓冲器满状态的缓冲器时完成该 处理，所以可以避免音频解码器104的整个处理的速度变慢而不会在缓冲 器上施加不必要的负担。
如上所述，根据本实施例的AV系统100，由于触发同步确定处理、 解码处理和缓冲管理处理的中断可以限于具有最短延迟的一个输出路径， 所以各个组件上的处理负担可以被降低。
并且，由于具有最短延迟的输出路径可以被自由切换，所以，该系统 是方便的。
并且，对于缓冲管理处理，进行读时，存储器3中对应于当时被激活 的所有输出路径的各个缓冲器中的读位置被移动1AU，使得所有输出路 径的读位置都可以被更新，而进行写时，存储器3中对应于当时被激活的 所有输出路径的各个缓冲器中的写位置被移动1AU，使得所有输出路径的写位置都可以被更新。
此外，对于有关写的缓冲管理处理，由于单元21在存在任一处于缓
冲器满状态的缓冲器时完成该处理，所以可以避免音频解码器104的整个 处理的速度变慢而不会在缓冲器上施加不必要的负担。
将理解，本发明不限于上述实施例，并且可以对本实施例的各个组件
进行各种修改或替换而不偏离本发明的技术方面或其等价物的范围。
尽管已经在上述实施例中描述了音频解码器104调节延迟时间并且执
行AV同步的方法，但是本发明不限于此，并且视频解码器可以调节每个
路径的延迟时间并且执行AV同步。
本申请包含与2008年9月4日在日本专利局递交的日本优先权专利
申请JP 2008-227506中所公开的主题相关的主题，其全部内容通过引用被
结合于此。
本领域技术人员应当理解，根据设计需要和其它因素可以进行各种修 改、组合、子组合和更改，只要它们在所附权利要求及其等价物的范围以 内即可。
权利要求
1.一种视听系统，包括输入单元，所述输入单元用于接收包含视频数据和音频数据的数据并且将所述数据分离成所述音频数据和所述视频数据；视频解码器，所述视频解码器用于对由所述输入单元分离出的所述视频数据进行解码；音频解码器，所述音频解码器用于对由所述输入单元分离出的所述音频数据进行解码；以及输出单元，所述输出单元用于将由所述视频解码器解码后的所述视频数据和由所述音频解码器解码后的所述音频数据进行叠加并且输出，其中所述视频解码器或所述音频解码器具有多个数据输出路径；并且所述视频解码器或所述音频解码器设置所述输出路径中每一个输出路径的延迟时间以使所述解码后的视频数据与所述解码后的音频数据同步。
2. 根据权利要求l所述的视听系统，其中，所述视频解码器或所述音 频解码器包括控制单元，所述控制单元用于执行对由所述输入单元分离出的所述视 频数据或所述音频数据进行解码的解码处理；缓冲存储器，所述缓冲存储器用于存储由所述控制单元解码后的视频 数据或音频数据，所述缓冲缓冲器设有与所述输出路径的编号相对应的数 目；以及输出接口，所述输出接口设有与所述输出路径的数目相对应的数目， 并且其中所述输出接口针对所述输出路径中的每一个输出路径从所述缓冲存储 器中读取解码后的视频数据或解码后的音频数据，并且每次读取预定量的 数据时向所述控制单元发送对所述输出路径中的每一个输出路径而言独立 的中断信号；并且所述控制单元响应于来自所述输出接口的中断信号中具有最短延迟的 输出接口的中断信号，执行所述解码处理和缓冲管理处理，以对将解码后的视频数据或解码后的音频数据写入所述缓冲存储器或从所述缓冲存储器 中读出进行管理。
3. 根据权利要求2所述的视听系统，其中，所述控制单元仅允许具有 最短延迟的输出路径的输出接口来输出中断信号并且禁止其它输出路径输 出中断信号。
4. 根据权利要求3所述的视听系统，其中，所述控制单元当通过将从 预定输出路径的输出接口输出预定量的视频数据或音频数据的完成通知给 所述音频解码器或所述视频解码器来执行同步时，通知从所述具有最短延 迟的输出路径的输出接口输出所述预定量的视频数据或音频数据的完成， 以及将从所述具有最短延迟的输出路径的输出接口输出所述预定量的视频 数据或音频数据的完成与从所述预定输出路径的输出的完成之间的时间差 通知给所述音频解码器或所述视频解码器。
5. 根据权利要求4所述的视听系统，其中，所述控制单元响应于与读 取预定量的视频数据或音频数据相关联的中断信号，将与正在使用的所有 输出路径相关联的缓冲存储器的读位置移动与所述预定量相对应的量。
6. —种解码器，包括控制单元，所述控制单元用于执行对视频数据或音频数据进行解码的 解码处理；缓冲存储器，所述缓冲存储器用于存储由所述控制单元解码后的视频 数据或音频数据，所述缓冲缓冲器设有与所述输出路径的数目相对应的数 目；以及输出接口 ，所述输出接口设有与所述输出路径的数目相对应的数目， 并且其中所述输出接口针对所述输出路径中的每一个输出路径从所述缓冲存储 器中读取所述解码后的视频数据或所述解码后的音频数据，并且每次读取 预定量的数据时向所述控制单元发送对所述输出路径中的每一个输出路径 而言独立的中断信号；并且所述控制单元响应于来自所述输出接口的中断信号中具有最短延迟的 输出接口的中断信号，执行所述解码处理和缓冲管理处理，以对将解码后的视频数据或解码后的音频数据写入所述缓冲存储器或从所述缓冲存储器 中读出进行管理。
全文摘要
一种视听系统及用于视听系统的解码器，该视听系统包括用于接收包含视频数据和音频数据的数据并且将数据分离成音频数据和视频数据的输入单元；用于对由输入单元分离出的视频数据进行解码的视频解码器；用于对由输入单元分离出的音频数据进行解码的音频解码器；以及用于将由视频解码器解码后的视频数据和由音频解码器解码后的音频数据进行叠加并且输出的输出单元。视频解码器或音频解码器具有多个数据输出路径；并且设置输出路径中的每一个输出路径的延迟时间以使解码后的视频数据与解码后的音频数据同步。
文档编号H04N7/52GK101668217SQ20091017109
公开日2010年3月10日 申请日期2009年9月4日 优先权日2008年9月4日
发明者吉村正树, 山内功次 申请人:索尼株式会社