并行光缆的检测方法及系统的制作方法

文档序号:7717112阅读:221来源:国知局
专利名称:并行光缆的检测方法及系统的制作方法
技术领域
本发明涉及通信领域,具体而言,涉及一种并行光缆的检测方法及系统。
背景技术
近年来,互联网出现了很多如P2P点对点服务点播,高清互联网视频点播以及实 时海量电子商务数据处理等等新业务,为了满足这些业务日益发展的需求,对互联网设备 的带宽要求也越来越高。越来越多的通信设备制造商采用并行处理以及集群互联等方式来 解决原来单个机框处理能力不足带来的互联网带宽限制问题。以处于网络拓扑核心节点的 高端路由器为例,通常采用的单机框系统由于单板机械尺寸的限制,无法提供更多的接口 数量,更高速率的单端口线卡由于标准尚未正式定稿等原因未得到规模商用。因此部分高 端设备商转向研发集群互联的路由器群来代替原来的单框路由器来满足互联网带宽需求 越来越大的需求。在相关技术中描述了一种交换框、集群路由器的概念。其中提到了多个集群路由 器交换框之间通过光缆来进行连接,显然由于路由器的交换带宽巨大,如果采用单光纤来 传输的话,需要的光纤数目将非常之大,目前的高端路由器总交换带宽都在Tbps以上,而 单光纤的传输带宽在IOG以内,至少需要几百根光纤才能完成这样的集群系统的互联,这 些互联光线的管理也是集群路由器的日常维护的一个难题。近年来随着并行光模块技术 的发展,给了设备供应商采用并行光互联技术替代单光纤互联有力的支持。目前主流的 ?^^T7 IlIfeft πfeitw P0P4(P0P4(Four channel Pluggable Optical Transceiver)) > QSFP(Quad Small Form-factor Pluggable Transceiver)以及 SNAP12 等,其中以 SNAP12 标准由于单个接口的光纤数目集成度最高成为了互联光互联技术采用的光电转换模块首 选类型,配合SNAP12光模块使用的并行光纤/光缆有下列几种规格符合EIA/TIA 604-5 标准的MPO型接口(Multi-fiber Push-On)、MTP (US CONEC公司注册专利的改进型MPO接 口)、MT (Mechanical Transfer)型接口。同样的以集群路由器为例,如果原来需要100根 单光纤互联,如果采用ΜΡ0/ΜΤΡ/ΜΤ标准的并行光缆,那么只需要100/12约9个接口。这样 电信设备制造商可以在有限的机械尺寸结构上,布下尽可能多的并行光缆接口,相应的集 群路由器的整体性能会更提高一个层次。并行光缆互联技术带来的巨大便利不仅在集群路由器中有所体现,在高清户外视 频广告,高速并行超级计算机群等领域也有广泛的应用前景。但是由于光缆有着易损坏的 特点,且光纤生产厂家在光纤出场质量检测时一般只作一些很初级的通断测试,很有可能 不能满足电信设备商的应用要求。相关技术中有一些检测光纤的传输质量的技术,如相关 技术中描述了光时域反射仪和使用光脉冲来测试光纤的方法。主要涉及到的技术是使用 OTDR(Optical Time Domain Reflectometer)利用光线在光纤中传输时的瑞利散射和菲涅 尔反射所产生的背向散射而制成的精密的光电一体化仪表,它被广泛应用于光缆线路的维 护、施工之中,可进行光纤长度、光纤的传输衰减、接头衰减和故障定位等的测量中。然而在 目前的数据通信系统中光缆主要传输的是高速串行数据流,由于光缆对于通信协议透明,4因此可以支持多种协议,例如:XAUI 的 3. 125Gb/s,Fibre Channel (l/2/4Gb/s)。相关技术中只是从物理信号的角度来检测光纤,而放到通信系统的实际应用中不 一定能满足相关协议要求的诸如误码率等要求。对并行光缆来说检测难度相对单根光纤更 大,目前并行光缆检测领域基本处于空白状态。但是随着后续高速并行光互联技术的不断 成熟,并行光缆有着非常广泛的应用前景。所需要的但常规技术不能提供的一种通过在待 测并行光缆里模拟传输实际通信协议码型的数据流,并进行环回接收比较的方法以及相应 得的测试装置。针对相关技术中对并行光缆的检测难度比较大且检测后的光缆往往仍存在缺陷 的问题,目前尚未提出有效的解决方案。

发明内容
针对相关技术中对并行光缆的检测难度比较大的问题而提出本发明,为此,本发 明的主要目的在于提供一种并行光缆的检测方法及系统,以解决上述问题。为了实现上述目的,根据本发明的一个方面,提供了 一种并行光缆的检测方法。根据本发明的并行光缆的检测方法,应用于包括码型生成单元和解码检测单元的 检测系统,该方法包括将测试码流分别加载到码型生成单元和解码检测单元;码型生成 单元经由并行光缆向解码检测单元发送测试码流;解码检测单元通过接收到的测试码流得 到并行光缆的检测参数。优选地,检测参数为并行光缆的传输质量参数,将测试码流加载到解码检测单元 中后得到预存的传输质量标准,在解码检测单元通过接收到的测试码流得到并行光缆的检 测参数之后,该方法还包括解码检测单元将传输质量参数与预存的传输质量标准相比较; 在传输质量参数符合预存的传输质量标准的情况下,则判定检测系统本身工作正常。优选地,码型生成单元经由并行光缆向解码检测单元发送测试码流包括码型生 成单元将测试码流发送至发送光模块;发送光模块对测试码流进行电光转换;在测试码流 经过被测光缆后,接收光模块对测试码流进行光电转换;接收光模块将测试码流发送至解 码检测单元。优选地,检测系统上安装有光模块替代板,其中,光模块替代板包括发送光模块替 代单元和接收光模块替代单元,发送光模块替代单元和接收光模块替代单元分别用于代替 发送光模块和接收光模块以对检测系统本身进行检测。优选地,传输质量参数包括传输误码率、传输误码率和传输时延。优选地,在码型生成单元经由并行光缆向解码检测单元发送测试码流之前,该方 法还包括设置码型生成单元经由被测光缆到解码检测单元的回环。优选地,将测试码流分别加载到码型生成单元和解码检测单元包括从预设码型 数据库中选择需要测试的数据流码型;将数据流码型分别加载到码型生成单元与解码检测 单元。为了实现上述目的,根据本发明的另一方面,提供了一种并行光缆的检测系统。根据本发明的并行光缆的检测系统包括码型生成单元,用于发送测试码流;解 码检测单元,用于根据接收到的流经并行光缆的测试码流得到并行电缆的检测参数。优选地,该系统还包括光模块替代板,与码型生成单元和解码检测单元组成回环,其中,光模块替代板包括发送光模块替代单元和接收光模块替代单元,发送光模块替代 单元和接收光模块替代单元分别用于代替发送光模块和接收光模块以对检测系统本身进 行检测。优选地,该系统还包括码型数据库,与码型生成单元和解码检测单元分别连接, 用于存储需要测试的数据流码型。通过本发明,采用将测试码流分别加载到码型生成单元和解码检测单元;码型生 成单元经由并行光缆向解码检测单元发送测试码流;解码检测单元通过接收到的测试码流 得到并行光缆的检测参数,解决了相关技术中对并行光缆的检测难度比较大且检测后的光 缆往往仍存在缺陷的问题,进而提高了经过测试后的并行光缆在相应的通信系统中应用的可靠性。


此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发 明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中图1是根据本发明实施例的并行光缆的检测方法的流程图;图2是根据本发明实施例的基于测试系统的FPGA内部逻辑自检原理框图;图3是根据本发明实施例的基于测试系统的高速SERDES物理连接自检原理框 图;图4是根据本发明实施例的测试系统的对于ΜΡ0/ΜΤΡ/ΜΤ并行光缆的检测原理框 图;图5是根据本发明实施例的SNAP12光模块替代板与SNAP12光模块连接原理框图 对比的示意图;图6是根据本发明实施例的总体测试流程图。
具体实施例方式功能概述考虑到相关技术中对并行光缆的检测难度比较大且检测后的光缆仍存在缺陷,本 发明实施例提供了一种并行光缆的检测方法及系统。该方法包括将测试码流分别加载到 码型生成单元和解码检测单元;码型生成单元经由并行光缆向解码检测单元发送测试码 流;解码检测单元通过接收到的测试码流得到并行光缆的检测参数。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相 互组合。下面将参考附图并结合实施例来详细说明本发明。
根据本发明的实施例,提供了 一种并行光缆的检测方法。图1是根据本发明实施例的并行光缆的检测方法的流程图;如图1所示,该方法包括如下的步骤S102至步骤S106 步骤S102,将测试码流分别加载到码型生成单元和解码检测单元;步骤S104,码型生成单元经由并行光缆向解码检测单元发送测试码流;步骤S106,解码检测单元通过接收到的测试码流得到并行光缆的检测参数(优选 地,该检测参数为并行光缆的传输质量参数)。
优选地,根据本发明方法可以检测出的通信系统传输质量参数还可以包括传输 误码率,传输速率,传输延迟。解码检测单元通过解析接收到的测试码流以得到并行光缆的 检测参数。下面将结合实例对本发明实施例的实现过程进行详细描述。本发明采用的并行光缆检测系统由FPGA或CPLD或ASIC或与非门单元组合等可 编程逻辑器件内部逻辑(以下简称FPGA)来提供具备高速SERDES的通信协议码型数据库, 校验码生成与检测单元,以及SNAP12收发光模块构成.将待测光缆分别连接SNAP12收发 光模块构成光路环回,后续从通信协议码型数据库选择准备测试的码型,并装载到校验码 生成单元中,由校验码生成单元发送校验码,然后校验码检测单元进行检测,符合相关通信 协议传输误码率要求,视为待测光缆检测通过。图2是根据本发明实施例的基于测试系统的FPGA内部逻辑自检原理框图。如图2所示,该测试系统在对并行光缆进行测试前的FPGA内部逻辑自检包含以下 步骤步骤S201,测试系统通过串口或并口或USB 口或其它常用扩展接口与计算机相连 接好后,进行测试板电源上电。步骤S202,通过计算机上位机控制软件来访问测试系统FPGA芯片内部的测试地 址,进行预设的内部常规逻辑检测。步骤S203,从预设通信协议码型数据库中选择将要测试的数据流码型(优选地, 可以是具体的数据码流,也可以是数据码流类型索引号),分别加载到码型生成单元与解码 检测单元。步骤S204,通过计算机上位机控制软件设置码型控制单元到解码检测单元的回 环,并启动码型生成单元内部逻辑开始模拟发送符合实际通信协议的码流(如果在步骤 S203中加载的是具体码流,那么该处指的就是该码流。如果前一标注加载的是索引号,那么 此处就是码型生成单元根据索引号发出的实际码流)。这些测试码流通过FPGA逻辑内部回 环到解码检测单元。解码检测单元根据已加载的实际通信协议所要求的误码率等通信系统 传输质量衡量标准来进行检测。步骤S205,在预设的检测时间完成第4步操作后,通过计算机上位机控制软件获 得解码检测单元所检测到的误码率等通信系统传输质量衡量结果,与预制(预存)的相关 实际通信协议误码率标准相比较,如果符合表明FPGA内部逻辑自检通过。图3是根据本发明实施例的基于测试系统的高速SERDES物理连接自检原理框图。如图3所示,该测试系统在对并行光缆进行测试前的高速SERDES物理连接自检包 含以下步骤步骤S301,测试系统通过串口或并口或USB 口或其它常用扩展接口与计算机相连 接,并且安装SNAP12光模块替代板,替代板与测试系统通过Meg-Array SNAP 12光模块BGA 插座相连接(插座型号为FCI持有专利的FCI 84512-102LF),替代板分别由SNAP12发送光 模块替代单元,SNAP12发送光模块替代单元以及两个替代单元之间的高速互联电连接线所 组成。安装完后进行测试板电源上电。步骤S302,通过计算机上位机控制软件来访问测试系统FPGA芯片内部的测试地 址,进行预设的内部常规逻辑检测。
步骤S303,从预设通信协议码型数据库中选择将要测试的数据流码型,分别加载 到码型生成单元与解码检测单元。步骤S304,通过计算机上位机控制软件启动码型生成单元内部逻辑开始模拟发送 符合实际通信协议的码流。这些测试码流通过SNAP12光模块替代板回环到解码检测单元。 解码检测单元根据已加载的实际通信协议所要求的误码率等通信系统传输质量衡量标准 来进行检测。步骤S305,在预设的检测时间完成第4步操作后,通过计算机上位机控制软件获 得解码检测单元所检测到的误码率等通信系统传输质量衡量结果,与预制的相关实际通信 协议误码率标准相比较,如果符合表明高速SERDES物理连接自检通过。图4是根据本发明实施例的测试系统的对于ΜΡ0/ΜΤΡ/ΜΤ并行光缆的检测原理框 图。如图4所示,该测试系统在对并行光缆进行测试前的高速SERDES物理连接自检包 含以下步骤步骤S401,测试系统通过串口或并口或USB 口或其它常用扩展接口与计算机相 连接,并且分别安装SNAP12发送光模块与SNAP12接收光模块,光模块与测试系统通过 Meg-Array SNAP 12光模块BGA插座相连接(插座型号为FCI持有专利的FCI84512-102LF)。 将待测ΜΡ0/ΜΤΡ/ΜΤ接口并行光缆的两个接口端面分别与SNAP12发送光模块以及SNAP12 接收光模块相连。安装完后进行测试板电源上电。步骤S402,通过计算机上位机控制软件来访问测试系统FPGA芯片内部的测试地 址,进行预设的内部常规逻辑检测。步骤S403,从预设通信协议码型数据库中选择将要测试的数据流码型,分别加载 到码型生成单元与解码检测单元。步骤S404,通过计算机上位机控制软件启动码型生成单元内部逻辑开始模拟发送 符合实际通信协议的码流。这些测试码流通过SNAP12发送光模块进行电光转换后,再经过 待测光缆传输后到达SNAP12接收光模块进行光电转换后到解码检测单元。解码检测单元 根据已加载的实际通信协议所要求的误码率等通信系统传输质量衡量标准来进行检测。优选地,在本实施例中可以检测出的通信系统传输质量参数可以包括传输误码 率,传输速率,传输延迟。步骤S405,在预设的检测时间完成第4步操作后,通过计算机上位机控制软件获 得解码检测单元所检测到的误码率等通信系统传输质量衡量结果,与预制的相关实际通信 协议误码率标准相比较,如果符合表明待测并行光缆符合该通信协议应用要求。由上述方案可以看出,本发明有别于传统的物理信号测量方式来测试光纤/光 缆,而是直接利用可编程逻辑器件模拟实际应用通信协议信号源,并通过检测单元进行误 码率比较的方式来衡量光纤/光缆在实际通信系统中的使用的可靠性。预设通信协议码型 数据库,码型生成单元,解码检测单元这三个核心功能单元利用可编程逻辑器件来实现。可 编程逻辑器件中,尤其是高端FPGA来实现有着内部逻辑资源丰富,可支持电平标准丰富等 特点,具备较多数目的高速SERDES资源,能满足复杂通信协议算法复杂,传输速率高等特 点。另外可编程逻辑器件的可编程特点,又为并行光缆在后续通信协议码型数据库的升级 提供了可能。对FPGA内部逻辑的自检以及各功能单元验证可以在计算机上位机控制程序辅助下很方便的实现。与现有技术相比,本发明还引入了 SNAP12光模块替代板这个既实用又成本低的 辅助器材。一般的,FPGA通过高速SERDES与SNAP12光模块插座进行高速物理信号的连接, 如果这个物理通道出现了问题将会影响到光纤测试系统的测试可靠性。SNAP12光模块替 代板分别由SNAP12发送光模块替代单元,SNAP12接收光模块替代单元以及两个替代单元 之间的高速互联电连接线所组成。SNAP12光模块替代板的引入可以在通信链路上覆盖到 FPGA到SNAP12光模块插座之间的高速SERDES物理链路。SNAP12光模块替代板与测试系 统的安装配合与SNAP12光模块一样都是通过Meg-Array SNAP 12光模块BGA插座相连接。 不同的是使用SNAP12光模块替代板的整个通信链路全部都是电信号传输,而使用SNAP12 光模块结合光缆连接的话,通信链路上信号演变过程是高速SERDES电信号输-SNAP12发 送光模块进行电光转换-光信号通过待测并行光缆传输-SNAP12接收光模块进行光电转 换-高速SERDES电信号输出给FPGA。图5是根据本发明实施例的SNAP12光模块替代板与SNAP12光模块连接原理框图 对比的示意图。SNAP 12光模块替代板与SNAP12光模块连接原理框图具体的对比如图5所示。对于ΜΡ0/ΜΤΡ接口类型的并行光缆可以直接在测试系统上进行测试,对于MT接口 类型的并行光缆需要配合使用MT转MPO接口的法兰盘使用。图6是根据本发明实施例的总体测试流程图。首先需要执行图1与图2所描述的光缆检测系统内部逻辑环回检测以及SNAP12 光模块替代板环回检测,如果通过检测表明并行光缆检测系统自检通过,满足检测并行光 缆的要求。以SNAP12发送光模块型号是EMCORE的MTX9516,SNAP12接收光模块型号是 EMCORE 的 MRX9516,Meg-Array SNAP 12 光模块 BGA 插座是 FCI 的 84512-102LF,FPGA 是 LATTICE的SCM40,待测光缆是MOLEX的SD-106272-514Y为例,下面结合图6对并行光缆检 测系统的技术方案的实施作进一步的详细描述,如图6所示,进行各种测试或者升级的步 骤如下步骤S601,装载有电源单元,计算机通信单元,FPGA单元,SNAP 12光模块插座单元 的并行光缆测试系统通过串口或并口或USB 口或其它常用扩展接口与计算机相连接。步骤S602,将 SNAP12 发送光模块 MTX9516 安装到 Meg-Array SNAP 12TX 光模块 BGA 插座上,将SNAP12接收光模块MRX9516安装到Meg-Array SNAP12RX光模块BGA插座上。步骤S603,判断待测光缆是否是MT接口。如果判断结果为是,转步骤S605,如果 判断结果为否,转步骤S604。步骤S604,将待测光缆MOLEX的SD-106272-514Y的ΜΡ0/ΜΤΡ接口直接接到 MTX9516光模块的ΜΡ0/ΜΤΡ接口上。步骤S605,待测并行光缆的另一头由于是MT头不能直接对插光模块,需要通过一 个ΜΤ/ΜΡ0转接法兰盘后再接到MRX9516光模块的ΜΡ0/ΜΤΡ接口上。步骤S606,并行光缆测试系统电源单元上电。步骤S607,通过计算机上位机控制软件来访问测试系统FPGA芯片内部的测试地 址,进行预设的内部常规逻辑检测,这个步骤既用来判断计算机上位机控制软件是否能够正常的访问并行光缆测试系统FPGA LATTICE的SCM40内部的逻辑寄存器,又可以对FPGA LATTICE的SCM40内部的逻辑进行基本功能自检。步骤S608,从LATTICE SCM40内部的预设通信协议码型数据库中选择将要测试的 数据流码型如IEEE 802. 3规定的IOG以太网3. 125Gbps的XAUI信号,然后将XAUI的码型 选项加载到LATTICE SCM40的码型生成单元,同时将XAUI码型的误码率要求以及编解码方 式加载到LATTICE SCM40的解码检测单元。步骤S609,通过计算机上位机控制软件启动LATTICE SCM40码型生成单元内部逻 辑模拟发送12路符合IOG以太网通信协议XAUI信号的码流。每一路码流都对应SNAP12 发送/接收光模块以及待测光缆MOLEX SD-106272-514Y的一个通道。以其中一个通道为 例,码型生成单元通道1产生的测试码流通过SNAP 12MTX9516光模块的通道1进行电光 转换后从VCSEL阵列的通道1形成光信号出射,再经过待测光缆的光纤通道1传输后到达 SNAP12MRX9516接收光模块的PIN接收阵列通道1进行光电转换后到LATTICE SCM40的解 码检测单元的通道1。连续运行测试码流发送与检测到预设时间后。解码检测单元根据解 码结果进行实际误码率的计算并传送给计算机上位机控制软件。步骤S610,计算机上位机控制软件获得解码检测单元所检测到的误码率等通信系 统传输质量衡量结果,与预制的相关实际通信协议误码率标准相比较,判断实测误码率是 否大于标准要求的误码率。如果判断结果为是,转步骤S611,如果判断结果为否,转步骤 S612。步骤S611,光缆检测不通过。步骤S612,如果符合表明待测并行光缆相应通道符合该通信协议应用要求。如果 待测并行光缆MOLEX SD-106272-514Y的全部12个通路都测试通过,则判定待测的并行光 缆MOLEX SD-106272-514Y符合IEEE 802. 3规定的IOG以太网3. 125G XAUI信号的实际传 输要求。根据此流程,ΜΡ0/ΜΤΡ/ΜΤ并行光缆的所有通道都可以遍历测试到,如果实际应用 情况中只使用到并行光缆的部分光纤通道,可以通过计算机上位机控制程序,将FPGA中码 型生成单元与解码检测单元的相关通道关闭即可。针对一些并行光缆在FPGA的预设通信协议码型数据库之外的一些应用。例如在 一些通信协议中还会用到一些伪随机码PRBS的检测方法,这种PRBS码型在某种程度上可 以等效实际码型数据流的传输效果。我们只需要将PRBS码型增加到FPGA的通信协议码型 数据库即可。从以上的描述中,可以看出,本发明实现了如下技术效果本发明克服了目前基于物理信号的角度来检测并行光缆的方法带来的经过物理 信号测试后在实际通信系统中使用仍不满足相关通信协议要求的缺陷,提供一种利用可编 程逻辑器件模拟并行光缆内光纤通道传输实际通信协议码型的数据流,并进行环回接收比 较的装置以及检测方法,保证经过测试后的并行光缆在相应的通信系统中应用的可靠性, 在并行光缆制造商以及具体使用并行光缆的通信设备制造商中都有一定推广意义。需要说明的是,在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的 计算机系统中执行,并且,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不 同于此处的顺序执行所示出或描述的步骤。10
显然,本领域的技术人员应该明白,上述的本发明的各模块或各步骤可以用通用 的计算装置来实现,它们可以集中在单个的计算装置上,或者分布在多个计算装置所组成 的网络上,可选地,它们可以用计算装置可执行的程序代码来实现,从而,可以将它们存储 在存储装置中由计算装置来执行,或者将它们分别制作成各个集成电路模块,或者将它们 中的多个模块或步骤制作成单个集成电路模块来实现。这样,本发明不限制于任何特定的 硬件和软件结合。以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技 术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修 改、等同替换、改进等,均应包含在本发明的保护范围之内。
权利要求
1.一种并行光缆的检测方法,应用于包括码型生成单元和解码检测单元的检测系统, 其特征在于,所述方法包括将测试码流分别加载到所述码型生成单元和所述解码检测单元; 所述码型生成单元经由并行光缆向所述解码检测单元发送所述测试码流; 所述解码检测单元通过接收到的测试码流得到所述并行光缆的检测参数。
2.根据权利要求1所述的方法,其特征在于,所述检测参数为所述并行光缆的传输质 量参数,将测试码流加载到所述解码检测单元中后得到预存的传输质量标准,在所述解码 检测单元通过接收到的测试码流得到所述并行光缆的检测参数之后,所述方法还包括所述解码检测单元将所述传输质量参数与预存的传输质量标准相比较; 在所述传输质量参数符合所述预存的传输质量标准的情况下,则判定所述检测系统本 身工作正常。
3.根据权利要求2所述的方法,其特征在于,所述码型生成单元经由并行光缆向所述 解码检测单元发送所述测试码流包括所述码型生成单元将所述测试码流发送至发送光模块; 所述发送光模块对所述测试码流进行电光转换;在所述测试码流经过被测光缆后,接收光模块对所述测试码流进行光电转换; 接收光模块将所述测试码流发送至所述解码检测单元。
4.根据权利要求3所述的方法,其特征在于,所述检测系统上安装有光模块替代板,其 中,所述光模块替代板包括发送光模块替代单元和接收光模块替代单元,所述发送光模块 替代单元和所述接收光模块替代单元分别用于代替所述发送光模块和所述接收光模块以 对所述检测系统本身进行检测。
5.根据权利要求2至4中任一项所述的方法,其特征在于,所述传输质量参数包括传输 误码率、传输误码率和传输时延。
6.根据权利要求1至4中任一项所述的方法,其特征在于,在所述码型生成单元经由并 行光缆向所述解码检测单元发送所述测试码流之前,所述方法还包括设置所述码型生成单元经由被测光缆到所述解码检测单元的回环。
7.根据权利要求1至4中任一项所述的方法,其特征在于,将测试码流分别加载到所述 码型生成单元和所述解码检测单元包括从预设码型数据库中选择需要测试的数据流码型; 将所述数据流码型分别加载到所述码型生成单元与所述解码检测单元。
8.一种并行光缆的检测系统,其特征在于,包括 码型生成单元,用于发送所述测试码流;解码检测单元,用于根据接收到的流经并行光缆的测试码流得到所述并行电缆的检测参数。
9.根据权利要求8所述的系统,其特征在于,所述系统还包括光模块替代板,与所述码型生成单元和所述解码检测单元组成回环,其中,所述光模块 替代板包括发送光模块替代单元和接收光模块替代单元,所述发送光模块替代单元和所述 接收光模块替代单元分别用于代替所述发送光模块和所述接收光模块以对所述检测系统 本身进行检测。
10.根据权利要求8或9所述的系统,其特征在于,所述系统还包括 码型数据库,与所述码型生成单元和所述解码检测单元分别连接,用于存储需要测试 的数据流码型。
全文摘要
本发明公开了一种并行光缆的检测方法及系统,该方法包括将测试码流分别加载到码型生成单元和解码检测单元;码型生成单元经由并行光缆向解码检测单元发送测试码流;解码检测单元通过接收到的测试码流得到并行光缆的检测参数。通过本发明,能够提高经过测试后的并行光缆在相应的通信系统中应用的可靠性。
文档编号H04B10/08GK102045106SQ200910206648
公开日2011年5月4日 申请日期2009年10月23日 优先权日2009年10月23日
发明者严亮, 俞妙, 方冬平, 王琛, 郑吉华 申请人:中兴通讯股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1