专利名称：Ir接口主备链路倒换功能实现装置及方法
技术领域：
本发明涉及一种在TD-SCDMA RRU系统内所使用的实现Ir接口主备链路倒换功能 实现装置及方法。
背景技术：
远端射频单元(RRU)是3G通信系统中重要的组成部分，为附属于基站(NODE B) 的一个通信模块。远端射频单元主要功能是完成盲区覆盖，减少基站数量，该模块可以将数 据通过光纤送到所依附的上级基站的基带单元(BBU)。 TD-SCDMA为了保证RRU与BBU之间通信的可靠性和有效性，采用的是 Ir(Interface between RRU and BBU)接口协议，该接口与基站的关系如附图1所示。Ir 接口支持星型、链型和环型组网形式，具有普通、级联、主备、负荷分担等四种工作模式，在 主备模式下，RRU与BBU的组网形式为星型网络，即RRU通过2个光接口与BBU进行连接。 为了保证通信的可靠性，正常情况下RRU使用主光口与BBU进行数据传输，主光口故障后自 动由备光口完成数据传输，因此主备倒换功能对RRU与BBU之间通信的可靠性有着非常重 要的意义。传统的方法是RRU内部同时处理2个光口上的接收数据，并且将空口上接收的 数据同时通过2个光口回传给BBU，而不管主光口是否故障，这种方法对RRU而言资源要求 比较高，成本也会因此增加不少，而且也不利于系统小型化，进而为系统稳定性增加困难。
发明内容
本发明的目的是为了克服传统方法存在的缺陷，提供一种资源少、成本低、效率 高、功耗低、有利于系统小型化的Ir接口主备链路倒换功能实现装置及方法。本发明方法 和装置是以现场可编程门阵列(FPGA)为核心，相对于中央处理器CPU和数字信号处理器 DSP这些软件控制手段，FPGA是完全并行的硬件架构。基于此我们可以同时接收下行方向 (downlink) 2个光口上的数据，而只将有效光口上的数据通过一个交换矩阵(XCSUM)交换 到下行数据处理单元；同样，在上行方向(uplink), RRU内部将从空口接收的数据处理好 后，也通过一个开关矩阵将上行数据发送到有效光口 ，而另一个光口则不发送，这样就可以 保证上下行方向均各有且仅有一条完好的链路，从而大大节省了 FPGA内部资源，成本和功 耗也因此而降低。 本发明的装置，如图2所示，主要由以下几个部分构成二个激光器、FPGA、 CPU, FPGA分别与二个激光器、CPU相连，每二个激光器完成一条链路的数据传输，该装置各个模 块的功能如下CPU负责提供Ir接口工作模式，并通过数据总线通知FPGA，以便FPGA的二 个交换矩阵(XCSUM)单元能够正确地工作在主备模式下；二个激光器负责完成光电信号或 电光信号的转换；FPGA负责实时接收2个激光器输入的电信号，并将串行数据转换为并行 数据，之后根据Ir接口协议的要求从2条链路中检测出主备链路以控制一个XCSUM1单元 完成主备链路倒换；根据Ir工作模式和主备链路切换命令，另一个XCSUM2再将上下行链路 处理单元的输出信号倒换到链路0和链路l，在完成并串转换后通过二个激光器分别输出到光口 0和光口 1。 本发明的Ir接口主备链路倒换功能实现方法，包括以下步骤 (1) —个激光器0完成光口 O数据的接收和发送；另一个激光器1完成光口 1数
据的接收和发送； (2) CPU对FPGA的寄存器进行配置，通知FPGA工作在主备模式，这样FPGA就认为 2个光口均为下行链路， 一条主链路和一条备用链路；如果CPU不对FPGA的工作模式进行 设置，则FPGA默认工作在Ir接口的级联模式，且光口 0为下行链路，而光口 1为上行链路；
(3)FPGA的二个串/并单元将激光器送来的高速差分串行信号转换为lObit并行 数据，在完成8B/10B译码后输出8bit并行数据； (4) FPGA的主备链路检测单元根据Ir协议的要求，在5ms无线帧的物理层控制字 第16个字节处搜索主链路信息标志0xE7以确定主/备链路，并以此控制XCSUM1和XCSUM2 的工作； (5) FPGA的二个XCSUM单元根据CPU的配置，确定Ir接口的工作模式，若为主备模 式且光口 0为主链路，则XCSUM1将光口 0的数据交换到下行链路处理单元，而将光口 1的 数据全部复位为0再交换到上行链路处理单元，XCSUM2将上行链路处理单元的数据交换到 链路O以回传给BBU，而不转发下行链路处理单元的输出数据，同时将链路1复位为O，并通 知CPU关闭激光器1 ;同理，若I r接口为主备模式且光口 1为主链路，则XCSUM1将光口 1 的数据交换到下行链路处理单元，而将光口 0的数据全部复位为0再交换到上行链路处理 单元，XCSUM2将上行链路处理单元的数据交换到链路1以回传给BBU，而不转发下行链路处 理单元的输出数据，同时将链路0复位为0，并通知CPU关闭激光器0 ;若Ir接口工作在级 联模式，则光口 0为下行链路，光口 1为上行链路，XCSUM1将光口 0的数据交换到下行链路 处理单元，将光口 1的数据交换到上行链路处理单元，相应地，XCSUM2将下行链路处理单元 输出的数据交换到链路O，将上行链路处理单元输出数据交换到链路1 ;
(6) FPGA的下行链路处理单元负责提取本级RRU所需的载波(AxC)数据和控制管 理(C&M)数据，并将下行链路的光口数据经过处理后转发给下一级RRU;
(7) FPGA的上行链路处理单元负责将本级RRU的AxC数据和C&M数据编码成Ir无 线帧，在级联模式下还需要与下级RRU的Ir无线帧进行合成，将合成好的数据传输给BBU ;
(8) FPGA的另二个并/串单元将送到光口上的8bit并行数据进行8B/10B编码，输 出lObit并行数据，之后再将它转换为高速差分串行信号送给激光器，由激光器将电信号 再变为光信号，分别传输给下一级RRU或者BBU。 上述步骤(2)到步骤(8)重复执行，就能实时完成Ir接口主备链路的倒换。
本发明具有资源少、成本低、效率高、功耗低、有利于系统小型化特点。
图1为3G系统中Ir接口与基站的位置示意图。 图2为本发明方法所采用的Ir接口主备倒换装置框图。 图3为本发明方法所采用的主要步骤流程图。 图4为3G系统中Ir接口速率为2. 4576Gbps时5ms无线帧结构示意图。
具体实施例方式
下面结合附图对本发明作进一步说明。 如图2所示，本发明的装置，主要由以下几个部分构成二个激光器、FPGA、 CPU， FPGA分别与二个激光器、CPU相连，每二个激光器完成一条链路的数据传输，该装置各个模 块的功能如下CPU负责提供Ir接口工作模式，并通过数据总线通知FPGA，以便FPGA的二 个交换矩阵(XCSUM)单元能够正确地工作在主备模式下；二个激光器负责完成光电信号或 电光信号的转换；FPGA负责实时接收2个激光器输入的电信号，并将串行数据转换为并行 数据，之后根据Ir接口协议的要求从2条链路中检测出主备链路以控制一个XCSUM1单元 完成主备链路倒换；根据Ir工作模式和主备链路切换命令，另一个XCSUM2再将上下行链路 处理单元的输出信号倒换到链路0和链路l，在完成并串转换后通过二个激光器分别输出 到光口 0和光口 1。 由于Ir接口协议要求RRU同时能够支持普通、级联、主备、负荷分担四种工作模 式，普通模式只使用1个光口 ，另一个光口不具备任何功能，级联模式同时使用2个光口 ， 一 个光口连上一级RRU或BBU，另一个光口连下一级RRU，主备和负荷分担模式均在星型网络 拓扑中使用，2个光口均与BBU相连，一个为主光口，另一个为备光口，为了使FPGA的资源利 用率最大化，最好的方法是在上下行方向只使用一条信号处理单元，在其前后两端分别利 用交换矩阵进行链路切换，以保证Ir在不同工作模式下链路均能够正常通信，图2中的装 置框图正是基于以上因素而设计的，因此具有较高的资源复用率和实用价值。
在图2所示的装置框图中，在对2个光口链路进行主备链路检测时，首先需要对2 个光口上的数据进行同步检测以搜索5ms无线帧头，一旦找到帧头，则链路进入同步状态， 否则链路处于失步状态。根据Ir接口协议，在2.4576Gbps光口速率下，其5ms无线帧结构 如图4所示，协议规定若在第一个超组(Super-GroupO)的第一个组(Group0)的第16个 字节(Bytel5)处发送0xE7标志，且连续发送8个5ms无线帧，则该光口为主光口 ，否则为 备用光口 ，因此，主备链路检测单元可以依此检测出主备链路，给出切换命令，切换命令为 O，表示光口 0为主链路，切换命令为1表示光口 1为主链路。 如图3所示，FPGA的XCSUM1和XCSUM2单元接收来自CPU的Ir接口工作模式配 置命令后，确定Ir接口的工作模式，若为主备模式且光口 0为主链路，则XCSUM1将光口 0 的数据交换到下行链路处理单元，而将光口 1的数据全部复位为0再交换到上行链路处理 单元，XCSUM2将上行链路处理单元的数据交换到链路0以回传给BBU，而不转发下行链路处 理单元的输出数据，同时将链路1复位为O，并通知CPU关闭激光器1 ;同理，若Ir接口为主 备模式且光口 1为主链路，则XCSUM1将光口 1的数据交换到下行链路处理单元，而将光口 0的数据全部复位为0再交换到上行链路处理单元，XCSUM2将上行链路处理单元的数据交 换到链路1以回传给BBU，而不转发下行链路处理单元的输出数据，同时将链路0复位为0， 并通知CPU关闭激光器O。 若Ir接口工作在普通模式，则RRU只使用一个光口 ，另一个光口不使用，同主备模 式原理一样，RRU只采用主光口通信，一旦确定主光口后，FPGA通知CPU将另外一个光口的 激光器关闭，不再接收和发送该光口上的数据。 若Ir接口工作在级联模式，则默认光口 0为下行链路，光口 1为上行链路，XCSUM1 将光口 0的数据交换到下行链路处理单元，将光口 1的数据交换到上行链路处理单元，相应地，XCSUM2将下行链路处理单元输出的数据交换到链路0，将上行链路处理单元输出数据 交换到链路l。 若Ir接口工作在负荷分担模式，则2个光口上同时传输AxC数据，而只有主光口 传输C&M数据，XCSUM1将2个光口上的数据均交换到下行链路处理单元，相应地，XCSUM2将 本级RRU所有AxC数据分成两部分分别交换到2个光口上。 FPGA的下行链路处理单元负责提取本级RRU所需的AxC数据和C&M数据，并将下 行链路的光口数据经过处理后转发给下一级RRU。 FPGA的上行链路处理单元负责将本级 RRU的AxC数据和C&M数据编码成Ir无线帧，在级联模式下还需要与下级RRU的Ir无线 帧进行合成，将合成好的数据传输给BBU。 FPGA的并/串单元将上行链路处理单元输出的 8bit并行数据进行8B/10B编码，变换为10bit并行数据，之后再将它转换为高速差分串行 信号送给激光器，由激光器将电信号再变为光信号，分别传输给下一级RRU或者BBU。
本发明的上述实施例仅仅为说明本发明的方法，本发明保护范围由权利要求书所 限定。
权利要求
Ir接口主备链路倒换功能实现装置，主要由以下几个部分构成二个激光器、FPGA、CPU，其特征在于FPGA分别与二个激光器、CPU相连，每二个激光器完成一条链路的数据传输，CPU负责提供Ir接口工作模式，并通过数据总线通知FPGA，以便FPGA的二个交换矩阵(XCSUM)单元能够正确地工作在主备模式下；二个激光器负责完成光电信号或电光信号的转换；FPGA负责实时接收2个激光器输入的电信号，并将串行数据转换为并行数据，之后根据Ir接口协议的要求从2条链路中检测出主备链路以控制一个XCSUM1单元完成主备链路倒换；根据Ir工作模式和主备链路切换命令，另一个XCSUM2再将上下行链路处理单元的输出信号倒换到链路0和链路1，在完成并串转换后通过二个激光器分别输出到光口0和光口1。
2. Ir接口主备链路倒换功能实现方法，包括以下步骤(1) 一个激光器(0)完成光口 O数据的接收和发送；另一个激光器(1)完成光口 l数 据的接收和发送；(2) CPU对FPGA的寄存器进行配置，通知FPGA工作在主备模式，这样FPGA就认为2个 光口均为下行链路，一条主链路和一条备用链路；如果CPU不对FPGA的工作模式进行设置， 则FPGA默认工作在Ir接口的级联模式，且光口 0为下行链路，而光口 1为上行链路；(3) FPGA的二个串/并单元将激光器送来的高速差分串行信号转换为10bit并行数据， 在完成8B/10B译码后输出8bit并行数据；(4) FPGA的主备链路检测单元根据Ir协议的要求，在5ms无线帧的物理层控制字第16 个字节处搜索主链路信息标志0xE7以确定主/备链路，并以此控制XCSUM1和XCSUM2的工 作；(5) FPGA的二个XCSUM单元根据CPU的配置，确定Ir接口的工作模式，若为主备模式 且光口 0为主链路，则XCSUM1将光口 0的数据交换到下行链路处理单元，而将光口 1的数 据全部复位为0再交换到上行链路处理单元，XCSUM2将上行链路处理单元的数据交换到链 路0以回传给BBU，而不转发下行链路处理单元的输出数据，同时将链路1复位为O，并通知 CPU关闭激光器1 ;同理，若Ir接口为主备模式且光口 1为主链路，则XCSUM1将光口 1的数 据交换到下行链路处理单元，而将光口 0的数据全部复位为0再交换到上行链路处理单元， XCSUM2将上行链路处理单元的数据交换到链路1以回传给BBU，而不转发下行链路处理单 元的输出数据，同时将链路0复位为0，并通知CPU关闭激光器0 ;若Ir接口工作在级联模 式，则光口 0为下行链路，光口 1为上行链路，XCSUM1将光口 0的数据交换到下行链路处理 单元，将光口 1的数据交换到上行链路处理单元，相应地，XCSUM2将下行链路处理单元输出 的数据交换到链路O，将上行链路处理单元输出数据交换到链路1 ;(6) FPGA的下行链路处理单元负责提取本级RRU所需的载波(AxC)数据和控制管理 (C&M)数据，并将下行链路的光口数据经过处理后转发给下一级RRU ;(7) FPGA的上行链路处理单元负责将本级RRU的AxC数据和C&M数据编码成Ir无线 帧，在级联模式下还需要与下级RRU的Ir无线帧进行合成，将合成好的数据传输给BBU ;(8) FPGA的另二个并/串单元将送到光口上的8bit并行数据进行8B/10B编码，输出 10bit并行数据，之后再将它转换为高速差分串行信号送给激光器，由激光器将电信号再变 为光信号，分别传输给下一级RRU或者BBU。上述步骤(2)到步骤(8)重复执行，就能实时完成Ir接口主备链路的倒换。
全文摘要
本发明涉及一种在TD-SCDMA系统内基带单元与射频远端单元之间Ir接口主备链路倒换功能实现装置及方法。装置主要由二个激光器、FPGA、CPU组成，FPGA分别与二个激光器、CPU相连，每二个激光器完成一条链路的数据传输；方法利用现场可编程门阵列实现矩阵交换，其中以光接口主备链路检测模块提取的主备链路信息和中央处理单元发出的Ir接口工作模式命令为依据，通过矩阵交换技术动态切换上下行链路输出，以实现Ir接口主备链路倒换功能，从而提高了处理的实时性及大大节省了FPGA内部资源，有助于RRU降低成本和小型化。本发明具有资源少、成本低、效率高、功耗低、有利于系统小型化特点。
文档编号H04W88/08GK101702839SQ200910272470
公开日2010年5月5日 申请日期2009年10月20日 优先权日2009年10月20日
发明者李玮, 杜仲, 邓标华 申请人:武汉虹信通信技术有限责任公司