专利名称：视频编解码装置及其插值计算方法
技术领域：
本发明涉及视频编解码技术，特别涉及一种视频编解码装置及其插值计算方法。
背景技术：
视频编解码过程中为提高编解码质量，通常需对比当前帧的像素块与参考帧像 素块的二分之一及四分之一像素的误差，从而搜索到与当前帧像素块最相似的参考帧像 素块进行帧间预测。图1为现有视频编解码中插值计算的示意图。如图1所示，大写字 母A-T表示整像素，单小写字母a-η表示二分之一像素，双小写字母aa-qq表示四分之一 像素。在H.264标准中，以二分之一像素a为例，则需利用整像素E、F、G、H、I及 J进行二分之一插值计算。以四分之一像素aa为例，则需要利用整像数A及二分之一像 素a进行四分之一插值计算。其中，图1中相邻像素块进行四分之一插值也需利用二分 之一像素a、b、d及e，但现有编解码过程中对相邻像素块进行四分之一插值计算时，还 需重新计算二分之一像素a、b、d及e，导致插值计算中的重复计算量大，影响视频编解 码速度。
发明内容
有鉴于此，需提供一种视频编解码装置，可改善插值计算的效率从而提高编解 码速度。相应地，还需提供一种插值计算方法。本发明实施方式中的视频编解码装置，用于对参考帧存储器中的参考帧进行插 值计算，其包括整像素寄存器、插值滤波阵列、中间寄存器及结果寄存器。其中，整像 素寄存器用于从所述参考帧存储器读取参考帧的整像素。插值滤波阵列用于对参考帧进 行二分之一插值计算以输出二分之一像素，并对参考帧进行四分之一插值计算以输出四 分之一像素。中间寄存器用于接收并存储所述插值滤波阵列输出的所述二分之一像素， 并在四分之一插值计算时将所述二分之一像素反馈至所述插值滤波阵列。结果寄存器用 于接收并存储所述插值滤波阵列输出的所述四分之一像素，及接收并存储所述中间寄存 器中的二分之一像素。其中，所述参考帧的二分之一插值计算全部完成后，插值滤波阵 列读取所述整像素寄存器中的整像素及所述中间寄存器反馈的二分之一像素进行四分之 一插值计算。本发明实施方式中的插值计算方法，用于对视频编解码装置的参考帧存储器中 的参考帧进行插值计算，所述视频编解码装置包括整像素寄存器、插值滤波阵列、中间 寄存器及结果寄存器。所述插值计算方法包括以下步骤整像素寄存器从所述参考帧存 储器中读取参考帧的整像素；插值滤波阵列分批加载所述整像素以进行二分之一插值计 算，并输出二分之一像素至中间寄存器；所述参考帧的二分之一插值计算全部完成后， 插值滤波阵列分批加载所述整像素寄存器中的整像素及所述中间寄存器中的二分之一像素以进行四分之一插值计算，并输出四分之一像素至结果寄存器。本发明提出的视频编解码装置及其插值计算方法，先对参考帧进行二分之一插 值计算并储存二分之一像素，再利用已储存的二分之一像素进行四分之一插值计算，避 免了插值计算过程中对二分之一像素的重复计算，提高了插值计算的效率。
图1为现有 视频编解码中插值计算的示意图；图2为本发明提出的视频编解码装置的一种实施方式的架构图；图3为本发明提出的插值计算方法的一种实施方式的流程图；图4为本发明提出的插值计算方法的一种实施方式中二分之一插值计算的具体 流程图；图5为本发明提出的插值计算方法的一种实施方式中四分之一插值计算的具体 流程图。
具体实施例方式图2为本发明提出的视频编解码装置10的一种实施方式的架构图。如图2所 示，视频编解码装置10用于对参考帧存储器600中的参考帧进行插值计算，其包括控制 器100、整像素寄存器200、插值滤波阵列300、中间寄存器400及结果寄存器500。其中，控制器100用于控制视频编解码装置10中整像素寄存器200及插值滤波 阵列300的运行。整像素寄存器200用于读取参考帧存储器600中的参考帧整像素，并将整像素输 出至插值滤波阵列30以进行插值计算。插值滤波阵列300用于对参考帧进行二分之一插值计算以输出二分之一像素值 至二分之像素寄存器400，并对参考帧进行四分之一插值计算以输出四分之一像素至结果 寄存器500。其中，插值滤波阵列300包括多个像素加载电路及多个相对应的插值滤波 器，用于并行地进行像素加载及插值计算。在本实施方式中，插值滤波阵列300包括四 个像素加载电路310-340及四个插值滤波器350-380。其中，像素加载电路310-340通过 管线并行连接于整像素寄存器200以加载整像素，并通过管线连接于中间寄存器400以加 载二分之一像素。插值滤波器350-380与像素加载电路310-340对应相连，分别读取所 对应的像素加载电路310-340加载的整像素进行二分之一插值滤波并输出二分之一像素 至中间寄存器400，并分别读取所对应的像素加载电路310-340加载的整像素及二分之一 像素进行四分之一插值滤波并输出四分之一像素至结果寄存器500。中间寄存器400接收并存储插值滤波阵列300进行二分之一插值计算输出的二分 之一像素。在本实施方式中，插值滤波阵列300进行四分之一插值计算时，中间寄存器 400将所需的二分之一像素反馈至所插值滤波阵列300，从而避免了现有视频编码装置中 四分之一插值计算时的重复插值计算。结果寄存器500接收并存储插值滤波阵列300进行四分之一插值计算后输出的四 分之一像素，及在参考帧四分之一插值计算全部完成后接收并存储中间寄存器400中的 二分之一像素。在本实施方式中，通过比对当前帧像素块与结果寄存器500中的参考帧二分之一像素及四分之一像素，即可搜索到最相似的参考帧像素块。 在本实施方式中，视频编解码装置10首先加载整像素寄存器200中的整像素以 进行二分之一插值计算，并输出二分之一像素至中间寄存器400;再加载整像素寄存器 200中的整像素及中间寄存器400中的二分之一像素以进行四分之一插值计算，并输出四 分之一像素至结果寄存器500。整像素寄存器200从参考帧存储器600中读取参考帧的整像素。插值滤波阵列 300分批加载整像素寄存器200中的整像素以进行二分之一插值计算，并输出二分之一像 素至中间寄存器400。其中，像素加载电路310-340分别从整像素寄存器200中加载进行 一次二分之一插值计算所需的整像素以供插值滤波器350-380读取并进行插值计算。当 像素加载电路310-340加载完成后，插值滤波阵列300中的插值滤波器350-380分别读取 所对应的像素加载电路310-340中加载的整像素，再根据所读取的参考帧整像素进行二 分之一插值进算，以得到二分之一像素。同时，控制器100判断整像素寄存器200中参 考帧的二分之一插值计算是否全部完成。若整像素寄存器200中参考帧的二分之一插值 计算未全部完成，像素加载电路310-340再次从整像素寄存器200中加载下一次二分之 一插值计算所需的整像素，以供插值滤波器350-380读取并进行插值计算。当插值滤波 器350-380完成一次二分之一插值计算并输出二分之一像素至中间寄存器400后，再次分 别读取所对应的像素加载电路310-340中加载的整像素，并进行下一次二分之一插值计 算。若整像素寄存器200中参考帧的二分之一插值计算已全部完成，则开始进行四分之 一插值计算。当整像素寄存器200中参考帧的二分之一插值计算完成后，所述参考帧的整像 素存储于整像素寄存器200中，其二分之一像素存储于中间寄存器400中。插值滤波阵列 300分批加载整像素寄存器200中的整像素及中间寄存器400中的二分之一像素以进行四 分之一插值计算，并输出四分之一像素至结果寄存器400。其中，像素加载电路310-340 并行地从整像素寄存器200及中间寄存器400分别加载进行一次四分之一插值计算所需的 整像素及二分之一像素。当像素加载电路310-340加载完成后，插值滤波阵列300中的 插值滤波器350-380分别读取所对应的像素加载电路310-340中加载的整像素及二分之一 像素，并根据所读取的整像素及二分之一像素进行四分之一插值计算，以得到四分之一 像素。同时，控制器100判断整像素寄存器200中参考帧的四分之一插值计算是否全部 完成。若整像素寄存器200中参考帧的四分之一插值计算未全部完成，控制器100控制 像素加载电路310-340再次以管线方式从整像素寄存器200及中间寄存器400分别加载进 行下一次四分之一插值计算所需的整像素及二分之一像素，以供插值滤波器350-380读 取并进行插值计算。当插值滤波器350-380完成一次四分之一插值计算并输出四分之一 像素至结果寄存器500后，再次分别读取所对应的像素加载电路310-340中加载的整像素 及二分之一像素，并进行下一次四分之一插值计算。若整像素寄存器200中参考帧的四分之一插值计算已全部完成，则将中间寄存 器400中二分之一像素输出至结果寄存器500。此时，整像素寄存器读取的参考帧的整 像素的四分之一插值计算完成，其二分之一像素及四分之一像素均存储在结果寄存器500 中。图3为本发明提出的插值计算方法的一种实施方式的流程图。如图3所示，该插值计算方法包括以下步骤在步骤201中，整像素寄存器200从参考帧存储器600中读取参考帧的整像素。在步骤202中，插值滤波阵列300分批加载整像素寄存器200中的整像素以进行二分之一插值计算，并输出二分之一像素至中间寄存器400。在步骤203中，参考帧的二分之一插值计算全部完成后，插值滤波阵列300分批 加载整像素寄存器200中的整像素及中间寄存器400中的二分之一像素以进行四分之一插 值计算，并输出四分之一像素至结果寄存器。在步骤204中，将中间寄存器400中的二分之一像素输出至结果寄存器500。图4为本发明提出的插值计算方法一种实施方式中进行二分之一插值计算的具 体流程图。如图4所示，二分之一插值计算包括以下步骤在步骤301中，像素加载电路310340并行地以管线方式从整像素寄存器200中 加载进行一次二分之一插值计算所需的整像素。在步骤302中，插值滤波器350-380分别读取所对应的像素加载电路310-340中 加载的整像素。在步骤303中，插值滤波器350-380分别根据所读取的整像素进行二分之一插值 计算，并输出二分之一像素至中间寄存器400。在步骤304中，判断整像素寄存器200中参考帧的二分之一插值计算是否完成。 若未完成，像素加载电路310-340再次从整像素寄存器200中加载下一次二分之一插值计 算所需的整像素，以供插值滤波器350-380读取并进行下一次二分之一插值计算。若已 完成，则开始进行参考帧的四分之一插值计算。图5为本发明提出的插值计算方法中进行四分之一插值计算的具体流程图。如 图5所示，四分之一插值计算包括以下步骤在步骤401中，像素加载电路310-340并行地以管线方式从整像素寄存器200及 中间寄存器400中分别加载进行一次四分之一插值计算所需的整像素及二分之一像素。在步骤402中，插值滤波器350-380分别读取所对应的像素加载电路310-340中 加载的整像素及二分之一像素。在步骤403中，插值滤波器350-380分别根据所读取的整像素及二分之一像素进 行四分之一插值计算，并输出四分之一像素至结果寄存器500。在步骤404中，判断整像素寄存器200中参考帧的四分之一插值计算是否完成。 若未完成，像素加载电路310-340再次分别从整像素寄存器200及中间寄存器400中加载 下一次四分之一插值计算所需的整像素及二分之一像素，以供插值滤波器350-380读取 并进行下一次四分之一插值计算。若已完成，则将中间寄存器400中的二分之一像素输出至结果寄存器500。本发明提出的视频编解码装置及其插值计算方法，先对参考帧进行二分之一插 值计算并储存二分之一像素，再利用已储存的二分之一像素进行四分之一插值计算，避 免了插值计算过程中对二分之一像素的重复计算，提高了插值计算的效率。
权利要求
1.一种视频编解码装置，用于对参考帧存储器中的参考帧进行插值计算，其特征在 于，所述视频编解码装置包括整像素寄存器，用于从所述参考帧存储器读取参考帧的整像素； 插值滤波阵列，用于对参考帧进行二分之一插值计算以输出二分之一像素，并对参 考帧进行四分之一插值计算以输出四分之一像素；中间寄存器，用于接收并存储所述插值滤波阵列输出的所述二分之一像素，并在四 分之一插值计算时将所述二分之一像素反馈至所述插值滤波阵列；及结果寄存器，用于接收并存储所述插值滤波阵列输出的所述四分之一像素，及接收 并存储所述中间寄存器中的二分之一像素；其中，所述参考帧的二分之一插值计算全部完成后，插值滤波阵列读取所述整像素 寄存器中的整像素及所述中间寄存器反馈的二分之一像素进行四分之一插值计算。
2.如权利要求1所述的视频编解码装置，其特征在于，所述插值滤波阵列包括 多个像素加载电路，连接于所述整像素寄存器以加载整像素，并通过管线连接所述中间寄存器以加载所述二分之一像素；及多个插值滤波器，与所述多个像素加载电路分别对应相连，用于读取对应的像素加 载电路所加载的整像素进行二分之一插值计算，并读取对应像素加载电路所加载的整像 素及二分之一像素进行四分之一插值计算。
3.如权利要求1所述的视频编解码装置，其特征在于，还包括控制器，用于控制所述 整像素寄存器、插值滤波阵列、中间寄存器及结果寄存器的运行。
4.一种插值计算方法，用于对视频编解码装置的参考帧存储器中的参考帧进行插值 计算，所述视频编解码装置包括整像素寄存器、插值滤波阵列、中间寄存器及结果寄存 器，其特征在于，所述插值计算方法包括以下步骤整像素寄存器从所述参考帧存储器中读取参考帧的整像素；插值滤波阵列分批加载所述整像素以进行二分之一插值计算，并输出二分之一像素 至中间寄存器；所述参考帧的二分之一插值计算全部完成后，插值滤波阵列分批加载所述整像素寄 存器中的整像素及所述中间寄存器中的二分之一像素以进行四分之一插值计算，并输出 四分之一像素至结果寄存器。
5.如权利要求4所述的插值计算方法，其特征在于，还包括以下步骤当所述整像素寄存器中参考帧的四分之一插值计算全部完成后，将所述中间寄存器 中的二分之一像素输出至结果寄存器。
6.如权利要求4所述的插值计算方法，其特征在于，所述插值滤波阵列包括 多个像素加载电路，连接于所述整像素寄存器以加载所述整像素，并通过管线连接所述中间寄存器以加载所述二分之一像素；及多个插值滤波器，与所述多个像素加载电路分别对应相连，用于读取对应的像素加 载电路加载的所述整像素并进行二分之一插值计算，并读取对应像素加载电路加载的所 述整像素及二分之一像素进行四分之一插值计算。
7.如权利要求6所述的插值计算方法，其特征在于，所述二分之一插值计算包括以下 步骤多个像素加载电路并行地以管线方式从所述整像素寄存器中加载进行一次二分之一 插值计算所需的整像素；多个插值滤波器分别读取所对应的像素加载电路加载的所述整像素； 所述多个插值滤波器分别根据读取的所述整像素进行二分之一插值滤波，并输出二 分之一像素至中间寄存器。
8.如权利要求7所述的插值计算方法，其特征在于，所述二分之一插值计算还包括以 下步骤判断所述整像素寄存器中的参考帧的二分之一插值计算是否完成； 若已完成，所述插值滤波阵列进行四分之一插值计算；若未完成，所述多个像素加 载电路并行地以管线方式从所述整像素寄存器中加载下一次二分之一插值计算所需的整像素。
9.如权利要求6所述的插值计算方法，其特征在于，所述四分之一插值计算包括以下 步骤所述多个像素加载电路并行地以管线方式从所述整像素寄存器及二分之一像素寄存 器中分别加载进行一次四分之一插值计算所需的整像素及二分之一像素；所述多个插值滤波器分别读取所对应的像素加载电路中加载的所述整像素及二分之一像素；所述多个插值滤波器分别根据读取的所述整像素及二分之一像素进行四分之一插值 计算，并输出四分之一像素至结果寄存器。
10.如权利要求9所述的插值计算方法，其特征在于，所述四分之一插值计算还包括 以下步骤判断所述整像素寄存器中的参考帧的四分之一插值计算是否全部完成； 若未全部完成，所述多个像素加载电路并行地以管线方式从所述整像素寄存器及中 间寄存器中分别加载下一次四分之一插值计算所需的整像素及二分之一像素。
全文摘要
一种视频编解码装置，包括整像素寄存器、插值滤波阵列、中间寄存器及结果寄存器。其中，整像素寄存器从参考帧存储器读取参考帧的整像素。插值滤波阵列对参考帧进行二分之一插值计算以输出二分之一像素，并对参考帧进行四分之一插值计算以输出四分之一像素。中间寄存器接收并存储插值滤波阵列输出的二分之一像素，并在四分之一插值计算时将二分之一像素反馈至插值滤波阵列。结果寄存器接收并存储插值滤波阵列输出的四分之一像素，及接收并存储中间寄存器中的二分之一像素。本发明提出的视频编解码装置及其插值计算方法，利用已储存的二分之一像素进行四分之一插值计算，避免了插值计算过程中的重复计算，提高了插值计算的效率。
文档编号H04N7/46GK102025985SQ200910307499
公开日2011年4月20日 申请日期2009年9月23日 优先权日2009年9月23日
发明者李一心, 林声伟 申请人:鸿富锦精密工业(深圳)有限公司, 鸿海精密工业股份有限公司