专利名称：微机电芯片封装结构及其制造方法
技术领域：
本发明关于一种芯片封装结构及其制造方法，详言之，关于一种微机电芯片封装结构及其制造方法。
背景技术：
参考图1，其显示已知微机电芯片封装结构的示意图。该已知微机电芯片封装结构 100包括一基板101、一微机电芯片102、一驱动芯片103、数条导线104及一盖体105。该基板101具有数个接垫106，该微机电芯片102及该驱动芯片103设置于该基板101的一表面上。这些导线104分别电性连接该微机电芯片102与该驱动芯片103、该微机电芯片102 与部分接垫106以及该驱动芯片103与部分接垫106。该盖体105设置于该基板101上并覆盖该微机电芯片102、该驱动芯片103及这些导线104，且与该基板101形成一容室107。并且，该盖体105具有一贯孔108，该贯孔108 导通该容室107与外界。在图1的已知微机电芯片封装结构100中，该微机电芯片102为一微机电麦克风芯片，而该容室107则为一共鸣空间，该贯孔108做为声音信号进出的路径。在上述的已知微机电芯片封装结构100中，由于该盖体105设置于该基板101上以覆盖该微机电芯片102、该驱动芯片103及这些导线104，其不仅造成整体芯片封装结构 100具有较大的尺寸，且因该微机电芯片102及该驱动芯片103以及这些导线104连接这些芯片102、103与这些接垫106的接点裸置于该容室107内且未受到封胶体的保护，外界的湿气及污染易透过该贯孔108进入该容室107或是其它外力的影响，可能使得这些芯片 102、103以及导线104的接点产生氧化或破坏，而使可靠度下降。因此，实有必要提供一种创新且具进步性的微机电芯片封装结构及其制造方法， 以解决上述问题。
发明内容
本发明提供一种微机电芯片封装结构，其包括一载体、一微机电芯片、数条导线、 一线包覆胶膜(F0W;film-OVer-wire)、一盖体及一封胶体。该载体定义有一芯片接合区， 并具有数个连接垫，这些连接垫位于该芯片接合区外。该微机电芯片设置于该芯片接合区， 该微机电芯片具有一感测区及数个焊垫，这些焊垫位于该感测区的外围。这些导线电性连接这些焊垫及这些连接垫。该线包覆胶膜设置于这些焊垫上，以完全包覆这些导线连接这些焊垫的一端。该盖体经由该线包覆胶膜设置于该微机电芯片上，与该微机电芯片形成一第一腔室，该盖体具有一窗口。该封胶体覆盖该载体、该微机电芯片、这些导线、该线包覆胶膜及部分该盖体，且显露该窗口。本发明另提供一种微机电芯片封装结构的制造方法，包括以下步骤(a)提供一载体，该载体定义有一芯片接合区，并具有数个连接垫，这些连接垫位于该芯片接合区外； (b)设置至少一芯片于该芯片接合区，该至少一芯片至少包括一微机电芯片，该微机电芯片具有一感测区及数个焊垫，这些焊垫位于该感测区的外围；(c)以数条导线分别电性连接这些焊垫及这些连接垫；(d)设置一线包覆胶膜于这些焊垫上，以完全包覆这些导线连接这些焊垫的一端；(e)设置一盖体于该线包覆胶膜上，该盖体具有一窗口，该盖体与该微机电芯片形成一第一腔室；及(f)以封胶体覆盖该载体、该微机电芯片、该线包覆胶膜、这些导线及部分该盖体，且显露该窗口。在本发明的微机电芯片封装结构及其制造方法中，该线包覆胶膜设置于这些焊垫上，并完全包覆这些导线连接这些焊垫的一端，藉此，该线包覆胶膜及该封胶体可提供这些导线与这些焊垫及这些连接垫的接点保护作用，使其与空气及水气隔绝，以防止其产生氧化，并可防止外力的影响，因此提高微机电芯片封装结构的可靠度。再者，该盖体经由该线包覆胶膜设置于该微电芯片上，且这些焊垫位于该盖体的顶板投影至这些焊垫所在的一假想平面的投影面积范围之内，如此可在提供适当第一腔室容积需求下有效缩小盖体大小， 另外，该盖体的顶板投影至该假想平面的投影面积愈大，可愈降低整体封装体厚度，本发明提供该第一腔室的容积设计更多弹性，并且本发明的该载体可进一步设置凹穴，可增加第二腔室的容积(微机电芯片的作用空间)，以提高该微机电芯片的灵敏度。
图1显示已知微机电芯片封装结构的示意图；图2A显示一覆盖材至少覆盖本发明第一实施例微机电芯片封装结构的盖体的窗口的示意图；图2B显示本发明微机电芯片封装结构的第一实施例的示意图；图3显示本发明微机电芯片封装结构的第一实施例的另一方面示意图；图4显示本发明微机电芯片封装结构的第二实施例的示意图；图5显示本发明微机电芯片封装结构的第三实施例的示意图；图6显示本发明微机电芯片封装结构的第四实施例的示意图；图7显示本发明微机电芯片封装结构的第五实施例的示意图；图8显示本发明微机电芯片封装结构的第六实施例的示意图；图9显示本发明微机电芯片封装结构的第六实施例的另一方面示意图；及图10显示本发明的微机电芯片封装方法的流程图。
具体实施例方式参考图2B，其显示本发明微机电芯片封装结构的第一实施例的示意图。在本实施例中，该微机电芯片封装结构包括一载体1、一微机电芯片2、数条导线3、一线包覆胶膜 (FOff ；film-over-wire)4、一盖体5及一封胶体7。该载体1包含一芯片接合区11及数个连接垫12，这些连接垫12位于该芯片接合区11外。在本实施例中，该载体1为四边扁平无接脚封装(QFN)的导线架。该导线架具有一芯片承载座及数个引脚，这些引脚设置于该芯片承载座的周围。该芯片接合区11位于该芯片承载座，这些连接垫12位于这些引脚。该微机电芯片2设置于该芯片接合区11，该微机电芯片2具有一感测区21及数个焊垫211，这些焊垫211位于该感测区21的外围。在本实施例中，该微机电芯片2经由一黏着层9设置于该芯片接合区11。
这些导线3电性连接这些焊垫211至这些连接垫12。该线包覆胶膜4设置于这些焊垫211上，以完全包覆这些导线3连接这些焊垫211的一端。该盖体5经由该线包覆胶膜4设置于该微机电芯片2上，其具有一窗口 51，且与该微机电芯片2形成一第一腔室6。 该线包覆胶膜4对这些导线3形成保护作用，使得该盖体5不会接触到这些导线3。在本实施例中，该盖体5为金属材料或硅材料，且该盖体5具有一环墙53及一顶板52。该环墙53连接该顶板52，该环墙53设置于该线包覆胶膜4上。定义这些焊垫211 所在的平面为一假想平面(图中未示)，较佳地，这些焊垫211位于该顶板52投影至该假想平面的投影面积范围之内。要注意的是，该微机电芯片2可为微机电麦克风芯片，其中该感测区21具有一振动薄膜，该振动薄膜下方具有一凹口 22，该凹口 22与该载体1形成一第二腔室8 (参考图 2B)；或者，该微机电芯片2可为微光学芯片，其中该感测区21为一感光部，该窗口 51为一可透光区域(参考图3)。该封胶体7覆盖该载体1、该微机电芯片2、这些导线3、该线包覆胶膜4及部分该盖体5，且显露该窗口 51。在本实施例中，该封胶体7高于该顶板而形成一凹陷结构71。参考图4，其显示本发明微机电芯片封装结构的第二实施例的示意图。本实施例的微机电芯片封装结构与第一实施例的微机电芯片封装结构(图2B)大致相同，其不同处在于盖体5的结构。在本实施例中，该盖体5的环墙53包括一垂直部分531及一水平部分 532。该水平部分532的一端设置于该线包覆胶膜4上，该垂直部分531连接该水平部分 532的另一端及该顶板52，定义这些焊垫211所在的平面为一假想平面(图中未示)，使得这些焊垫211位于该顶板52投影至该假想平面的投影面积范围之内。在本实施例中，该盖体5的面积大于该微机电芯片2的面积，亦即，这些焊垫211 位于该顶板52投影至该假想平面的投影面积范围之内。相较于第一实施例，若形成相同容积的第一腔室6，本实施例的盖体设计可降低整体封装体厚度，并且针对第一腔室6的容积设计提供更多弹性。其它与第一实施例的微机电芯片封装结构相同部分以相同组件符号表示，且在此不再加以赘述。参考图5，其显示本发明微机电芯片封装结构的第三实施例的示意图。本实施例的微机电芯片封装结构与第一实施例的微机电芯片封装结构(图2B)大致相同，其不同处在于该载体1更包括一凹穴111，其位于该芯片接合区11内，该黏着层9更包括一透孔91，该透孔91连通该凹口 22及该凹穴111，以形成该第二腔室8。其它与第一实施例的微机电芯片封装结构相同部分以相同组件符号表示，且在此不再加以赘述。其中，该第二腔室8具有较大的容积，因此提供了该微机电芯片2更大的作用空间。例如，该微机电芯片2为一微机电麦克风芯片，较大的该第二腔室8则提供了振动薄膜更大的共鸣腔，且更提高了微机电麦克风芯片的灵敏度。参考图6，其显示本发明微机电芯片封装结构的第四实施例的示意图。本实施例的微机电芯片封装结构与第一实施例的微机电芯片封装结构(图2B)大致相同，其不同处在于，在本实施例中该载体1为一基板，这些连接垫12位于该基板上且设置于该芯片接合区 11(如虚线所界定)之外。在本实施例中，该微机电芯片2为微机电麦克风芯片，可理解的是，该微机电芯片2亦可为如图3所示的微光学芯片。另外，该微机电芯片封装结构的盖体 5亦可为如图4所示的盖体5。
参考图7，其显示本发明微机电芯片封装结构的第五实施例的示意图。本实施例的微机电芯片封装结构与第三实施例的微机电芯片封装结构(图5)大致相同，其不同处在于，在本实施例中该载体1为一基板，这些连接垫12位于该基板上且设置于该芯片接合区 11(如虚线所界定)之外。在本实施例中，该微机电芯片2为微机电麦克风芯片，可理解的是，该微机电芯片2亦可为如图3所示的微光学芯片。另外，该微机电芯片封装结构的盖体 5亦可为如图4所示的盖体5。在第四及第五实施例中，作为该载体1的基板可选自下列群组一有机基板(organic substrate)、一陶瓷基板(ceramic substrate)、一玻璃环氧基板(glass epoxysubstrate)、一 FR-4 基板、一 FR-5 基板、一纤维强化基板(fiber-reinforced substrate)、一BT 树月旨(bismaleimide triazine resin, BT resin)基板。参考图8，其显示本发明微机电芯片封装结构的第六实施例的示意图。本实施例的微机电芯片封装结构与第一实施例的微机电芯片封装结构(图2B)大致相同，其不同处在于该第六实施例的微机电芯片封装结构更包括一第二芯片10。在本实施例中，该第二芯片10设置于该芯片接合区11，且数条导线包括数条第一导线31、数条第二导线32及数条第三导线33。这些第一导线31电性连接该微机电芯片2部份的这些焊垫211至该第二芯片10，这些第二导线32电性连接该第二芯片10至这些连接垫12，且这些第三导线33电性连接部份的这些焊垫211至这些连接垫12。其中，该第二芯片10为逻辑芯片或专用集成电路(ASIC)芯片。在其它实施例中，该载体1可更包括一凹穴111，该黏着层9更包括一透孔91，该透孔91连通该凹口 22及该凹穴111，以形成该第二腔室8 (如图9所示，可参考图5所示的第三实施例)。在图8及图9中，该载体1为一四边扁平无接脚封装的导线架，可理解的是，该载体1亦可为一基板。图10显示本发明的微机电芯片封装方法的流程图。以下配合上述各实施例中的微机电芯片封装结构加以详述。配合参考步骤S81、图2A及图2B，提供一载体1，该载体1 定义有一芯片接合区11，并具有数个连接垫12，这些连接垫12位于该芯片接合区11外。其中，该载体1可为一四边扁平无接脚封装的导线架，该芯片接合区11位于导线架的芯片承载座，这些连接垫12位于导线架的引脚；或该载体1可为一基板，这些连接垫12位于该基板上且设置于芯片接合区之外。参考步骤S82，设置至少一芯片于该芯片接合区11，该至少一芯片至少包括一微机电芯片2(图2B-7)，该至少一芯片亦可包括一微机电芯片2及一第二芯片(图8-9)。该微机电芯片2具有一感测区21及数个焊垫211，这些焊垫211位于该感测区21的外围。较佳地，在步骤S82中该微机电芯片2经由一黏着层9设置于该芯片接合区11。参考步骤S83，以数条导线3分别电性连接这些焊垫211及这些连接垫12。参考步骤S84，设置一线包覆胶膜4于这些焊垫211上，以完全包覆这些导线3连接这些焊垫211的一端。参考步骤S85，设置一盖体5于该线包覆胶膜4上，该盖体5具有一窗口 51，该盖体5与该微机电芯片2形成一第一腔室6。参考步骤S86，以封胶体7覆盖该载体1、该微机电芯片2、该线包覆胶膜4、这些导线3及部分该盖体5，且显露该窗口 51。在本实施例中，步骤S86包括以下步骤步骤S861，以一覆盖材13至少覆盖该盖体5的窗口 51 (参考图2A)；步骤S862，以该封胶体7覆盖该载体1、该微机电芯片2、该线包覆胶膜4、这些导线3及部分该盖体5 (参考图2A)；及步骤 S863，移除该覆盖材13，以显露该盖体5的窗口 51 (参考图2B)。可理解的是，该覆盖材13 可仅覆盖该窗口 51处(亦即该盖体5的顶板52上除该窗口 51处之外亦覆盖有该封胶体 7)。要注意的是，若微机电芯片封装结构为如图5、图7或图9所示的微机电芯片封装结构，则步骤S81另包括一于该芯片接合区11形成一凹穴111的步骤，步骤S82另包括一于该黏着层9形成一透孔91的步骤，且该透孔91连通该凹穴111，使该微机电芯片2与该载体1之间形成一第二腔室8。另外，若微机电芯片封装结构包括该微机电芯片2及一第二芯片10，则在步 骤S82 中，该第二芯片10及该微机电芯片2设置于该芯片接合区11，在步骤S83中，另包括以数条第一导线31电性连接该第二芯片10及该微机电芯片2的步骤、以数条第二导线32电性连接部分这些连接垫及该第二芯片10的步骤，及以数条第三导线33电性连接部分这些连接垫及该微机电芯片2的步骤(请参考图8及图9)。在本发明的微机电芯片封装结构及其制造方法中，该线包覆胶膜4设置于这些焊垫211上，并覆盖这些导线3连接这些焊垫211的一端，藉此，该线包覆胶膜4及该封胶体 7可提供这些导线3与这些焊垫211及这些连接垫的接点保护作用，使其与空气及水气隔绝，以防止其产生氧化，并可防止外力的影响，因此提高微机电芯片封装结构的可靠度。再者，该盖体5经由该线包覆胶膜4设置于该微电芯片2上，且这些焊垫211位于该顶板52投影至这些焊垫211所在的假想平面的投影面积范围之内，如此可在提供适当第一腔室6容积需求下有效缩小盖体大小，另外，该盖体5的顶板52投影至该假想平面的投影面积愈大 (亦即该顶板52的面积愈大)，可愈降低整体封装体厚度，本发明提供该第一腔室6的容积设计更多弹性，并且本发明的该载体1的凹穴111及该黏着层9的透孔91，更可增加该第二腔室8的容积(微机电芯片2的作用空间)，以提高该微机电芯片2的灵敏度。上述实施例仅为说明本发明的原理及其功效，并非限制本发明。因此习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如权利要求书所列。
权利要求
1.一种微机电芯片封装结构，包括一载体，定义有一芯片接合区，并具有数个连接垫，这些连接垫位于该芯片接合区外；一微机电芯片，设置于该芯片接合区，该微机电芯片具有一感测区及数个焊垫，这些焊垫位于该感测区的外围；数条导线，电性连接这些焊垫及这些连接垫；一线包覆胶膜，设置于这些焊垫上，以完全包覆这些导线连接这些焊垫的一端；一盖体，经由该线包覆胶膜设置于该微机电芯片上，与该微机电芯片形成一第一腔室， 该盖体具有一窗口 ；及一封胶体，覆盖该载体、该微机电芯片、这些导线、该线包覆胶膜及部分该盖体，且显露该窗口。
2.如权利要求1的微机电芯片封装结构，其中该盖体具有一环墙及一顶板，该环墙连接该顶板，该环墙设置于该线包覆胶膜上。
3.如权利要求2的微机电芯片封装结构，其中定义这些焊垫所在的平面为一假想平面，这些焊垫位于该顶板投影至该假想平面的投影面积范围之内。
4.如权利要求2的微机电芯片封装结构，其中该环墙包括一垂直部分及一水平部分， 该水平部分的一端设置于该线包覆胶膜上，该垂直部分连接该水平部分的另一端及该顶板，定义这些焊垫所在的平面为一假想平面，使得这些焊垫位于该顶板投影至该假想平面的投影面积范围之内。
5.如权利要求2的微机电芯片封装结构，其中该封胶体高于该顶板而形成一凹陷结构。
6.如权利要求1的微机电芯片封装结构，其中该载体为四边扁平无接脚封装的导线架，该导线架具有一芯片承载座及数个引脚，这些引脚设置于该芯片承载座的周围，该芯片接合区位于该芯片承载座，这些连接垫位于这些引脚。
7.如权利要求1的微机电芯片封装结构，其中该微机电芯片为微机电麦克风芯片，该感测区具有一振动薄膜，该振动薄膜下方具有一凹口，该凹口与该载体形成一第二腔室。
8.如权利要求7的微机电芯片封装结构，更包括一黏着层，设置于该微机电芯片与该载体之间。
9.如权利要求8的微机电芯片封装结构，其中该载体更包括一凹穴，该黏着层更包括一透孔，该透孔连通该凹口及该凹穴，以形成该第二腔室。
10.如权利要求1的微机电芯片封装结构，更包括一第二芯片，设置于该芯片接合区， 其中这些导线另包括数条第一导线、数条第二导线及数条第三导线，这些第一导线电性连接这些焊垫至该第二芯片，这些第二导线电性连接该第二芯片至这些连接垫，这些第三导线电性连接该微机电芯片至这些连接垫。
11.一种微机电芯片封装结构的制造方法，包括以下步骤(a)提供一载体，该载体定义有一芯片接合区，并具有数个连接垫，这些连接垫位于该芯片接合区外；(b)设置至少一芯片于该芯片接合区，该至少一芯片至少包括一微机电芯片，该微机电芯片具有一感测区及数个焊垫，这些焊垫位于该感测区的外围；(c)以数条导线分别电性连接这些焊垫及这些连接垫；(d)设置一线包覆胶膜于这些焊垫上，以完全包覆这些导线连接这些焊垫的一端；(e)设置一盖体于该线包覆胶膜上，该盖体具有一窗口，该盖体与该微机电芯片形成一第一腔室；及(f)以封胶体覆盖该载体、该至少一芯片、该线包覆胶膜、这些导线及部分该盖体，且显露该窗口。
12.如权利要求11的方法，其中步骤(f)包括以下步骤 (fl)以一覆盖材至少覆盖该盖体的窗口 ；(f2)以该封胶体覆盖该载体、该至少一芯片、该线包覆胶膜及部分该盖体；及 (f3)移除该覆盖材，以显露该盖体的窗口。
13.如权利要求11的方法，其中在步骤(b)中利用一黏着层，以固定该微机电芯片于该芯片接合区。
14.如权利要求13的方法，其中步骤(a)另包括一于该芯片接合区形成一凹穴的步骤， 步骤(b)另包括一于该黏着层形成一透孔的步骤，且该透孔连通该凹穴，使该微机电芯片与该载体之间形成一第二腔室。
15.如权利要求11的方法，其中在步骤(b)中，该至少一芯片包括该微机电芯片及一第二芯片，该第二芯片设置于该芯片接合区，在步骤(c)中，另包括以这些导线电性连接该第二芯片及该微机电芯片的步骤、电性连接部分这些连接垫及该第二芯片的步骤，及电性连接部分这些连接垫及该微机电芯片的步骤。
全文摘要
本发明的微机电芯片封装结构及其制造方法中，一微机电芯片设置于一载体的芯片接合区，数条导线电性连接该微机电芯片的焊垫与该载体的连接垫，且设置一线包覆胶膜于该微机电芯片的焊垫上，以完全包覆这些导线连接这些焊垫的一端，一盖体经由该线包覆胶膜设置于该微机电芯片上，与该微机电芯片形成一第一腔室，再以封胶体覆盖该载体、该微机电芯片、该线包覆胶膜、这些导线及部分该盖体，且显露该盖体的一窗口。
文档编号H04R31/00GK102190282SQ201010143478
公开日2011年9月21日 申请日期2010年3月3日 优先权日2010年3月3日
发明者许翰诚, 黄建志 申请人:南茂科技股份有限公司