专利名称：一种新型光轨网络节点结构及其fpga实现方法
技术领域：
本发明属于光通信网络技术领域，涉及一种新型结构的光通信网络(称光轨， light trails)的节点结构设计和实现方法。
背景技术：
近年来，随着数据类通信业务量的爆炸式增长，底层光通信网络支持的业务类型 也发生了很大变化，从原来主要支持面向连接的声音信息、到目前以支持数据信息和突发 类数据信息为主。而近年来光纤传输技术、交换技术以及光电子器件技术的长足进展，使得 单个光纤通信信道传输的容量越来越大、速率越来越高，由原来的单信道2. 5Gb/s、到目前 的单信道20Gb/s，预计单信道40Gb/s亦可在不久的将来获得商用。在这样的情况下，如果 再延用波长路由光通信网络中光路(light path)建立和释放方式(即根据用户的请求，为 该用户建立一条专有光路，当该用户信息传输完毕后，即刻释放该光路)，可能会浪费大量 的容量资源，因为在大部分情况下传输一个用户信息所需要的容量要比一条光路的容量小 得多。鉴于此，2003年提出了可由多个用户共享一条光路容量的光轨网络。光轨网络结合了其他光网络方案的优点，利用当前成熟的元器件和网络技术，可 以提供比特和协议的透明性、多播、子波长调度等性能，并具有现有技术上的可实现性、建 设费用较低，尤其是能够适应IP业务传输等优势。目前为止，人们对光轨的研究主要集中 于构建光轨网络时的各种优化算法的研究，进行光轨实验研究的报道很少。现有技术中 *一禾中会各白勺■胃(Ashwin Gumaste and Imrich Chlamtac, Light-trails :an opticalsolution for IP transport, vol. 3，No. 5，pp261_281，2004)，其主要涉及一种光 轨网络的结构框架设想、控制协议、光学特性、网络性能分析和评估，其中提到光轨中每个 节点的基本结构和所使用的光学器件，但并没有对节点功能如何实现、节点器件如何控制， 以及基于此的光轨网络的实现方法给出答案。
发明内容
为解决现有光轨技术缺乏合理有效的节点结构和FPGA实现方法的问题，本发明 中提出了一种技术简单、成本低的新型光轨网络节点结构及其FPGA实现方法。本发明的技术方案一种新型光轨网络节点结构，其特征在于包括滤波/放大单元、交换单元、收发 单元、上/下路转换单元、复用/解复用单元、控制单元，所述滤波/放大单元分别与交换单 元、控制单元连接，所述交换单元依次连接有复用/解复用单元、上/下路转换单元、收发单 元；所述滤波/放大单元包括控制信号滤波器，所述控制信号滤波器包括下路滤波器 和上路滤波器，所述下路滤波器和上路滤波器均连接有光信号放大器，所述下路滤波器从 入口光纤的波分复用信号中滤出控制信号，将其通过光纤连接到控制单元；所述上路滤波 器负责将控制信号发送到下个节点；所述光信号放大器的作用是对经过本节点的信号进行放大，以补偿光在传输过程中引入的损耗；所述交换单元包括一个上路耦合器，一个下路耦合器和一个阻波器，所述下路耦 合器的作用是将上一节点传输的光信号分出一部分传向复用/解复用器，其余部分继续向 前传播；所述上路耦合器负责将本地节点的数据波长耦合进光纤，向下一个节点传输；所 述阻波器其功能是阻塞特定波长通过；所述复用/解复用单元是进行波分复用信号的分路与合路模块，来自上游节点的 波分复用信号经解复用器分解为单一波长，然后分别送往不同的接收机；而来自本地节点 的不同波长数据信号需要在复用器合成一路信号后再通过上路耦合器进入交换单元；所述上下路转换单元包含2个光开关，其作用就是实现光轨不同方向传输的光路 转换；所述收发单元包括光轨节点用户接口的普通光收发机、光轨节点中突发模式的光 收发机、管理模块、存储器；在本地节点获得发送时隙后由突发模式光发送机发送本地节点 信息进入网络，或者将下路的突发信号转化成电信号后，存入存储介质中，然后由普通光发 送机发送到用户数据接口 ；所述管理模块是对数据汇聚，打包、调度与队列的管理等；所述 存储器存储待发送的数据；所述用户接口单元，接收包括音频、视频、文件等各种格式的数 据信号，由普通光收发机发送，经过处理后存储到存储器等待节点传输；所述控制单元是节点实现其功能的关键，包括FPGA开发板、控制信号收发单元， 实施对节点器件及光轨网络的控制；所述控制信号单元是负责发送与接收控制信号的单 元，控制信号在光轨的每个节点都被接收、处理，其携带了光轨网络中的控制信息，利用相 关的信令协议在光轨网络中配置建立新光轨和在已建立的光轨内配置光连接。进一步，所述控制信号收发单元主要由控制信号接收机、接口单元和发送机组成， 所述控制信号接收机接收处理来自其它节点的控制信号；所述发送机根据FPGA指令发送 不同的控制信号到其它节点；所述接口单元处理来自接收机的信号，并接收来自FPGA的数 字控制信号，对不同的命令做出响应，然后由发送机发送出响应信号。进一步，所述FPGA开发板是控制的核心，包括器件控制系统、存储介质和网络控 制系统，所述器件控制系统接收、处理、发送各种数字控制信息，并根据不同的光信息对节 点内各个器件发出各种数字控制信号，使其做出相应的配置；所述存储介质用于建立一个 本地通信数据库，存储各器件的状态、光轨的使用信息、对光纤中传输的光信号进行检测， 并实现保护；所述网络控制系统与器件控制系统之间相互通信，共享存储介质，接收光轨网 络中的Global Broadcast Packet信息，并做出响应，处理各节点发送的控制信息，光轨的 使用申请，决定光轨网络的使用权，存储、更新光轨网络中的各种信息，建立网络数据库，从 而可以实时查询网络中各光轨的使用状态。本发明的FPGA实现方法，是指FPGA在光轨及光连接建立过程中对节点中器件的 控制实施过程，所述器件是本节点结构中的滤波器、突发模式的光收发机，光开关，控制信 号光收发机和SDRAM等器件；其控制实现步骤如下(1)、从含有N个波长(1个是控制波长，N-1个是数据波长)的波分复用信道中分 离出控制波长，这个工作由下路滤波器完成，滤出的波长传输到控制信道接收机，接收机对 接收的信号进行光电转换，然后对电信号进行识别，分析其所携带的信息，然后由FPGA发 送指令到控制信号发送机发出相应的应答信号到下一节点，由下一节点进行处理；
(2)、假设节点由控制信息得知波长入工是要建立光轨的波长，并且、所携带的信 息只需传送到本节点而无需传向下一节点，那么FPGA会告知阻波器阻塞、通过本地节点 继续向下游节点传输，而其它未被阻塞的波长可以继续传输；如果此时、波长传送的信息 还需要传送到下一节点，则FPGA告知阻波器允许其通过；(3)、如果此时数据信道中传输的信号中，有\ :波长信号需要在本地下路，那么此 时FPGA告知突发模式接收机接收来自下路耦合器的信号，然后将光开关置为下路状态，再 将突发模式接收机接收的信号在数据收发模块进行格式转化等操作，之后将其转存至存储 介质；如果此时，本地节点有信息需要传送到下游节点，而且本地节点获得了下一个传输时 隙，那么，FPGA通知突发模式发送机将存储在存储介质中的信息发送到上路耦合器，之后上 路至光纤链路，实现信息的传输。所述节点功能仿真验证是指为了验证所设计结构的性能所进行的软件模拟。本发 明采用专用的网络系统仿真软件VPItransmission Maker OpticalSystem对关系到所设计 节点性能的两个重要参数误码率(BER，Bit errorrate)和线性Q因子进行了仿真，观察了 接收机所接收信号的眼图。其中误码率是指数字信号码元在传输过程中出现差错的概率， 是衡量光接收机性能的主要指标，也是度量所接收光信号质量的重要参数。线性Q因子是 判决电平电信号与噪声的比值，它是一个电信号信噪比的概念。这种检测到的电信噪比最 终决定了物理层系统的误码率。通过对误码率和线性Q因子的仿真可以定量的了解节点性 能，也可以通过光接收机眼图观察定性地了解所接收信号的码间干扰等信息。所述FPGA(现场可编程门阵列)是一种嵌入式开发器件，本发明中采用XILINX公 司生产的高端产品Virtex-5系列芯片实现对光轨节点的控制。XILINX Virtex-5开发板的主要性能特点有1.主芯片V5_LX110T，主要参数如下>系统时钟 550MHz>嵌入式PowerPC440处理器模块> 4 路 Tri-mode Ethernet MAC，其中一路连接板上 Gbit PHY> 5328Kbits Block RAM> 16 个 Rocket 1/0 Transceivers2.板上集成 256Mbyte DDR SDRAM3.板上集成非易失性存储器(Non-volatile Platform Flash)4.支持USB JTAG程序下载及CF卡程序下载5.板上集成10/100/1000M以太网接口6.板上集成 Mictor Trace, BDM 及 Soft Touch Ports 调试接口7.板上集成GTP时钟同步控制芯片8. Rocket 1/0 Transceivers 接口> 2 路 SATA 接 口> SMA 接口> SFP(Small Form Factor Pluggable)接口>PCI Express (PCIe) Edge 接口所述FPGA资源在发明中的应用说明系统时钟为系统运行提供精确时间。PowerPC440是嵌入式处理器，其所实现的功能相当于CPU，调度FPGA中的一切资源。FLASH是 开发板上程序存储单元，所有FPGA控制程序只有下载到FLASH中才能实现。板上集成 10/100/1000M以太网接口是FPGA与以太网的连接口，来自以太网的数据通过此接口存储 到存储介质中。Rocket I/O Transceivers是光收发机与FPGA的连接口，负责将存储介质 中的数据发送到突发模式的光收发机。所述FPGA的控制是由其内置的32位RISC处理器Power PC440所发送的指令来 完成。来自局域网的10/100M的电信号由Power PC440控制FPGA高速数据接口 Rocket 1/ 0将来自局域网的信号转存于SDRAM中，通信过程采用FPGA内置的MAC协议实现。在进行 发送时，首先由Rocket I/O将缓存中的数据发送到突发模式发送机，经编码、调制后发送到 网络中。接收信息的过程与此类似，不再赘述。本发明的有益效果1、利用现有的成熟器件搭建一个光轨网络试验平台，技术简 单，成本较低；2、可以实现实验平台的平滑升级；3、充分利用了 FPGA内置资源，不但提高了 资源利用率，而且降低了实验成本；4、既可以弥补光轨技术在实验研究上的不足，又可以在 实验教学中增强学习研究效果。
图1是本发明的节点结构示意图。
图2是本发明的节点收发单元结构示意图。
图3是本发明的节点滤除控制波长后出射的数据波长的频谱图。
图4是本发明的节点加载一个控制波长后的频谱图。
图5是本发明的节点结构的BER仿真图。
图6是本发明的节点结构的线性Q仿真图。
图7是本发明的节点结构的眼图仿真图。
图8是本发明网络拓扑示意图。
图9是本发明时隙示意图。
图10是本发明FPGA控制结构示意图。
图11是本发明光轨网络与以太网连接示意图。
具体实施例方式实施例1参照图1、图2，一种新型光轨网络节点结构，包括滤波/放大单元、交换单元、收发 单元、上/下路转换单元、复用/解复用单元、控制单元，所述滤波/放大单元分别与交换单 元、控制单元连接，所述交换单元依次连接有复用/解复用单元、上/下路转换单元、收发单 元；所述滤波/放大单元包括控制信号滤波器，所述控制信号滤波器包括下路滤波器 和上路滤波器，所述下路滤波器和上路滤波器均连接有光信号放大器，所述下路滤波器从 入口光纤的波分复用信号中滤出控制信号，将其通过光纤连接到控制单元；所述上路滤波 器负责将控制信号发送到下个节点；所述光信号放大器的作用是对经过本节点的信号进行 放大，以补偿光在传输过程中引入的损耗；
所述交换单元包括一个上路耦合器，一个下路耦合器和一个阻波器，所述下路耦 合器的作用是将上一节点传输的光信号分出一部分传向复用/解复用器，其余部分继续向 前传播；所述上路耦合器负责将本地节点的数据波长耦合进光纤，向下一个节点传输；所 述阻波器其功能是阻塞特定波长通过；所述复用/解复用单元是进行波分复用信号的分路与合路模块，来自上游节点的 波分复用信号经解复用器分解为单一波长，然后分别送往不同的接收机；而来自本地节点 的不同波长数据信号需要在复用器合成一路信号后再通过上路耦合器进入交换单元；所述上下路转换单元包含2个光开关，其作用就是实现光轨不同方向传输的光路 转换；所述收发单元包括光轨节点用户接口的普通光收发机、光轨节点中突发模式的光 收发机、管理模块、存储器；在本地节点获得发送时隙后由突发模式光发送机发送本地节点 信息进入网络，或者将下路的突发信号转化成电信号后，存入存储介质中，然后由普通光发 送机发送到用户数据接口 ；所述管理模块是对数据汇聚，打包、调度与队列的管理等；所述 存储器存储待发送的数据；所述用户接口单元，接收包括音频、视频、文件等各种格式的数 据信号，由普通光收发机发送，经过处理后存储到存储器等待节点传输；所述控制单元是节点实现其功能的关键，包括FPGA开发板、控制信号收发单元， 实施对节点器件及光轨网络的控制；所述控制信号单元是负责发送与接收控制信号的单 元，控制信号在光轨的每个节点都被接收、处理，其携带了光轨网络中的控制信息，利用相 关的信令协议在光轨网络中配置建立新光轨和在已建立的光轨内配置光连接。所述控制信号收发单元主要由控制信号接收机、接口单元和发送机组成，所述控 制信号接收机接收处理来自其它节点的控制信号；所述发送机根据FPGA指令发送不同的 控制信号到其它节点；所述接口单元处理来自接收机的信号，并接收来自FPGA的数字控制 信号，对不同的命令做出响应，然后由发送机发送出响应信号。所述FPGA开发板是控制的核心，包括器件控制系统、存储介质和网络控制系统， 所述器件控制系统接收、处理、发送各种数字控制信息，并根据不同的光信息对节点内各个 器件发出各种数字控制信号，使其做出相应的配置；所述存储介质用于建立一个本地通信 数据库，存储各器件的状态、光轨的使用信息、对光纤中传输的光信号进行检测，并实现保 护；所述网络控制系统与器件控制系统之间相互通信，共享存储介质，接收光轨网络中的 Global Broadcast Packet信息，并做出响应，处理各节点发送的控制信息，光轨的使用申 请，决定光轨网络的使用权，存储、更新光轨网络中的各种信息，建立网络数据库，从而可以 实时查询网络中各光轨的使用状态。参照图3-7，对节点功能验证及分析过程进行说明，仿真条件设定为仿真链路采 用标准单模光纤，光纤的长度(Length)从20km到50km变化，光发送机功率为OdB，光纤传 输损耗为0. 2dB/km,色散为1. 6 X 10-5s/m2，传输速率设为lOGbps，数据信道为4波长，控制 信道为独立 1 波长，其频率分别为 191. 6THz、192. 6THz、193. 6THz、194. 6THz、195. 6THz。附 图3是所设计节点在通过滤波器滤除控制信号后的数据信号波长频谱图，可以明显地看出 由于各器件的插入损耗，光的出射功率要低于设定的发射功率(OdB)，图4是通过上路滤波 器加载一个控制波长后的数据及控制波长频谱图，说明通过上路滤波器可以实现控制波长 的上路。图5是本发明中设计的节点在20km到50km长度光纤链路上的误码率(BER)与长度对比关系图，配合图7可以看出，此节点在光纤长度小于25km时能够满足通信系统对误 码率的最低要求(小于10_9)，在传输距离大于30km时，其BER已经明显高于10_9。附图6 是线性Q因子与长度的对应关系图，很明显，其值随着链路长度的增加而递减，说明由于信 号的损耗、色散、非线性因素的影响光信号的强度逐渐衰减。附图7是在传输链路长度为 20km时的眼图，眼睛形状清晰可辨，码间干扰很小，说明光接收判决电路机完全可以分辨所 发送的信息。从对以上仿真图的分析，可以得到这样的结论所设计的光轨节点在链路长度小 于25km时，可以完全满足高速数据传输的要求；当链路大于25km时就必须用光放大器补偿 光功率损耗。实施例2参照附图8-9给出本发明中所设计的基于FPGA的光轨节点在光轨通信系统及光 连接建立中的具体控制实现过程。图8所示的是任意光网络拓扑结构，任选其中四个节点N1、N2、N3、N4建立光轨系 统，各节点结构与上述设计节点结构相同。光轨建立过程遵循以下步骤l、m节点FPGA控制控制发送机向N2节点发送光轨建立控制包(SP，setup packet)，申请以波长\ x建立光轨系统，同时FPGA控制阻波器阻塞\ x通过此节点。2、N2节点通过下路滤波器接收附节点发送的控制包，然后查询匪S所请求建立 光轨的波长是否可用，如果可用，则由FPGA发送控制指令到WBU，关闭对\ x波长的阻塞，亦 即让波长、通过阻波器。然后再通过控制发送机再发送同样信息到N3。如果不可用，则 光轨建立失败。3、N3节点对SP的处理与N2节点相同。4、N4节点收到SP包，然后查询所请求波长是否空闲，如果空闲则将WBU配置为阻 塞状态，阻止、波长通过本节点，注意，此处WBU的配置与N2，N3节点的相反。之后FPGA 发送指令要求控制发送机向m节点发送肯定应答信息(ACK)，光轨建立成功。如果此时所 请求波长不可用，则光轨建立失败。光连接的建立过程相对来说要简单一些，在光轨系统已经建立的情况下，如果m 节点在下一时隙要向N3节点发送数据，此时FPGA指示控制信号发送机向N3节点发送指 令，要求N3节点准备在下一时隙接收来自m节点的信息。N3节点接收指令后，由FPGA将 转换单元的开关配置为下路，然后告知突发模式接收机准备接收信息即可完成连接建立过 程。在下一时隙到来时，FPGA控制m节点发送机开始一个时隙的数据传输，时隙长度是 lms,能够传送的信息量为100Mb。图9就是数据发送时隙示意图，时隙间的间隔是保护时 间。实施例3本实施例说明FPGA对光轨存储器的控制实现。参照附图10-11，FPGA的以太网接口与传输速率为100Mbps的以太网相连，将来自 以太网的数据(电信号)存储到Virtex-5内置的DDR SDRAM中。本发明所采用的Virtex_5 内置的存储介质总大小为256MB，将其分为3部分，其中一部分大小为16M，用作光轨中数据 库建立空间，其余2部分大小各为120M，分别用作接收机缓存和发送机缓存，然后通过FPGA 的高速数据接口 Rocket I/O Transceiver与光轨的收发模块相接，作为光轨的业务来源，而不是直接将以太网与光轨的收发模块相接。这样做的目的有二 一是因为光轨中每个节 点要传输信号就必须申请时隙，有些情况下，以太网有数据要传输到光轨网络中，而此时的 本地节点并没有时隙的使用权，所以就必须将以太网传输的信息暂存。二是一般光收发机 的速率要高于100Mbps的以太网，所以就会出现由于发送速率不匹配造成的光轨在一个时 隙中有部分时间处于等待业务的状态，从而浪费了光轨网络的资源。这样，通过存储介质 实现了将高速传输的光网络与低速的以太网相接。如果本地节点获得了时隙，Rocket I/O Transceiver会将存储介质中的数据发送到突发模式发送机由其发送到光轨网络中。假设， 本节点在此时是接收信号的节点，那么收发模块的突发模式接收机会接受来自光轨网络的 数据，在进行格式转化后，将其接收的数据存储到存储介质中，然后，通过FPGA以太网接口 将收到的数据发送到以太网中。 本说明书实施例所述的内容仅仅是对发明构思的实现形式的列举，本发明的保护 范围的不应当被视为仅限于实施例所陈述的具体形式，本发明的保护范围也及于本领域技 术人员根据本发明构思所能够想到的等同技术手段。
权利要求
一种新型光轨网络节点结构，其特征在于包括滤波/放大单元、交换单元、收发单元、上/下路转换单元、复用/解复用单元、控制单元，所述滤波/放大单元分别与交换单元、控制单元连接，所述交换单元依次连接有复用/解复用单元、上/下路转换单元、收发单元；所述滤波/放大单元包括控制信号滤波器，所述控制信号滤波器包括下路滤波器和上路滤波器，所述下路滤波器和上路滤波器均连接有光信号放大器，所述下路滤波器从入口光纤的波分复用信号中滤出控制信号，将其通过光纤连接到控制单元；所述上路滤波器负责将控制信号发送到下个节点；所述光信号放大器的作用是对经过本节点的信号进行放大，以补偿光在传输过程中引入的损耗；所述交换单元包括一个上路耦合器，一个下路耦合器和一个阻波器，所述下路耦合器的作用是将上一节点传输的光信号分出一部分传向复用/解复用器，其余部分继续向前传播；所述上路耦合器负责将本地节点的数据波长耦合进光纤，向下一个节点传输；所述阻波器其功能是阻塞特定波长通过；所述复用/解复用单元是进行波分复用信号的分路与合路模块，来自上游节点的波分复用信号经解复用器分解为单一波长，然后分别送往不同的接收机；而来自本地节点的不同波长数据信号需要在复用器合成一路信号后再通过上路耦合器进入交换单元；所述上下路转换单元包含2个光开关，其作用就是实现光轨不同方向传输的光路转换；所述收发单元包括光轨节点用户接口的普通光收发机、光轨节点中突发模式的光收发机、管理模块、存储器；在本地节点获得发送时隙后由突发模式光发送机发送本地节点信息进入网络，或者将下路的突发信号转化成电信号后，存入存储介质中，然后由普通光发送机发送到用户数据接口；所述管理模块是对数据汇聚，打包、调度与队列的管理等；所述存储器存储待发送的数据；所述用户接口单元，接收包括音频、视频、文件等各种格式的数据信号，由普通光收发机发送，经过处理后存储到存储器等待节点传输；所述控制单元是节点实现其功能的关键，包括FPGA开发板、控制信号收发单元，实施对节点器件及光轨网络的控制；所述控制信号单元是负责发送与接收控制信号的单元，控制信号在光轨的每个节点都被接收、处理，其携带了光轨网络中的控制信息，利用相关的信令协议在光轨网络中配置建立新光轨和在已建立的光轨内配置光连接。
2.根据权利要求1所述的一种新型光轨网络节点结构，其特征在于所述控制信号收 发单元主要由控制信号接收机、接口单元和发送机组成，所述控制信号接收机接收处理来 自其它节点的控制信号；所述发送机根据FPGA指令发送不同的控制信号到其它节点；所述 接口单元处理来自接收机的信号，并接收来自FPGA的数字控制信号，对不同的命令做出响 应，然后由发送机发送出响应信号。
3.根据权利要求1或2所述的一种新型光轨网络节点结构，其特征在于所述FPGA 开发板是控制的核心，包括器件控制系统、存储介质和网络控制系统，所述器件控制系统接 收、处理、发送各种数字控制信息，并根据不同的光信息对节点内各个器件发出各种数字 控制信号，使其做出相应的配置；所述存储介质用于建立一个本地通信数据库，存储各器 件的状态、光轨的使用信息、对光纤中传输的光信号进行检测，并实现保护；所述网络控制 系统与器件控制系统之间相互通信，共享存储介质，接收光轨网络中的Global BroadcastPacket信息，并做出响应，处理各节点发送的控制信息，光轨的使用申请，决定光轨网络的 使用权，存储、更新光轨网络中的各种信息，建立网络数据库，从而可以实时查询网络中各 光轨的使用状态。
4.根据权利要求1所述的一种新型光轨网络节点结构的FPGA实现方法，是指FPGA在 光轨及光连接建立过程中对节点中器件的控制实施过程，所述器件是本节点结构中的滤波 器、突发模式的光收发机，光开关，控制信号光收发机和SDRAM等器件；其控制实现步骤如 下(1)、从含有N个波长(1个是控制波长，N-1个是数据波长)的波分复用信道中分离出 控制波长，这个工作由下路滤波器完成，滤出的波长传输到控制信道接收机，接收机对接收 的信号进行光电转换，然后对电信号进行识别，分析其所携带的信息，然后由FPGA发送指 令到控制信号发送机发出相应的应答信号到下一节点，由下一节点进行处理；(2)、假设节点由控制信息得知波长\x是要建立光轨的波长，并且、！所携带的信息只 需传送到本节点而无需传向下一节点，那么FPGA会告知阻波器阻塞、通过本地节点继续 向下游节点传输，而其它未被阻塞的波长可以继续传输；如果此时、波长传送的信息还需 要传送到下一节点，则FPGA告知阻波器允许其通过；(3)、如果此时数据信道中传输的信号中，有、波长信号需要在本地下路，那么此时 FPGA告知突发模式接收机接收来自下路耦合器的信号，然后将光开关置为下路状态，再将 突发模式接收机接收的信号在数据收发模块进行格式转化等操作，之后将其转存至存储介 质；如果此时，本地节点有信息需要传送到下游节点，而且本地节点获得了下一个传输时 隙，那么，FPGA通知突发模式发送机将存储在存储介质中的信息发送到上路耦合器，之后上 路至光纤链路，实现信息的传输。
全文摘要
一种新型光轨网络节点结构，包括滤波/放大单元、交换单元、收发单元、上/下路转换单元、复用/解复用单元、控制单元，所述滤波/放大单元分别与交换单元、控制单元连接，所述交换单元依次连接有复用/解复用单元、上/下路转换单元、收发单元。本发明的有益效果1、利用现有的成熟器件搭建一个光轨网络试验平台，技术简单，成本较低；2、可以实现实验平台的平滑升级；3、充分利用了FPGA内置资源，不但提高了资源利用率，而且降低了实验成本；4、既可以弥补光轨技术在实验研究上的不足，又可以在实验教学中增强学习研究效果。
文档编号H04Q11/00GK101895794SQ20101016256
公开日2010年11月24日 申请日期2010年5月6日 优先权日2010年5月6日
发明者乐孜纯, 付明磊, 侯继斌 申请人:浙江工业大学