一种列控报文处理方法、装置和系统的制作方法

专利名称：一种列控报文处理方法、装置和系统的制作方法
技术领域：
本发明涉及列车控制技术领域，更具体地说，涉及一种列控报文处理方法、装置和 系统。
背景技术：
列车控制(列控)中心TCC系统的应答器系统是点式地-车信息传输设备，为列 车控制系统提供地面固定信息和地面实时信息。随着列车效率不断提高，所述应答器系统 的改善渐渐成为行车安全改善方面的重要一环。现有的应答器系统大量使用了应答器和地面电子单元LEU，由于所述LEU设备的 报文存储量非常有限(最多1000条)，因此所述应答器发送的报文需预先编制后存储在 TCC主机中。在实际应用中，如进行列车限速调度，根据列车限速调度命令内容，需从所述列控 中心设备中提取命令对应的预存报文，如果该命令内容通过比对与所述预先编制报文一致 时，才能被列控中心接受并执行该命令，否则将重新发送及比对，由于临时限速等调度命令 有严格的规则限制，如临时限速的效率值必须是45、60、80、120、160km/h其中之一，车辆限 速距离为200、500、1000、1500、2000、3000、4000、6000m，且临时限速调度在同一行进路线两 个站点之间只能允许进行一次，若在同一线路上多处需进行临时限速，则需要根据临时限 速的固定效率值并结合所述车辆限速距离重新下发列车限度调度命令，并重新进行发送及 比对，而此时命令报文数量以指数型数据形式增长，从而严重影响了命令下发的效率及相 关命令的执行；另外，现有技术中的所述预先编制的报文检查只能通过人工校验及抽查进行，存 在的漏检率将导致调度命令下发及执行错误甚至列车事故的发生，同时，由于TCC的报文 数量庞大，现有存储设备固定(多为K5B专用硬件平台)通过扩充TCC报文存储资源从技 术实现上存在困难。

发明内容
有鉴于此，本发明提供一种列控报文处理方法、装置和系统，以实现对列控总线发 送的报文进行实时编码，提高应答器报文的下发及执行效率的目的；另外，提高了报文可用 性和校验准确度。一种列控报文处理方法，其特征在于，包括将总线下发的实时组帧后的用户数据按照预设编码规定进行编码，得到编码报 文；通过对编码报文进行解码，验证所述用户数据的编码结果的正确性；在验证正确性通过后，将所述编码报文按照预设协议打包并发送至地面电子设备 LEU。本实施方式将报文进行实时组帧后即进行编码，并用编码的逆运算解码来验证编
4码的正确性，如所述解码可逆，则说明编码正确，否则编码有误。将验证正确的编码报文进 行打包下发至地面电子设备，从而形成将总线下发的用户数据实时组帧、编码、验证、发送 的报文处理流程，克服了现有技术中报文下发次数有限制等缺点，实现了对列控总线发送 的报文进行实时编码，提高应答器报文的下发及执行效率的目的。优选地，所述总线具体为互为冗余的两路列控中心TCC系统主机总线中的任意一 路。本实施方式采用交叉冗余的方式，单路总线故障或者单路硬件故障不影响使用， 保证了系统的可用性。优选地，所述将总线下发的实时组帧后的用户数据按照预设编码规定进行编码具 体为将所述互为冗余的两路总线中的一路下发的列车行进信息实时组帧，所述实时组帧 后的用户数据具体为830位用户数据，并将实时组帧后的用户数据在现场可编程门阵列 FPGA中按照欧洲铁路运输管理系统编码标准UNISIG SUBSET-036编码。所述列车行进信息包括；列车进路或临时限时等信息，所述830位用户是根据欧 洲列车控制系统(ETCS)和中国列车控制系统(CTCS)对用户数据定义确定的格式。将实时组帧后的用户数据在现场可编程门阵列FPGA中按照欧洲铁路运输管理系 统编码标准UNISIG SUBSET-036编码，并通过解码验证所述编码报文的正确性。本实施方式中，所述报文解码过程为用户数据编码的逆运算，所述报文解码过程 按照确保正确的报文解码步骤进行，在用户数据编码出现错误时，解码过程不可逆，从而验 证了编码报文的正确与否。优选地，所述将实时组帧后的用户数据在现场可编程门阵列FPGA中按照欧洲铁 路运输管理系统编码标准UNISIG SUBSET-036编码具体为A 将830位用户数据sd按每10位分为一组，共83组，用一个所有位的累加和函 数替换前10位；B 选择12位扰码sb，按sb生成多项式对830位报文加扰；C 将加扰后的数据每10位为一组，并按照预设字母表查表变换为11位长的字；D 选择10位修整码esb ；E 产生 85 位校验码 check bits ；F 条件检查；其中，第一条件具体为字母表条件，每个11位的字应与特定的字母 表相符合。优选地，所述处理方法还包括在步骤B前对所述83组用户数据进行第一条件检查。优选地，所述处理方法还包括缓存BCH针对所述sd的运算结果，并将所述缓存的 BCH针对所述sd的运算结果作为针对所述cb，sb, esb, checkbits运算的初始值。优选地，所述处理方法还包括所述BCH针对所述sd的运算具体为11位并行运 算；所述针对所述cb，sb, esb, check bits运算具体为33位并行运算。优选地，构造一张反查ROM表(字母表地址与数据位置互换)供条件1，2，4检查 时使用，以减少查表周期，起到编码提速的效果。以上实施方式在欧洲铁路运输管理系统编码标准UNISIG SUBSET-036基础上，通 过预先条件检查、BCH计算过程设置缓存机制及并行运算，并构造反向查询的字母表的方式使得该报文处理流程实时性强且耗时大幅减少，且报文解码验证过程准确度高，克服了现 有技术中同一路段临时限速等命令多个下发的效率低下及有命令下发个数限制等条件约 束的缺点。优选地，所述将所述编码报文按照预设协议打包并发送至地面电子设备具体为 将所述编码报文按照FSFB/2协议打包并发送至地面电子设备。优选地，所述处理方法还包括周期性检验帧校验用户数据的正确性，并发送同步 帧校验通信时序及向地面电子设备发送报文的时序的正确性。本实施例方式中，用户数据的正确性是在对实时组帧后的用户数据进行编码的第 一道检验，如发现用户数据不符合编码要求，则实时组帧后的用户数据不可编码，要返回到 总线，由总线处理。优选地，所述处理方法还包括按照周期为TCC主机的同步周期将记录的编码状 态及解码验证结果发送至TCC系统主机。本实施方式中，按照预设周期将用户数据处理状态返回至主机保证了报文处理的 准确性。优选地，所述处理方法还包括当用户数据进行编码超时或用户数据不可编时， TCC主机根据返回的编码状态及解码验证结果发出是否修改所述830位用户数据并重新编 码的指示。优选地，所述处理方法还包括将所述用户数据的编码的关键变量备份，将备份的 关键变量反存储并与所述关键变量比对验证关键变量正确性。优选地，所述处理方法还包括将所述编码报文解码时的关键变量备份，将备份的 关键变量反存储并与所述关键变量比对验证关键变量正确性。该实施方式将用户数据的编码过程及编码报文的解码过程中的关键变量备份，利 用反存储的备份变量与原关键变量进行比对，从而进一步提高用户数据的编码准确度。优选地，所述处理方法还包括将所述对编码报文进行的解码过程重复，得到二次 解码结果，比对两次解码结果，当两次解码结果相同，则确定验证正确性通过，将所述编码 报文按照预设协议打包并发送至地面电子设备LEU，否则返回至所述TCC主机。一种列控报文处理装置，包括报文接收接口，用于接收总线下发的实时组帧后的用户数据；编码单元，用于将所述实时组帧后的用户数据按照预设编码规定进行编码，得到 编码报文；解码单元，用于对编码报文进行解码，验证所述用户数据的编码结果的正确性；中央处理单元，用于调控所述处理装置的报文处理过程；报文发送接口，用于在验证正确性通过后，将所述编码报文按照预设协议打包并 发送至地面电子设备LEU。优选地，所述总线具体为互为冗余的两路列控中心TCC系统主机总线中的任意一路。优选地，所述编码单元具体为现场可编程门阵列FPGA模块。一种列控报文处理系统，包括TCC主机和总线结构，所述总线结构包括多条总线， 包括设置于所述TCC主机的通信接口单元的列控报文处理装置，所述列控报文处理装置包括报文接收接口，用于接收总线下发的实时组帧后的用户数据；编码单元，用于将所述实时组帧后的用户数据按照预设编码规定进行编码，得到 编码报文；解码单元，用于对编码报文进行解码，验证所述用户数据的编码结果的正确性；中央处理单元，用于调控所述处理装置的报文处理过程；报文发送接口，用于在验证正确性通过后，将所述编码报文按照预设协议打包并 发送至地面电子设备LEU。优选地，所述列控报文处理装置与所述TCC主机采用交叉冗余连接第一列控报 文处理装置第一总线接口与所述TCC主机的第一总线连接，第二总线接口与所述TCC主机 的第三总线连接；第二列控报文处理装置第一总线接口与所述TCC主机的第二总线连接，第二总线 接口与所述TCC主机的第三总线连接。优选地，所述列控报文处理装置具体为报文编码板。从上述的技术方案可以看出，本发明实施例是将用户数据进行实时组帧后即进行 编码，并用编码的逆运算解码来验证编码的正确性，如所述解码可逆，则说明编码正确，否 则编码有误。将验证正确的编码报文进行打包下发至地面电子设备，从而形成将总线下发 的用户数据实时组帧、编码、验证、发送的报文处理流程，而且，本发明实施例在欧洲铁路运 输管理系统编码标准UNISIG SUBSET-036基础上，通过预先条件检查、BCH计算过程设置缓 存机制及并行运算，并构造反向查询的字母表的方式使得该报文处理流程实时性强且耗时 大幅减少，且报文解码验证过程准确度高，克服了现有技术中同一路段临时限速等命令多 个下发的效率低下及有命令下发个数限制等条件约束的缺点，实现了对列控总线发送的报 文进行实时编码，提高应答器报文的下发及执行效率，并打破同一路段只能进行一次临时 限速命令的局限的目的；另外，本发明实施例采用通信校验用户数据保证原始报文准确性；采用将用户数 据编码状态及解码验证结果发送至TCC主机、编码运算变量反存储比对及多次解码等方式 校验多重校验提高了数据的准确性，提供了完善的校验机制和报文错误机制，保证了报文
可靠性。同时，由于本发明方法采用实时编码的方式，无需大量存储预先编制的TCC报文， 解决了 TCC主机存储空间有限且存储有预先编制报文而难于验证维护的缺点。本发明实施例同时公开了一种列控报文处理装置和系统，所述装置与所述列控报 文处理方法对应，所述系统采用交叉冗余总线结构，保证了总线下发的报文的可用性。


为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以 根据这些附图获得其他的附图。图Ia为本发明实施例公开的一种列控报文处理方法流程7
图Ib为本发明实施例公开的一种列控总线下发的实时组帧后的用户数据格式示 意图；图Ic为本发明实施例公开的一种列控用户数据编码过程示意图；图2为本发明又一实施例公开的一种列控报文处理方法流程图；图3为本发明又一实施例公开的一种列控报文处理方法流程图；图4a为本发明又一实施例公开的一种列控报文处理装置结构示意图；图4b为本发明又一实施例公开的一种列控报文处理装置编码实现结构示意图；图5为本发明实施例公开的一种列控报文处理系统结构示意图。
具体实施例方式为了引用和清楚起见，下文中使用的技术名词、简写或缩写总结如下LEU =Line Side Dlectric Unit，地面电子单元，当代铁路的重要地面信号设备；TCC =Train Control Center，车站列控中心；FPGA =Field-Programmable Gate Array，即现场可编程门阵列；FSFB/2 =Fail Safe Field Bus second generation，是一个通信协议，它主要分为 两层安全层和应用层，其中，所述安全层可在一个普通的数据链路层上实现，它用于在一 个开放式传输系统中传输安全数据，所述应用层利用安全层提供的服务来实现数据交换功 能；UNISIG SUBSET-036 欧洲ATP制式的欧洲列车控制系统应答器用户数据编码规 范；SRAM =Static RAM，具有静止存取功能的内存，不需要刷新电路即能保存它内部存 储的数据；RS422驱动器符合平衡电压数字接口电路的电气特性RS422的驱动器；CRC16 16位循环冗余校验；LSR =Linear Shift Register，线性移位寄存器。下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。需要首先明确的是列控报文TELEGRAM，此处指按欧洲铁路运输管理系统编码标准UNISIG SUBSET-036规范要求生成的适合与列车控制传输使用的报文，长码为1023位，短码为341 位。用户数据USER DATA,未编码前的原始数据，按照UNISIG SUBSET-036的规定，长 码原始数据为830位，短码原始数据为210位。用户数据的格式按欧洲和中国的应用原则 定义的包组合而成，包括坡度、速度、轨道区段、链接、临时限速等信息。编码报文ENC0DED TELEGRAM,编码后报文，本文中特指经本装置按照UNISIG SUBSET-036规范要求编码后的报文，经验证无误后即为列控报文(TELEGRAM)。本发明提供一种列控报文处理方法、装置和系统，以实现对列控总线发送的报文进行实时编码，提高应答器报文的下发及执行效率的目的。图Ia示出了一种列控报文处理方法，包括步骤101 将总线下发的实时组帧后的用户数据按照预设编码规定进行编码，得 到编码报文；步骤102 通过对编码报文进行解码，验证所述用户数据的编码结果的正确性；步骤103 在验证正确性通过后，将所述编码报文按照预设协议打包并发送至地 面电子设备LEU。在本实施例中，所述将总线下发的实时组帧后的用户数据按照预设编码规定进行 编码具体为将所述互为冗余的两路总线中的一路下发的列车行进信息实时组帧，所述实 时组帧后的用户数据具体为830位用户数据，其中，所述列车行进信息包括；列车进路或临 时限速等信息，所述830位用户是根据欧洲铁路运输管理系统确定的用户数据组数。所述通过对编码报文进行解码，验证所述用户数据的编码结果的正确性具体为 将实时组帧后的用户数据在现场可编程门阵列FPGA中按照欧洲铁路运输管理系统编码标 准UNISIG SUBSET-036编码，并通过解码验证所述用户数据编码编码报文的正确性。如图Ib所示，列控总线下发的实时组帧后的用户数据格式，包括sd，用户数据；cb，控制码；sb 扰码，生成多项式h (χ) = x32+x31+x30+x29+x27+x25+l ；esb 修整码，额外修正数据位；check bits 校验码，通过计算得到的85位校验码；图Ic示出了列控用户数据编码过程，包括步骤1021 将830位用户数据按每10位分为一组，用一个所有位的累加和函数替 换前10位；步骤1022 对所述83组用户数据进行第一条件检查；sd部分为83个11位字(长码)或21个11位字(短码)，在对所述sb和esb进 行下一步自加处理前就预先执行了条件1的检查，而在需进行条件1检查时默认可通过，将 减少83个(长码)/21个(短码)时钟周期，只需要对cb，sb, esb, check bits部分执行 条件1检查，每次编码的条件1检验时钟减少到10个时钟周期，执行该步骤耗时缩短为原 来的 10/93 = 11% (长码)/10/31 = 32% ；类似地，cb和sb组成一个11位字，sb和esb组成一个11位字，可以在加入扰码 前预先执行条件1检查，预设字母表为1024个替换字(11位字)，因此字母表的非法字母比 例为1024/2" 11 = 50%，即cb和sb,以及，sb和esb，按概率计算得到被预先淘汰而不需 进入扰码阶段的比例为50% X50%= 25%，从统计上看，此步可减少扰码次数75%，即采 用本方法加速后的时间在前文加速的基础上再缩短到25%。因此本步骤的加速效果总体为11% *25%= 2. 75% (长码)/32% X25% (短 码)=8%。步骤1023 选择12位扰码sb，按sb生成多项式对830位数据加扰；步骤1024 将加扰后的数据每10位为一组，并按预设字母表查表变换为11位长 的字；
9
步骤1025 选择10位修整码esb ；步骤1026 产生85位校验码check bits。该步骤体现的是BCH计算过程，在本发明中，将BCH的计算步骤分为BCHl和BCH2， 并将所述BCHl的运算结果缓存，作为BCH2计算的初始值，其中，所述BCHl为BCH针对所述 sd的运算；所述BCH2为针对所述cb, sb，esb, check bits运算。根据UNISIG SUBSET-036编码规则，由于cb，sb的变化将导致BCHl的重新进行； esb的变化只会导致BCH2重新进行，BCHl的结果是不变的，通过把BCH拆开为BCHl和BCH2， 更换esb时，不需再次进行BCH1，直接取出BCHl的缓冲结果作为BCH2计算的初始值。进一步地，BCH计算过程分为BCHl和BCH2两个步骤，从长短数据的计算公式来看， 使用FPGA硬件实现时，一般方法是使用LSR进行移位异或的方式进行，每个时钟周期计算1 位。计算一次BCH需要1023-85 = 938(长)/341-85 = 256(短)个时钟周期。由于每次 修改esb, sb均需要计算BCH, BCH的累计时钟周期为:938 X 2~22 (长)/256 X 2一22 (短)， 时钟周期数非常大，虽然通过上述方法可减少一定时钟周期数，则结合如下方式可达到加 速编码过程的技术效果由于BCHl在一次有效编码过程中的被计算次数远远小于BCH2，BCHl部分采用了 11位并行运算；BCH2被使用频率较高，且表达式较短(输入只有99位)，采用了并行规模 较大的33位并行电路。在本实施方式中，BCHl中采用11位并行运算(因为sd和cb的总 位数924(长码)/242(短码)均可被11整除)，在BCH2中采用3次11位(即33位)并行 运算电路(长码和短码这部分均为99位，能被33整除)加速倍数分别为11位BCHl的加 速倍数为11_1 = 10倍和33位BCH2的加速倍数为33_1 = 32倍。综上，进行BCHl需要83 (长码)/21 (短码)个时钟周期，进行BCH2需要3个时钟 周期，如果每次修改了 esb都进行整个BCH运算，则需要86 (长码)/24 (短码)个时钟周期， 采用此方法后只需要3个时钟周期，加速比分别为为3/86 = 10% (长码)/3/24 = 12. 5% (短码)。步骤1027:条件检查。上述步骤1027的条件检查中的条件需满足条件1 字母表条件，每个11位的字应与特定的字母表相符合；条件2 同步偏离解析条件，偏离一位时，连续符合字母表条件的码字最多不能超 过2个，其它情况下，长报文最多不能超过10个；条件3:汉明距检查；条件4:漏取样检查。需要说明的是在执行步骤1024变换和条件1，2，4检查步骤中均需要使用到预设 字母表(UNISIG SUBSET-036字母表)，在本发明中，构造一张正查ROM表供执行步骤1024 时使用，再构造一张反查ROM表(字母表地址与数据位置互换)供条件1，2，4检查时使用。此种正查字母表和反查字母表的实施方式可极大减少查表周期若均使用正查 表，查表周期为(以常见的二分法查表为例)2~n = 1204,η = 10，即统计上平均查一次表 的时钟周期数为10，采用反查表后，周期数固定为1(选表地址即出数据)，此步的加速倍数 为10-1 = 9 倍。本发明实施例是将用户数据进行实时组帧后即进行编码，并用编码的逆运算解码来验证编码的正确性，如所述解码可逆，则说明编码正确，否则编码有误。将验证正确的编 码报文进行打包下发至地面电子设备，从而形成将总线下发的用户数据实时组帧、编码、验 证、发送的报文处理流程，在本实施例中，更为重要的是本发明实施例在欧洲铁路运输管 理系统编码标准UNISIG SUBSET-036基础上，通过预先条件检查、BCH计算过程设置缓存机 制及并行运算，并构造反向查询的字母表的方式使得该报文处理流程实时性强且耗时大幅 减少，且报文解码验证过程准确度高，克服了现有技术中同一路段临时限速等命令多个下 发的效率低下及有命令下发个数限制等条件约束的缺点。图2示出了又一种列控报文处理方法，包括步骤201 将所述互为冗余的两路总线中的一路下发的列车行进信息实时组帧；所述实时组帧后的用户数据具体为830位用户数据；步骤202 周期性检验帧校验用户数据的正确性，并发送同步帧校验通信时序及 向地面电子设备发送报文的时序的正确性；若正确，则进行步骤203 ；否则返回给TCC主 机；本实施例方式中，用户数据的正确性是在对实时组帧后的用户数据进行编码的第 一道检验，如发现用户数据不符合编码要求，则实时组帧后的用户数据不可被利用及被编 码，返回至总线。步骤203 将实时组帧后的用户数据在现场可编程门阵列FPGA中按照欧洲铁路运 输管理系统编码标准UNISIG SUBSET-036编码；步骤204 通过对编码报文进行解码，验证所述用户数据的编码结果的正确性；本实施方式中，所述报文解码过程为用户数据编码的逆运算，所述报文解码过程 按照确保正确的报文解码步骤进行，在用户数据编码出现错误时，解码过程不可逆，从而验 证了用户数据编码过程的正确与否。步骤205 将所述编码报文按照FSFB/2协议打包并发送至地面电子设备；步骤206 按照周期为TCC主机的同步周期将记录的编码状态及解码验证结果发 送至TCC系统主机。本实施方式中，按照预设周期将报文处理状态返回至主机保证了报文处理的准确 性。需要说明的是，本实施例中，所述总线具体为互为冗余的两路列控中心TCC系统 主机总线中的任意一路；本实施方式采用交叉冗余的方式，单路总线故障或者单路编码板 硬件故障不影响使用，保证了系统的可用性。本实施例中，总线下发的报文处理流程实时性强且耗时少，报文解码验证过程准 确度高，不仅克服了现有技术中同一路段临时限速等命令多个下发的效率低下及有命令下 发个数限制等条件约束的缺点，而且实现了对列控总线发送的报文进行实时编码，提高应 答器报文的下发及执行效率，并打破同一路段只能进行一次临时限速命令的局限的目的； 另外本发明实施例采用通信校验用户数据保证原始报文准确性；采用将用户数据编码状态 及解码验证结果发送至TCC主机确保了用户数据的可靠性。图3示出了又一种列控报文处理方法，包括步骤301 将所述互为冗余的两路总线中的一路下发的列车行进信息实时组帧；所述实时组帧后的用户数据具体为830位用户数据；
步骤302 周期性检验帧校验用户数据的正确性，并发送同步帧校验通信时序及 向地面电子设备发送报文的时序的正确性；若正确，则进行步骤303 ；否则返回给TCC主 机；步骤303 判断所述用户数据是否可进行编码，如可编，则进行步骤304 ；当用户数 据进行编码超时或用户数据不可编时，将所述报文返回至TCC主机，TCC主机根据返回的编 码状态及解码验证结果发出是否修改所述830位用户的数据用户的报文并重新编码的指示ο步骤304 将实时组帧后的用户数据在现场可编程门阵列FPGA中按照欧洲铁路运 输管理系统编码标准UNISIG SUBSET-036编码。在本实施例中，所述编码过程中，需将所述编码的关键变量备份，将备份的关键变 量反存储并与所述关键变量比对验证关键变量正确性。步骤305 通过对编码报文进行解码，验证所述用户数据的编码结果的正确性；本实施例中，需将所述解码的关键变量备份，将备份的关键变量反存储并与所述 关键变量比对验证关键变量正确性，进一步地，将所述对编码报文进行的解码过程重复，得 到二次解码结果；比对两次解码结果，当两次解码结果一致时，则确定验证正确性通过；否 则返回至所述TCC主机。步骤306 将所述编码报文按照FSFB/2协议打包并发送至地面电子设备；步骤307 按照周期为TCC主机的同步周期将记录的编码状态及解码验证结果发 送至TCC系统主机。步骤307需要说明的是，本实施例中，所述总线具体为互为冗余的两路列控中心 TCC系统主机总线中的任意一路，本实施方式采用交叉冗余的方式，单总线故障或单路编码 板故障不影响使用，保证系统的可用性。本实施例中，编码运算变量反存储比对及多次解码等方式校验多重校验提高了数 据的准确性，提供了完善的校验机制和报文错误机制，保证了报文可靠性。图4a示出了一种列控报文处理装置结构，包括报文接收接口 401，用于接收总线下发的实时组帧后的用户数据；编码单元402，用于将所述实时组帧后的用户数据按照预设编码规定进行编码，得 到编码报文；解码单元403，用于对编码报文进行解码，验证所述用户数据的编码结果的正确 性；中央处理单元404，用于调控所述处理装置的报文处理过程；报文发送接口 405，用于在验证正确性通过后，将所述编码报文按照预设协议打包 并发送至地面电子设备LEU。需要说明的是所述总线具体为互为冗余的两路列控中心TCC系统主机总线中的 任意一路，所述编码单元具体为现场可编程门阵列FPGA模块；毋庸置疑地，与所述中央处理单元还连接有保存程序的SRAM ；该SRAM的关键数据 区均使用CRC16进行保护。图4b为一种列控报文处理装置编码实现结构，结合图Ib和图Ic所述的编码流程 说明，该编码实现硬件结构包括
12
首字替换对用户数据的第一个10位字进行累加和替换。预先的条件1检查对所述83组用户数据进行第一条件(条件1)检查；INC_SB/ESB 对sb和esb进行自增并检验条件1。加扰对用户数据位流通过32位的LSR汇编加扰。10-11替换将加扰后的用户数据位使用替换表进行10位字到11位字的替换。BCH 计算数据流的85位校验码放置在数据流的最后，本步骤中将BCH的计算步骤 分为BCHl和BCH2，并将所述BCHl的运算结果缓存，作为BCH2计算的初始值；且所述BCH针 对所述sd的运算具体为11位并行运算；所述针对所述cb，sb, esb, check bits运算具体 为33位并行运算。条件过滤1 4 对以上步骤形成的数据流进行条件检查，检查不合格的报文通过 INC_SB/ESB模块替换加扰位和扩展加扰位，重复进行编码，直到通过所有的4个条件检查。需要说明的是条件检查中的条件需满足条件1 字母表条件每个11位的字应与特定的字母表相符合；条件2 同步偏离解析条件，偏离一位时，连续符合字母表条件的码字最多不能超 过2个；其它情况下，长报文最多不能超过10个；条件3:汉明距检查；条件4:漏取样检查。图5示出了一种列控报文处理系统，包括TCC主机501和总线结构，所述总线结 构包括第一总线5021、第二总线5022，第三总线5023，设置于所述TCC主机501的通信接 口单元的列控报文处理装置503，所述列控报文处理装置503包括报文接收接口，包括第一总线接口 50311和第二总线接口 50312用于接收总线下 发的实时组帧后的用户数据；编码单元，用于将所述实时组帧后的用户数据按照预设编码规定进行编码，得到 编码报文；解码单元，用于对编码报文进行解码，验证所述用户数据的编码结果的正确性， 在本实施例中，编码单元和解码单元耦合为FPGA模块5032 ；中央处理单元5033，用于调控所述处理装置的报文处理过程；报文发送接口 5034，用于在验证正确性通过后，将所述编码报文按照预设协议打 包并发送至地面电子设备LEU，在本实施例中，所述报文发送接口具体为RS422驱动器。需要特别指出的是图中示出了两个相同的列控报文处理装置，并对其中一个进 行详细标示和说明，另一个不再赘述，为了描述方便及清晰，标示第一列控报文处理装置为 503，第二列控报文处理装置为504，其中如图所示，所述第一列控报文处理装置503及所述第二列控报文处理装置504与 所述TCC主机501采用交叉冗余连接第一列控报文处理装置第一总线接口 50311与所述 TCC主机的第一总线连接5021，第二总线接口 50312与所述TCC主机501的第三总线5023 连接；第二列控报文处理装置504第一总线接口 50411与所述TCC主机501的第二总线 连接5022，第二总线接口 50412与所述TCC主机501的第三总线5024连接。所述列控报文处理装置具体为报文编码板，当然可实现本发明发明意图的硬件装 置均是本申请文件要求保护的范围。
需要说明的是本系统中，为了保证用户数据编码和解码的正确性，使用所述TCC 主机提供的同步帧进行周期性本地数据区检查，并对本地保存的数据进行本地更新；图中还示出了分别与所述第一列控报文处理装置及第二列控报文处理装置连接 的地面电子设备LEUl和LEU2。综上所述
具体实施例方式将报文进行实时组帧后即进行编码，并用编码的逆运算解码来验证编码的正确 性，如所述解码可逆，则说明编码正确，否则编码有误。将验证正确的编码报文进行打包下 发至地面电子设备，从而形成将总线下发的用户数据实时组帧、编码、验证、发送的报文处 理流程，而且，本发明实施例在欧洲铁路运输管理系统编码标准UNISIG SUBSET-036基础 上，通过预先条件检查、BCH计算过程设置缓存机制及并行运算，并构造反向查询的字母表 的方式使得该报文处理流程实时性强且耗时大幅减少，且报文解码验证过程准确度高，克 服了现有技术中同一路段临时限速等命令多个下发的效率低下及有命令下发个数限制等 条件约束的缺点，实现了对列控总线发送的报文进行实时编码，提高应答器报文的下发及 执行效率的目的；另外本发明实施例采用通信校验用户数据保证原始报文准确性；采用将用户数据 编码状态及解码验证结果发送至TCC主机、编码运算变量反存储比对及多次解码等方式校 验多重校验提高了数据的准确性，提供了完善的校验机制和报文错误机制，保证了报文可靠性。同时，由于本发明方法采用实时编码的方式，无需大量存储预先编制的TCC报文， 解决了 TCC主机存储空间有限且存储有预先编制报文而难于验证维护的缺点。本发明实施例同时公开了一种列控报文处理装置和系统，所述装置与所述列控报 文处理方法对应，所述系统采用交叉冗余总线结构，保证了总线下发的报文的可用性。本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他 实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置 而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说 明即可。专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元 及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和 软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些 功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业 技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应 认为超出本发明的范围。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。 对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的 一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明 将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一 致的最宽的范围。
权利要求
一种列控报文处理方法，其特征在于，包括将总线下发的实时组帧后的用户数据按照预设编码规定进行编码，得到编码报文；通过对所述编码报文进行解码，验证所述用户数据的编码结果的正确性；在验证正确性通过后，将所述编码报文按照预设协议打包并发送至地面电子设备LEU。
2.根据权利要求1所述的处理方法，其特征在于，所述总线具体为互为冗余的两路列 控中心TCC系统主机总线中的任意一路。
3.根据权利要求2所述的处理方法，其特征在于，所述将总线下发的实时组帧后的用 户数据按照预设编码规定进行编码具体为将所述互为冗余的两路总线中的一路下发的列 车行进信息实时组帧，所述实时组帧后的用户数据具体为830位用户数据，并将实时组帧 后的用户数据在现场可编程门阵列FPGA中按照欧洲铁路运输管理系统编码标准UNISIG SUBSET-036 编码。
4.根据权利要求3所述的处理方法，其特征在于，所述将实时组帧后的用户数据在现 场可编程门阵列FPGA中按照欧洲铁路运输管理系统编码标准UNISIG SUBSET-036编码具 体为A 将830位用户数据sd按每10位分为一组，共83组，用一个所有位的累加和函数替 换前10位；B 选择12位扰码sb，按sb生成多项式对830位报文加扰；C 将加扰后的数据每10位为一组，并按照预设字母表查表变换为11位长的字；D 选择10位修整码esb ；E 产生85位校验码check bits ；F 条件检查；其中，第一条件具体为字母表条件，每个11位的字应与特定的字母表相符合。
5.根据权利要求4所述的处理方法，其特征在于，还包括在步骤B前对所述83组用 户数据进行第一条件检查。
6.根据权利要求4所述的处理方法，其特征在于，还包括缓存BCH针对所述sd的运算 结果，并将所述缓存的BCH针对所述sd的运算结果作为针对所述cb，sb, esb, check bits 运算的初始值。
7.根据权利要求6所述的处理方法，其特征在于，还包括所述BCH针对所述sd的运算 具体为11位并行运算；所述针对所述cb，sb, esb, checkbits运算具体为33位并行运算。
8.根据权利要求2所述的处理方法，其特征在于，所述将所述编码报文按照预设协议 打包并发送至地面电子设备具体为将所述编码报文按照FSFB/2协议打包并发送至地面 电子设备。
9.根据权利要求3所述的处理方法，其特征在于，还包括周期性检验帧校验用户数据 的正确性，并发送同步帧校验通信时序及向地面电子设备发送报文的时序的正确性。
10.根据权利要求3所述的处理方法，其特征在于，还包括按照周期为TCC主机的同 步周期将记录的编码状态及解码验证结果发送至TCC系统主机。
11.根据权利要求3所述的处理方法，其特征在于，还包括当所述数据进行编码超时 或报文不可编时，TCC主机根据返回的数据编码状态及报文解码验证结果发出是否修改所 述830位用户数据并重新编码的指示。
12.根据权利要求3所述的处理方法，其特征在于，还包括将所述用户数据编码时的关键变量备份，将备份的关键变量反存储并与所述关键变量比对验证关键变量正确性。
13.根据权利要求2所述的处理方法，其特征在于；还包括将所述编码报文解码时的 关键变量备份，将备份的关键变量反存储并与所述关键变量比对验证关键变量正确性。
14.根据权利要求2所述的处理方法，其特征在于，还包括将所述对编码报文进行的解码过程重复，得到二次解码结果；比对两次解码结果，当两次解码结果一致时，则确定验证正确性通过，否则返回至所述 TCC主机。
15.一种列控报文处理装置，其特征在于，包括报文接收接口，用于接收总线下发的实时组帧后的用户数据；编码单元，用于将所述实时组帧后的用户数据按照预设编码规定进行编码，得到编码 报文；解码单元，用于对编码报文进行解码，验证所述用户数据的编码结果的正确性；中央处理单元，用于调控所述处理装置的报文处理过程；报文发送接口，用于在验证正确性通过后，将所述编码报文按照预设协议打包并发送 至地面电子设备LEU。
16.根据权利要求15所述的处理装置，其特征在于，所述总线具体为互为冗余的两路 列控中心TCC系统主机总线中的任意一路。
17.根据权利要求15所述的处理装置，其特征在于，所述编码单元具体为现场可编程 门阵列FPGA模块。
18.一种列控报文处理系统，包括TCC主机和总线结构，所述总线结构包括多条总线， 其特征在于，包括设置于所述TCC主机的通信接口单元的列控报文处理装置，所述列控报 文处理装置包括报文接收接口，用于接收总线下发的实时组帧后的用户数据；编码单元，用于将所述实时组帧后的用户数据按照预设编码规定进行编码，得到编码 报文；解码单元，通过对编码报文进行解码，验证所述用户数据的编码结果的正确性；中央处理单元，用于调控所述处理装置的报文处理过程；报文发送接口，用于在验证正确性通过后，将所述编码报文按照预设协议打包并发送 至地面电子设备LEU。
19.根据权利要求18所述的处理系统，其特征在于，所述列控报文处理装置与所述TCC 主机采用交叉冗余连接第一列控报文处理装置第一总线接口与所述TCC主机的第一总线 连接，第二总线接口与所述TCC主机的第三总线连接；第二列控报文处理装置第一总线接口与所述TCC主机的第二总线连接，第二总线接口 与所述TCC主机的第三总线连接。
20.根据权利要求18所述的处理系统，其特征在于，所述列控报文处理装置具体为报 文编码板。
全文摘要
本发明实施例公开了一种列控报文处理方法、装置和系统，所述方法将用户数据进行实时组帧后即进行编码，并用编码的逆运算解码来验证编码的正确性，如所述解码可逆，则说明编码正确，否则编码有误。将验证正确的编码报文进行打包下发至地面电子设备，从而形成将总线下发的用户数据实时组帧、编码、验证、发送的报文处理流程，本发明实施例在欧洲铁路运输管理系统编码标准UNISIG SUBSET-036基础上，通过预先条件检查、BCH计算过程设置缓存机制及并行运算，并构造反向查询的字母表等方式并使得该报文处理流程实时性强且耗时大幅减少，克服了现有技术中同一路段临时限速等命令多个下发的效率低下及有命令下发个数限制等条件约束的缺点。
文档编号H04L1/00GK101917248SQ201010234719
公开日2010年12月15日 申请日期2010年7月20日 优先权日2010年7月20日
发明者杨光伦, 王一民, 贺航宇 申请人:北京全路通信信号研究设计院