专利名称：基于Farrow结构的可重构插值滤波器的制作方法
技术领域：
本发明涉及图像后处理技术，尤其涉及一种基于Farrow结构的可重构插值滤波器。
背景技术：
图像缩放也叫图像分辨率转换、图像重采样，是数字视频处理中的关键技术之一。 目前，图像缩放算法大致可划分为两类线性插值方法和非线性插值方法。常用的线性插值 方法有最邻近插值、双线性插值、双三次卷积、双三次样条、多项式抛物线等。插值算法可以表述为
权利要求
1.一种基于Farrow结构的可重构插值滤波器，其特征在于是基于Farrow结构的可 选择使用分段抛物线法或者三次插值法两种方法之一进行一维插值计算的一种插值核函 数的硬件实现。
2.根据权利要求1所述的基于Farrow结构的可重构插值滤波器，其特征在于该可重 构插值滤波器的外部接口包括六个输入端和一个输出端，所述六个输入端为一个内插偏移 量d、四个参考点像素数据Data_inO、Data_inl、Data_in2、Data_in3和一个模式选择信号 mode ；一个输出端为插值点像素数据Data_0ut。
3.根据权利要求1所述的基于Farrow结构的可重构插值滤波器，其特征在于，该可重 构插值滤波器的内部结构包括11个加法器、3个乘法器、5个多路选择器、3个右移位器、1 个左移位器和M个寄存器。其中，所述的输入端DatajnO分别与第一加法器(1)和第一 多路选择器(2)相连；输入端Data_inl分别与第一寄存器(3)、第二多路选择器、第二 加法器(5)、第三加法器(6)和第四加法器(7)相连；输入端Data_in2分别与第一加法器 (1)、第一多路选择器⑵和第三加法器(6)相连；输入端Data_in3分别与第二加法器(5) 和第四加法器(7)相连；第一加法器(1)与第一右移位器(8)相连；第一右移位器(8)分别 与第二多路选择器G)、第三多路选择器(9)、第四多路选择器(10)和第五加法器(11)相 连；第二加法器( 、第二右移位器(12)和第六加法器(1 依次相连；第三加法器(6)与左 移位器(14)相连；左移位器(14)分别与第三多路选择器(9)和第五加法器(11)相连；第 四加法器(7)、第三右移位器(1 和第七加法器(16)依次相连；第一多路选择器( 与第 八加法器(17)相连；第二多路选择器(4)与第二寄存器(18)相连；第三多路选择器(9)、 第八加法器(17)、第六加法器(1 和第三寄存器(19)依次相连；第五加法器(11)、第四 多路选择器(10)、第七加法器(16)和第四寄存器00)依次相连；输入端d与第五寄存器 (21)相连；第五寄存器分别与第一乘法器0 和第六寄存器相连；第四寄存器 (20)、第一乘法器0 、第七寄存器04)和第九加法器0 依次相连；第六寄存器03)与 第八寄存器06)相连；第八寄存器06)分别与第二乘法器(XT)、第九寄存器08)相连；第 三寄存器(19)、第十寄存器( )、第九加法器(25)、第十一寄存器(30)、第二乘法器(27)、 第十二寄存器(31)和第十加法器(3 依次相连；第九寄存器(观)、第十三寄存器(33)和 第三乘法器(34)依次相连；第二寄存器(18)、第十四寄存器(35)、第十五寄存器(36)、第 十六寄存器(37)、第十加法器(3 和第十七寄存器(38)依次相连；第十七寄存器(38)分 别与第五多路选择器(39)和第三乘法器(34)相连；第三乘法器(34)、第十八寄存器00) 和第十一加法器Gl)依次相连；第一寄存器(3)、第十九寄存器(42)、第二十寄存器(43)、 第二十一寄存器G4)、第二十二寄存器0 、第二十三寄存器G6)、第十一加法器Gl)、第 二十四寄存器G7)和第五多路选择器(39)依次相连。
全文摘要
本发明公开了一种基于Farrow结构的可重构插值滤波器，本发明是图像插值核函数的硬件实现，可重构为分段抛物线法或三次插值法进行一维的4点插值计算。当作为分段抛物线法的硬件实现时，滤波器使用部分内部器件进行5级流水操作，通过5个时钟周期的延迟完成一次分段抛物线法的插值计算；当作为三次插值法的硬件实现时，滤波器使用全部内部器件进行7级流水操作，通过7个时钟周期的延迟完成一次三次插值计算；前者使用器件较少，功耗低，计算需时少，但插值效果略差；后者使用的加法器，乘法器较多，资源消耗大，功耗大，且计算需要比前者多用2个时钟周期，但插值效果好，所以本发明可作为一种通用插值滤波器应用于各类图像缩放引擎。
文档编号H04N7/46GK102098509SQ20101055618
公开日2011年6月15日 申请日期2010年11月19日 优先权日2010年11月19日
发明者丁勇, 严晓浪, 刘晓东, 叶森, 孙纲德, 宋文华, 张渊, 王翔 申请人:浙江大学